JPWO2013161208A1 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JPWO2013161208A1
JPWO2013161208A1 JP2014512326A JP2014512326A JPWO2013161208A1 JP WO2013161208 A1 JPWO2013161208 A1 JP WO2013161208A1 JP 2014512326 A JP2014512326 A JP 2014512326A JP 2014512326 A JP2014512326 A JP 2014512326A JP WO2013161208 A1 JPWO2013161208 A1 JP WO2013161208A1
Authority
JP
Japan
Prior art keywords
layer
side electrode
light emitting
electrode
type layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014512326A
Other languages
English (en)
Inventor
晃子 中村
晃子 中村
高瀬　裕志
裕志 高瀬
粂　雅博
雅博 粂
均典 廣木
均典 廣木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014512326A priority Critical patent/JPWO2013161208A1/ja
Publication of JPWO2013161208A1 publication Critical patent/JPWO2013161208A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

発光素子（１）は、ｎ型層（３１）、発光層（３２）及びｐ型層（３３）が順次積層された半導体積層体（３）と、半導体積層体（３）に形成されｎ型層（３１）を露出するビア（４）からの露出部分の上に、発光層（３２）及びｐ型層（３３）に対して非導通状態で設けられたｎ側電極（５）と、ｐ型層（３３）の上に設けられたｐ側電極（６）とを有している。ｎ側電極（５）は、ｎ型層（３１）の主面内で環状に形成されている。

Description

本開示は、発光素子に関し、特にｎ型層に貫通したビア（ヴィア：ｖｉａ）によってｎ型層と導通接続したｎ側電極を有する発光素子に関する。
ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなる発光素子は、電流が発光層の全体に十分に拡散された状態で流れることが望ましい。特に、発光面積が大きい発光素子の場合は、この電流の拡散性は重要である。例えば、特許文献１には、ｎ接点（ｎ側電極）が、活性領域（発光層）及びｐ型半導体層を通して格子状にエッチングされ、それぞれが方形状に形成された複数のｎ型ビアの内部に堆積されてｎ型半導体層と接触する、大面積及び小面積半導体発光フリップチップ（ｆｌｉｐ ｃｈｉｐ）装置のための接触方式が記載されている。
特開２００４−４７９８８号公報
特許文献１に記載の半導体発光フリップチップ装置は、ｎ接点を格子状に点在させているため、拡散性はある程度期待でき、活性領域（発光層）及びｐ型層の面積を広く確保することができるので、輝度の向上を図ることができる。しかしながら、ｎ接点が比較的に小径であるため、その拡散性も限定的である。また、ｎ接点の面積が小さいと、順方向の抵抗値が高くなって動作電圧が上昇してしまう。逆に、ｎ型ビアの径を大きくして、ｎ接点を大きくすればよいが、ｐ型層及び発光層の面積が小さくなって、発光領域が減少するため、輝度が低下する原因となってしまう。
そこで、本開示は、発光領域を確保しつつ、注入される電流の良好な拡散性を確保することにより、高輝度な発光素子を実現できるようにすることを目的とする。
本開示の一態様は、ｎ型層、発光層及びｐ型層が順次積層された半導体積層体と、半導体積層体に形成されｎ型層を露出するビアからの露出部分の上に、発光層及びｐ型層に対して非導通状態で設けられたｎ側電極と、ｐ型層の上に設けられたｐ側電極とを備え、ｎ側電極は、ｎ型層の主面内で環状に形成されている。
本開示の一態様に係る発光素子によれば、環状に形成されたｎ側電極の外側方向だけでなく、内側方向にも電流を拡散させることができる。このため、ｎ型層の広い領域に電流を注入することができるので、発光層を効率的に且つ均一に発光させることができる。
本開示によると、発光領域を確保しつつ、注入される電流の良好な拡散性を確保することにより、発光素子の光の輝度を向上することができる。
図１（ａ）及び図１（ｂ）は一実施形態に係る発光素子を示し、図１（ａ）は図１（ｂ）のＩａ−Ｉａ線における断面図であり、図１（ｂ）は平面図である。 図２（ａ）〜図２（ｅ）は一実施形態に係る発光素子の製造方法を示す工程順の断面図である。 図３（ａ）〜図３（ｄ）は一実施形態に係る発光素子の製造方法を示す工程順の断面図である。 図４（ａ）〜図４（ｄ）は一実施形態に係る発光素子の製造方法を示す工程順の断面図である。 図５（ａ）〜図５（ｅ）は一実施形態に係る発光素子の製造方法を示す工程順の断面図である。 図６は一実施形態に係る発光素子をサブマウント（ｓｕｂ−ｍｏｕｎｔ）素子に搭載した状態を示す断面図である。 図７は一実施形態に係る発光素子と従来例に係る発光素子とにおけるｎ側電極占有率と順方向電圧との関係を示すグラフである。 図８（ａ）及び図８（ｂ）はｎ側電極の平面形状による作用を説明する図であって、図８（ａ）は従来例に係る発光素子のｎ側電極を示す模式的な平面図であり、図１（ｂ）は一実施形態に係る発光素子のｎ側電極を示す模式的な平面図である。 図９（ａ）〜図９（ｄ）は一実施形態に係る発光素子のｎ側電極における第１変形例から第４変形例を示す模式的な平面図である。 図１０（ａ）〜図１０（ｄ）は一実施形態に係る発光素子のｎ側電極における第５変形例から第８変形例を示す模式的な平面図である。 図１１（ａ）及び図１１（ｂ）は一実施形態の第７変形例に係る発光素子を示し、図１１（ａ）は図１１（ｂ）のXIａ−XIａ線における断面図であり、図１１（ｂ）は平面図である。 図１２は一実施形態の第７変形例に係る発光素子をサブマウント素子に搭載した状態を示す断面図である。
一実施形態に係る発光素子は、ｎ型層、発光層及びｐ型層が順次積層された半導体積層体と、半導体積層体に形成されｎ型層を露出するビアからの露出部分の上に、発光層及び前記ｐ型層に対して非導通状態で設けられたｎ側電極と、ｐ型層の上に設けられたｐ側電極とを備え、ｎ側電極は、前記ｎ型層の主面内で環状に形成されている。
一実施形態に係る発光素子によると、例えばドット状に形成されたｎ側電極の場合は、配置数を多くしても、ｎ側電極の外側方向にしか電流が拡散しない。これに対し、一実施形態に係る発光素子の場合は、ｎ側電極が環状に形成されているため、ｎ側電極の外側方向だけでなく、内側方向にも電流を拡散させることができる。これにより、ｎ型層の広い領域に電流を注入することができるので、発光層を効率的且つ均一に発光させることができる。
一実施形態に係る発光素子は、半導体積層体におけるｐ型層の上側であって、ｎ側電極と電気的に接続されると共に、ｎ側電源と接続されるｎ側接続領域に設けられたｎ側パッド電極と、半導体積層体におけるｐ型層の上側であって、ｐ側電極と電気的に接続されると共に、ｐ側電源と接続されるｐ側接続領域に設けられたｐ側パッド電極と、ｎ側パッド電極とｎ側接続領域に含まれるｐ側電極との間に設けられたｐ側絶縁層と、ｐ側パッド電極とｐ側接続領域に含まれるｎ側電極との間に設けられたｎ側絶縁層とをさらに備えていてもよい。
このようにすると、外部のｎ側電源及びｐ側電源とそれぞれ接続されるｎ側パッド電極及びｐ側パッド電極の各平面形状を任意の形状に設計することができる。
一実施形態に係る発光素子において、ｎ側電極は閉じた環状に形成されていてもよい。
このようにすると、外側方向及び内側方向に平均的に電流を拡散させることができる。
一実施形態に係る発光素子において、ｎ側電極は一部が開いた環状に形成されていてもよい。
このようにすると、ビアの内側の領域と外側の領域とを導通状態とすることができるため、ｎ側電極とｐ側電極との平面形状を決定する際の自由度が増す。
一実施形態に係る発光素子において、ｎ側電極は、円形状又は多角形状を含む形状であってもよい。
一実施形態に係る発光素子において、半導体積層体は平面形状に隅部を有し、ｎ側電極は、半導体積層体の隅部と対向する位置に角部を有していてもよい。
このようにすると、ｎ側電極の角部から半導体積層体の隅部に向かって電流を拡散させることができるので、電流の拡散をより均一に行うことができる。
一実施形態に係る発光素子において、半導体積層体は平面形状に隅部を有し、ｎ側電極は、半導体積層体の隅部と対向する位置に直線部を有していてもよい。
このようにすると、ビア及びｎ側電極における角部の内角が大きくなって該角部の急峻度が緩和されるため、ｎ型層にまで貫通したビア及びｎ側電極の形成が容易となる。
一実施形態に係る発光素子において、半導体積層体は平面形状に隅部を有し、ｎ側電極は、半導体積層体の隅部と対向し且つ該隅部に向かって延びる枝部を有していてもよい。
このようにすると、ｎ側電極の枝部を半導体積層体の隅部に接近させることができるので、該半導体積層体の隅部の奥にまで電流を拡散させることができる。
（一実施形態）
一実施形態に係る発光素子を図１（ａ）及び図１（ｂ）に基づいて説明する。
図１（ａ）及び図１（ｂ）に示すように、本実施形態に係る発光素子１は、基板２の主面上に複数の半導体層が積層され、それぞれ電流を供給する複数の電極が形成されたフリップチップ型のＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子である。
具体的には、本実施形態に係る発光素子１は、例えば、基板２と、該基板２の上に形成され、平面環状のビア４が設けられた半導体積層体３と、ビア４の底面上に形成されたｎ側電極５と、半導体積層体３の上面を覆うｐ側電極６と、ｎ側電極５の上に形成されたｎ側絶縁層７１と、ｐ側電極６の上に形成されたｐ側絶縁層７２と、ｎ側電極５と接続されたｎ側パッド（ｐａｄ）電極８と、ｐ側電極６と接続されたｐ側パッド電極９とを有している。
基板２は、光透過性を有し、平面方形状に形成されている。基板２には、ｎ型の窒化ガリウム（ＧａＮ）、ｎ型の炭化シリコン（ＳｉＣ）又はサファイア（単結晶Ａｌ２Ｏ３）等を用いることができる。
半導体積層体３は、基板２の上に、ｎ型層３１、発光層３２及びｐ型層３３が順次積層されて形成されている。ｎ型層３１は、例えばｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）により形成することができる。ｎ型層３１に添加されるｎ型ドーパントには、シリコン（Ｓｉ）又はゲルマニウム（Ｇｅ）等を好適に用いることができる。
発光層３２は、構成元素に少なくともガリウム（Ｇａ）と窒素（Ｎ）とを含み、必要に応じて適量のインジウム（Ｉｎ）を含ませることにより、所望の発光波長を有する発光光を得ることができる。また、発光層３２の構成として、単層構造としてもよく、また、例えば窒化インジウムガリウム（ＩｎＧａＮ）層と窒化ガリウム（ＧａＮ）層とを対とし、その少なくとも一対を含む多重量子井戸（ＭＱＷ）構造とすることも可能である。発光層３２を多重量子井戸構造とすることにより、発光光の輝度をさらに向上することができる。ｐ型層３３は、ｐ型ＡｌＧａＮにより形成することができる。
半導体積層体３は、基板２の主面上に、有機金属気相成長（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法等のエピタキシャル成長技術を用いて成膜することができる。ＭＯＣＶＤ法に代えて、例えば、ハイドライド気相成長（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＨＶＰＥ）法、又は分子線エピタキシ（Ｍｏｌｅｃｕｌｅ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）法等により成膜することも可能である。
ビア４は、半導体積層体３におけるｐ型層３３と発光層３２とを貫通して、該発光層３２の下のｎ型層３１を露出する貫通孔である。ビア４は、例えば平面視でほぼ環状に形成することができる。本実施形態に係る発光素子１においては、閉じた環状である円形状に形成されている。従って、ｎ型層３１のビア４による貫通領域Ｓ０から露出する領域の平面形状は円形状となる。
ビア４の内周面には、ｐ型層３３及び発光層３２とｎ側電極５とを非導通状態とする周壁絶縁層４１が形成されている。周壁絶縁層４１は、例えば酸化シリコン（ＳｉＯ２）により形成することができる。なお、周壁絶縁層４１は、酸化シリコンに代えて、窒化シリコン（ＳｉＮ）又は酸化アルミニウム（Ａｌ２Ｏ３）により形成してもよい。
ｎ側電極５は、ｎ型層３１上であって、ビア４から露出した円形状の貫通領域Ｓ０に形成されている。ｎ側電極５は、アルミニウム（Ａｌ）層とＴｉ（チタン）層と金（Ａｕ）層とを順次積層した多層構造とすることができる。
ｐ側電極６は、ｐ型層３３の上に形成されている。従って、ｐ側電極６の形成領域は、ビア４による貫通領域Ｓ０を除く領域となる。ｐ側電極６は、ニッケル（Ｎｉ）層と銀（Ａｇ）層とチタン（Ｔｉ）層とを順次積層した多層構造とすることができる。ｐ側電極６は、Ａｇ層を含めることにより反射層として機能する。
ｎ側絶縁層７１及びｐ側絶縁層７２は、ＳｉＯ２、ＳｉＮ又はＡｌ２Ｏ３により形成することができる。ｎ側絶縁層７１は、ｐ側パッド電極９とｐ側接続領域Ｓ２に含まれる貫通領域Ｓ０のｎ側電極５との間に介在するように形成されている。これに対し、ｐ側絶縁層７２は、ｎ側パッド電極８とｎ側接続領域Ｓ１に含まれるｐ側電極６との間に介在するように形成されている。
ｎ側パッド電極８は、貫通領域Ｓ０の一方のほぼ２分の１の領域を占める平面方形状のｎ側接続領域Ｓ１に設けられている。従って、ｎ側パッド電極８は、ｎ側接続領域Ｓ１に含まれるｎ側電極５及びｐ側絶縁層７２の上に形成されることにより、ｎ側電極５と導通接続されている。なお、ｎ側パッド電極８には、発光素子１へのｎ側電源（カソード電源）が接続される。
ｐ側パッド電極９は、貫通領域Ｓ０の他方のほぼ２分の１の領域を占める平面方形状のｐ側接続領域Ｓ２に設けられている。従って、ｐ側パッド電極９は、ｐ側接続領域Ｓ２に含まれるｐ側電極６及びｎ側絶縁層７１の上に形成されることにより、ｐ側電極６と導通接続されている。なお、ｐ側パッド電極９には、発光素子１へのｐ側電源（アノード電源）が接続される。
（製造方法）
以上のように構成された本実施形態に係る発光素子の製造方法を図２（ａ）〜図２（ｅ）、図３（ａ）〜図３（ｄ）、図４（ａ）〜図４（ｄ）及び図５（ａ）〜図５（ｅ）に基づいて説明する。なお、本来の製造方法においては、一度に複数の発光素子１を製造可能なように、各半導体層を基板２となるウエハ状態の原基板の上に積層する。ここでは、便宜上、１個の発光素子の製造方法を図示する。
まず、図２（ａ）に示すように、基板２の主面上に、ＭＯＣＶＤ法等のエピタキシャル結晶成長により、例えばｎ型ＡｌＧａＮからなるｎ型層３１、ＩｎＧａＮからなる井戸層とＧａＮからなるバリア層とが交互に積層された多重量子井戸構造を有する発光層３２及びｐ型ＡｌＧａＮからなるｐ型層３３を順次積層する。
次に、図２（ｂ）に示すように、ｐ型層３３の上に、マスク層となるＳｉＯ２からなる絶縁層１０１を成膜する。
次に、図２（ｃ）に示すように、リソグラフィ法及びエッチング法により、絶縁層１０１に、貫通領域Ｓ０を形成するための開口パターンを設ける。
次に、図２（ｄ）に示すように、例えば、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）により、開口パターンを有する絶縁層１０１をマスクとして、ｐ型層３３及び発光層３２にビアとなる貫通領域Ｓ０を形成する。
次に、図２（ｅ）に示すように、絶縁層１０１を除去する。
次に、図３（ａ）に示すように、例えばＣＶＤ法により、貫通領域Ｓ０を含む半導体積層体３の上の全面に、ＳｉＯ２、ＳｉＮ又はＡｌ２Ｏ３等からなる絶縁層４１Ａを成膜する。これにより、絶縁層４１Ａが、ｐ型層３３の上と、ｎ型層３１における貫通領域Ｓ０からの露出上部分と、ビア４の内周面上に形成される。
次に、リソグラフィ法により、絶縁層４１Ａの上に、貫通領域Ｓ０を覆うパターンを有するレジスト層１０４を形成する。続いて、図３（ｂ）に示すように、レジスト層１０４をマスクとして、絶縁層４１Ａにおける貫通領域Ｓ０を除く部分をエッチングにより除去する。
次に、図３（ｃ）に示すように、スパッタ法又は真空蒸着法等により、レジスト層１０４及びｐ型層３３の上に、Ｎｉ層、Ａｇ層及びＴｉ層を順次積層して、ｐ側電極となる金属層６Ａを成膜する。
次に、図３（ｄ）に示すように、レジスト層１０４と該レジスト層１０４上の金属層６Ａを除去する、いわゆるリフトオフ法により、ｐ型層３３の上に、金属層６Ａからなるｐ側電極６を形成する。
次に、図４（ａ）に示すように、ｐ側電極６と、貫通領域Ｓ０を覆う絶縁層４１Ａとを覆うように、例えばＳｉＯ２からなり、ｐ側電極６を保護する保護絶縁層１０６を成膜する。
次に、図４（ｂ）に示すように、リソグラフィ法により、保護絶縁層１０６の上に、貫通領域Ｓ０の上に開口パターンを有するレジスト層１０７を形成する。続いて、レジスト層１０７をマスクとして、保護絶縁層１０６及び絶縁層４１Ａを順次エッチングする。これにより、貫通領域Ｓ０からｎ型層３１が露出すると共に、絶縁層４１Ａからビア４の内周壁に設けられた周壁絶縁層４１が形成される。
次に、図４（ｃ）に示すように、スパッタ法又は真空蒸着法等により、レジスト層１０７及びビア４から露出するｎ型層３１の上に、Ａｌ層、Ｔｉ層及びＡｕ層を順次積層して、ｎ側電極となる金属層５Ａを成膜する。
次に、図４（ｄ）に示すように、レジスト層１０７と該レジスト層１０７上の金属層５Ａを除去するリフトオフ法により、ビア４から露出するｎ型層３１の上に、金属層５Ａからなるｎ側電極５を形成する。
次に、図５（ａ）に示すように、保護絶縁層１０６を除去する。続いて、周壁絶縁層４１及びビア４の内部を含めｐ側電極６を覆うように、例えばＳｉＯ２からなる絶縁層１０９を成膜する。
次に、図５（ｂ）に示すように、リソグラフィ法により、絶縁層１０９の上に、図１（ｂ）に示すｎ側接続領域Ｓ１であって、ｎ側電極５と接続されるビア４の上側部分に第１開口パターンを有すると共に、図１（ｂ）に示すｐ側接続領域Ｓ２であって、ｐ側電極６と接続される部分の上側に第２開口パターンを有するレジスト層１１０を形成する。続いて、レジスト層１１０をマスクとして、絶縁層１０９をエッチングする。これにより、ｎ側接続領域Ｓ１においてビア４からｎ側電極５が露出し、且つ、ｐ側接続領域Ｓ２においてｐ側電極６が露出する。ここで、ｎ側接続領域Ｓ１に含まれる絶縁層１０９がｐ側絶縁層７２となる。また、ｐ側接続領域Ｓ２に含まれる貫通領域Ｓ０の上の絶縁層１０９がｎ側絶縁層７１となる。
次に、図５（ｃ）に示すように、レジスト層１１０を除去し、その後、真空蒸着法により、露出したｎ側電極５及びｐ側電極６、並びにｎ側絶縁層７１及びｐ側絶縁層７２を覆うように全面にわたって、ｎ側パッド電極及びｐ側パッド電極となるＴｉ層とＡｕ層とを順次積層して金属層１１１を形成する。
次に、図５（ｄ）に示すように、リソグラフィ法により、金属層１１１の上に、図１に示すｎ側接続領域Ｓ１及びｐ側接続領域Ｓ２を覆うパターンを有するレジスト層１１２を形成する。続いて、レジスト層１１２をマスクとして、金属層１１１をエッチングする。これにより、金属層１１１から、ｎ側接続領域Ｓ１にｎ側パッド電極８が形成され、ｐ側接続領域Ｓ２にｐ側パッド電極９とが形成される。
次に、図５（ｅ）に示すように、レジスト層１１２を除去することにより、本実施形態に係る発光素子１を得る。
以下、本実施形態に係る発光素子１の実装使用状態を図６に基づいて説明する。
本実施形態に係る発光素子１は、サブマウント素子２０の上に搭載して使用することができる。サブマウント素子２０は、ツェナーダイオード、バリスタ及び抵抗器等の保護素子としたり、発光素子１を単にフリップチップ実装するためだけの搭載基台としたりすることができる。サブマウント素子２０には、いずれも平面方形状で、ｎ側パッド電極８と接続されるｎ側端子２１と、ｐ側パッド電極９と接続されるｐ側端子２２とがそれぞれ互いに間隔をおいて形成されている。発光素子１は、サブマウント素子２０に対して、ｎ側端子２１及びｐ側端子２２との間にそれぞれ半田材又はバンプ等の導電性の固着材５０ を介在させて搭載することができる。
このように、発光素子１がサブマウント素子２０の上にダイボンドされることにより、発光素子１には、ｎ側端子２１とｐ側端子２２とに配線された図示しないワイヤを介して電源を供給することができる。
次に、本実施形態に係る発光素子１について、ｎ側電極５が発光層３２に占める電極占有率と、順方向電圧との関係をシミュレーションした結果を示す。
ここでのシミュレーションは、発光素子１の平面サイズ（チップサイズ）を０．８ｍｍ×０．８ｍｍの正方形状とし、印加電流を１Ａとしている。
比較例として従来の発光素子である特許文献１に記載の発光素子を同時にシミュレーションした。ここで、特許文献１に記載の発光素子の電極構造を点電極と称する。比較例のチップサイズは、本実施形態と同一の０．８ｍｍ×０．８ｍｍであり、その印加電流も１Ａとしている。電極サイズの一例として、ｎ側電極占有率が３％の場合の環状のｎ側電極５の外径は１９０μｍで、内径は１２０μｍである。また、ｎ側電極占有率が３％の点電極の場合の電極径は３７μｍとなる。
図７にシミュレーションの結果を示す。図７に示すグラフから分かるように、本実施形態に係る発光素子と比較例とのｎ側電極占有率の値が同一である場合には、本実施形態に係る発光素子の順方向電圧が比較例よりも低電圧である。従って、本実施形態に係る発光素子は、比較例と比べて駆動電圧を低く抑えることができる。
これは、複数のｎ側電極を格子状に点在させた点電極の場合は、図８（ａ）に示すように、点電極であるｎ側電極からは、その外側方向にしか電流が拡散しない。これに対し、本実施形態のように、図１に示す環状に形成されたｎ側電極５の場合は、図８（ｂ）に示すように、ｎ側電極５の外側方向だけでなく、内側方向にも電流を拡散させることができるためである。従って、ｎ型層３１に注入される電流を広い範囲に行き渡らせることができるので、発光層３２を効率的に且つ均一に発光させることができる。その結果、本実施形態に係る発光素子１は、発光領域を確保しつつ、電流の良好な拡散性が確保されることにより、高輝度化を図ることができる。
（変形例）
次に、本実施形態に係る発光素子のｎ側電極の平面形状における種々の変形例を図９（ａ）〜図９（ｄ）及び図１０（ａ）〜図１０（ｄ）に基づいて説明する。
図９（ａ）に示す第１変形例に係る発光素子は、ｎ側電極５ａが平面方形状に形成されている。図９（ｂ）に示す第２変形例に係る発光素子は、ｎ側電極５ｂがほぼ平面方形状であり、さらに、ｎ側電極５ｂの各角部には直線部５ｘがそれぞれ形成されている。さらに、図９（ｃ）に示す第３変形例に係る発光素子は、ｎ側電極５ｃが平面八角形状に形成されている。
図９（ａ）に示す第１変形例及び図９（ｃ）に示す第３変形例に係る各発光素子のｎ側電極５ａ、５ｃには、半導体積層体３の各隅部と対向する位置にそれぞれ角部が形成されている。これにより、ｎ側電極５ａ、５ｃの各角部からそれと対向する半導体積層体３の隅部に向かって電流を拡散させることができるので、より均一な電流の拡散を図ることができる。
図９（ｂ）に示す第２変形例に係る発光素子は、ｎ側電極５ｂに、半導体積層体３の各隅部と対向する位置にそれぞれ直線部５ｘが形成されている。これにより、ｎ側電極５ｂの各角部の輪郭を形成する内角が大きくなって該角部の急峻度が緩和されるため、ｎ側電極５ｂの作製が容易となる。
なお、図９（ｃ）の第３変形例に係るｎ側電極５ｃにおいても、該ｎ側電極５ｃにおける半導体積層体３の各隅部と対向する各角部に直線部を形成してもよい。また、ｎ側電極５ｃの平面形状を変える代わりに、外側の８辺のうちの４辺が半導体積層体３の各隅部とそれぞれ対向するように配置を変えてもよい。
また、図９（ｄ）に示す第４変形例に係る発光素子の環状のｎ側電極５ｄには、半導体積層体３の各隅部と対向する位置に該隅部に向かって延びる複数の枝部５ｙが形成されている。
第４変形例においては、ｎ側電極５ｄの各枝部５ｙを半導体積層体３の各隅部に接近させることができる。これにより、半導体積層体３の各隅部の奥にまで電流を拡散させることができる。
なお、第４変形例においては、環状のｎ側電極５ｄに複数の枝部５ｙを設ける構成である。第１変形例から第３変形例に係るｎ側電極５ａ〜５ｃにおいても枝部５ｙを設けることができる。
また、これらの変形例において、直線部５ｘ及び枝部５ｙは、半導体積層体３の４つの隅部とそれぞれ対向する位置の４箇所に設けたが、少なくとも１つを設けてもその効果を得ることができる。
図９（ａ）〜図９（ｄ）に示す変形例に係るｎ側電極５ａ〜５ｄの平面形状は、閉じた環状である。以下の図１０（ａ）〜図１０（ｄ）に示す第５変形例〜第８変形例に係る発光素子のｎ側電極５ｅ〜５ｈは、一部が開いた環状に形成されている。
図１０（ａ）に示す第５変形例に係るｎ側電極５ｅは、平面円形状における半導体積層体３の一隅部と対向する位置に開口するように、その半径方向に沿って切り欠かれている。図１０（ｂ）に示す第６変形例に係るｎ側電極５ｆは、平面方形状における半導体積層体３の一隅部と対向する位置に開口するように、その対角方向に沿って切り欠かれている。図１０（ｃ）に示す第７変形例に係るｎ側電極５ｇは、平面円形状であって、半導体積層体３の端辺に向かって開口するように、その半径方向に沿って切り欠かれている。図１０（ｄ）に示す第８変形例に係るｎ側電極５ｈは、平面方形状であって、半導体積層体３の端辺に向かって開口するように、一辺が切り欠かれている。
図１０（ａ）〜図１０（ｄ）に示すように、環状のｎ側電極５を、それぞれ環状の一部が開いたｎ側電極５ｅ〜５ｈとすることにより、ｐ側電極６におけるｎ側電極５ｅ〜５ｈの内側の領域とｎ側電極５ｅ〜５ｈの外側の領域とが導通状態となる。
このように、ｐ側電極６がｎ側電極５の内側と外側とで導通状態にあると、ｐ側電極６と、該ｐ側電極６と接続されるｐ側パッド電極９との接続点が１ヵ所あればよいため、ｎ側パッド電極８とｐ側パッド電極９とのレイアウトの自由度を高めることができる。
例えば、図１０（ｃ）に示す第７変形例に係るｎ側電極５ｇを例に採る。
図１１（ａ）及び図１１（ｂ）に示すように、ｎ側電極５ｇの内側の領域をｐ側パッド電極９ａとし、ｎ側電極５ｇを含む外側の領域をｎ側パッド電極８ａとした発光素子１１を得ることができる。
このような第７変形例に係る発光素子１１は、図１２に示すサブマウント素子２５の上に搭載することができる。サブマウント素子２５には、上面の中央部にｐ側パッド電極９ａと接続されるｐ側端子２７が形成され、その外側にｎ側パッド電極８ａと接続されるｎ側端子２６が形成されている。さらに、サブマウント素子２５には、ｐ側パッド電極９ａと底面端子２８とを導通接続するためのスルーホール２９が形成されている。発光素子１１は、サブマウント素子２５との間にそれぞれ半田材又はバンプ等の導電性の固着材５０を介在させて搭載することができる。
発光素子１１は、サブマウント素子２５に搭載されることにより、底面端子２８からｐ側パッド電極９ａに電源が供給される。また、ｎ側端子２６に配線された図示しないワイヤを介してｎ側パッド電極８ａに電源が供給される。
以上、本実施形態に係る発光素子及びその変形例を説明したが、本開示は、上記の実施形態及びその変形例に限定されない。例えば、図１０に示す各ｎ側電極５ｅ〜５ｈに、半導体積層体３の少なくとも１つの隅部と対向し且つ該隅部に向かって延びる枝部を設けてもよい。また、図１０に示すｎ側電極５ｅ〜５ｈに、半導体積層体３の少なくとも１つの隅部と対向する位置に直線部を設けてもよい。
本開示は、発光領域を確保しつつ、注入される電流の良好な拡散性を確保することにより、輝度の向上を図ることができ、ビアによる貫通領域のｎ型層と導通接続したｎ側電極と、ｐ型層と導通接続したｐ側電極とを有する発光素子等に好適である。
１，１１ 発光素子
２ 基板
３ 半導体積層体
４ ビア
５，５ａ〜５ｈ ｎ側電極
５Ａ 金属層
５ｘ 直線部
６ ｐ側電極
６Ａ 金属層
８，８ａ ｎ側パッド電極
９，９ａ ｐ側パッド電極
２０，２５ サブマウント素子
２１，２６ ｎ側端子
２２，２７ ｐ側端子
２８ 底面端子
２９ スルーホール
３１ ｎ型層
３２ 発光層
３３ ｐ型層
４１ 周壁絶縁層
４１Ａ 絶縁層
５０ 固着材
７１ ｎ側絶縁層
７２ ｐ側絶縁層
１０１ 絶縁層
１０４ レジスト層
１０６ 保護絶縁層
１０７ レジスト層
１０９ 絶縁層
１１０ レジスト層
１１１ 金属層
１１２ レジスト層
Ｓ０ 貫通領域
Ｓ１ ｎ側接続領域
Ｓ２ ｐ側接続領域

Claims (8)

  1. ｎ型層、発光層及びｐ型層が順次積層された半導体積層体と、
    前記半導体積層体に形成され前記ｎ型層を露出するビアからの露出部分の上に、前記発光層及び前記ｐ型層に対して非導通状態で設けられたｎ側電極と、
    前記ｐ型層の上に設けられたｐ側電極とを備え、
    前記ｎ側電極は、前記ｎ型層の主面内で環状に形成されている発光素子。
  2. 請求項１において、
    前記半導体積層体における前記ｐ型層の上側であって、前記ｎ側電極と電気的に接続されると共に、ｎ側電源と接続されるｎ側接続領域に設けられたｎ側パッド電極と、
    前記半導体積層体における前記ｐ型層の上側であって、前記ｐ側電極と電気的に接続されると共に、ｐ側電源と接続されるｐ側接続領域に設けられたｐ側パッド電極と、
    前記ｎ側パッド電極と前記ｎ側接続領域に含まれる前記ｐ側電極との間に設けられたｐ側絶縁層と、
    前記ｐ側パッド電極と前記ｐ側接続領域に含まれる前記ｎ側電極との間に設けられたｎ側絶縁層とをさらに備えている発光素子。
  3. 請求項１又は２において、
    前記ｎ側電極は、閉じた環状に形成されている発光素子。
  4. 請求項１又は２において、
    前記ｎ側電極は、一部が開いた環状に形成されている発光素子。
  5. 請求項１から４のいずれか１項において、
    前記ｎ側電極は、円形状又は多角形状を含む形状である発光素子。
  6. 請求項１から４のいずれか１項において、
    前記半導体積層体は、平面形状に隅部を有し、
    前記ｎ側電極は、前記半導体積層体の隅部と対向する位置に角部を有している発光素子。
  7. 請求項１から４のいずれか１項において、
    前記半導体積層体は、平面形状に隅部を有し、
    前記ｎ側電極は、前記半導体積層体の隅部と対向する位置に直線部を有している発光素子。
  8. 請求項１から７のいずれか１項において、
    前記半導体積層体は、平面形状に隅部を有し、
    前記ｎ側電極は、前記半導体積層体の隅部と対向し且つ該隅部に向かって延びる枝部を有している発光素子。
JP2014512326A 2012-04-27 2013-04-11 発光素子 Pending JPWO2013161208A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014512326A JPWO2013161208A1 (ja) 2012-04-27 2013-04-11 発光素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012102224 2012-04-27
JP2012102224 2012-04-27
JP2014512326A JPWO2013161208A1 (ja) 2012-04-27 2013-04-11 発光素子

Publications (1)

Publication Number Publication Date
JPWO2013161208A1 true JPWO2013161208A1 (ja) 2015-12-21

Family

ID=49482560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014512326A Pending JPWO2013161208A1 (ja) 2012-04-27 2013-04-11 発光素子

Country Status (3)

Country Link
US (1) US20150021626A1 (ja)
JP (1) JPWO2013161208A1 (ja)
WO (1) WO2013161208A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140134420A (ko) * 2013-05-14 2014-11-24 삼성전자주식회사 반도체 발광소자 패키지의 제조 방법
JP6248604B2 (ja) * 2013-12-18 2017-12-20 日亜化学工業株式会社 半導体発光素子及びその電極形成方法
JP6379542B2 (ja) * 2014-03-14 2018-08-29 日亜化学工業株式会社 照明装置
US9577171B2 (en) 2014-06-03 2017-02-21 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9728698B2 (en) * 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
KR20160051394A (ko) * 2014-11-03 2016-05-11 엘지이노텍 주식회사 발광소자 및 조명시스템
JP6428467B2 (ja) * 2015-04-24 2018-11-28 日亜化学工業株式会社 発光素子
JP6729101B2 (ja) * 2015-07-16 2020-07-22 日亜化学工業株式会社 発光素子及び発光装置
JP2017112289A (ja) * 2015-12-18 2017-06-22 日亜化学工業株式会社 発光装置
US10629577B2 (en) * 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
JP6972665B2 (ja) * 2017-05-31 2021-11-24 セイコーエプソン株式会社 発光装置、プロジェクター、および発光装置の製造方法
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
CN110707186A (zh) 2019-10-21 2020-01-17 深圳市华星光电半导体显示技术有限公司 Led显示面板的制备方法
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
TWI719931B (zh) * 2020-10-22 2021-02-21 光鋐科技股份有限公司 微型發光二極體
CN115172556A (zh) * 2021-06-17 2022-10-11 厦门三安光电有限公司 一种发光二极管芯片、发光装置及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998034285A1 (fr) * 1997-01-31 1998-08-06 Matsushita Electronics Corporation Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production
US6380564B1 (en) * 2000-08-16 2002-04-30 United Epitaxy Company, Ltd. Semiconductor light emitting device
JP2002319704A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップ
KR100568269B1 (ko) * 2003-06-23 2006-04-05 삼성전기주식회사 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
KR100576855B1 (ko) * 2003-12-20 2006-05-10 삼성전기주식회사 고출력 플립 칩 발광다이오드
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP2006012916A (ja) * 2004-06-22 2006-01-12 Toyoda Gosei Co Ltd 発光素子
JP4630629B2 (ja) * 2004-10-29 2011-02-09 豊田合成株式会社 発光装置の製造方法
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Also Published As

Publication number Publication date
US20150021626A1 (en) 2015-01-22
WO2013161208A1 (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
WO2013161208A1 (ja) 発光素子
KR101493321B1 (ko) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
CN106067499B (zh) 发光二极管及制造该发光二极管的方法
JP4091049B2 (ja) 静電気放電防止機能を有する窒化物半導体発光素子
KR101428053B1 (ko) 반도체 발광소자 및 그 제조방법
US8853719B2 (en) Semiconductor light-emitting device and light-emitting device package having the same
KR100999726B1 (ko) 발광소자 및 그 제조방법
JP2009510730A (ja) 半導体発光デバイスおよびその製造方法
TWI437737B (zh) 發光二極體結構及其製造方法
US20180138372A1 (en) Semiconductor light-emitting device including a reflector layer having a multi-layered structure
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
KR100999800B1 (ko) 발광 소자 패키지 및 그 제조방법
TW201810720A (zh) 半導體發光器件及其製造方法
CN111052409B (zh) 发光二极管装置及制造发光二极管装置的方法
US9306120B2 (en) High efficiency light emitting diode
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
JP2017054902A (ja) 半導体発光装置
JP2017055045A (ja) 半導体発光装置
KR102251237B1 (ko) 발광 소자
TW201145610A (en) Semiconductor diode and method for manufacturing a semiconductor diode
KR20140047803A (ko) 발광 소자 및 발광 소자 패키지
KR101455798B1 (ko) 플라즈몬에 의한 발광효율이 개선된 발광소자 및 그 제조방법
JP2012243972A (ja) 発光素子
JP2007157778A (ja) 半導体発光素子
JP6747308B2 (ja) 発光素子