KR100576855B1

KR100576855B1 - 고출력 플립 칩 발광다이오드

Info

Publication number: KR100576855B1
Application number: KR1020030094303A
Authority: KR
Inventors: 박영호; 함헌주; 유승진
Original assignee: 삼성전기주식회사
Priority date: 2003-12-20
Filing date: 2003-12-20
Publication date: 2006-05-10
Also published as: KR20050062281A; US7015512B2; JP2005183909A; US20050133795A1

Abstract

고출력 플립 칩 발광다이오드가 개시된다. 상기 발광다이오드에서, 장방형 사파이어 기판의 표면에 n형 반도체층이 형성되고, 상기 n형 반도체층은 복수의 장방형의 제1 영역과 이들 제1 영역을 분할하도록 상기 제1 영역 사이에 교차 형성된 제2 영역을 갖는다. 상기 n형 반도체층의 제2 영역 위에는 복수의 p형 반도체층이 형성되어 메사 구조를 각각 형성하고 이 메사 구조는 적어도 한 쌍의 대각 방향 모퉁이가 안쪽으로 둥글게 만입되어 제1 분지를 형성한다. 상기 메사 구조 위에는 복수의 제1 금속층이 이와 동일한 평면 형상으로 각각 형성된다. 상기 제2 영역 위에는 제2 금속층이 형성된다. 상기 제1 금속층 위에는 복수의 제1 전기 접속부가 각각 형성된다. 상기 제1 분지에 해당하는 상기 제2 금속층에 복수의 제2 전기 접속부가 각각 형성된다. 본 발명은 전류 집중 현상을 극복하여 전체 발광 영역에서 균일한 전류 밀도를 갖도록 하면서 넓은 발광 면적을 확보함으로써 균일하고도 높은 휘도의 발광을 구현할 수 있다.

고출력, 플립 칩, 발광다이오드, 분지, 만곡

Description

고출력 플립 칩 발광다이오드{HIGH POWER FLIP CHIP LED}

도 1은 종래기술에 따른 플립 칩 발광다이오드의 구조를 나타내는 평면도이다.

도 2는 본 발명의 제1 실시예에 따른 발광다이오드의 구조를 나타내는 평면도이다.

도 3은 도 2의 A-A 선을 따라 절단한 단면도이다.

도 4는 도 2의 B-B 선을 따라 절단한 단면도이다.

도 5는 본 발명의 제2 실시예에 따른 발광다이오드의 구조를 나타내는 평면도이다.

도 6은 본 발명의 제3 실시예에 따른 발광다이오드의 구조를 나타내는 평면도이다.

도 7은 본 발명의 제4 실시예에 따른 발광다이오드의 구조를 나타내는 평면도이다.

도 8a 내지 8i는 본 발명에 따른 발광다이오드 제조 방법을 나타내는 공정 단면도들이다.

<도면의 주요 부분의 부호의 설명>

102, 202, 302, 402: 기판

104, 204, 304, 404: n형 반도체

106, 206, 306, 406: n형 반도체 제1 영역

108, 208, 308, 408: n형 반도체 제2 영역

110, 210, 310, 410: p형 반도체

112, 114, 212, 214, 312, 412, 414: 분지

116, 216, 316, 416: 제1 금속층

118, 218, 318, 418: 제2 금속층

120, 220, 320, 420: 접속부

본 발명은 고출력 플립 칩 발광다이오드에 관한 것이며, 더 구체적으로는 전류 집중 현상을 극복하여 전체 발광 영역에서 균일한 전류 밀도를 갖도록 하면서 넓은 발광 면적을 확보함으로써 균일하고도 높은 휘도의 발광을 구현할 수 있는 고출력 플립 칩 발광다이오드에 관한 것이다.

발광다이오드 즉 LED(Light-Emitting Diode)는 기본적으로 p형과 n형 반도체 의 접합으로 이루어져 있으며, 전압을 가하면 전자와 정공의 결합으로 밴드갭(band gap)에 해당하는 에너지를 빛으로 방출하는 일종의 광전자소자(optoelectric device)이다.

이러한 발광다이오드는 일반 전자기기의 표시장치로 사용됨으로써 일상 생활과 친숙해졌다. 초창기에는 낮은 휘도와 색깔의 한계가 있었으나 현재 새로운 발광다이오드 원재료와 진보된 생산기술로 백색을 포함한 가시광선 영역의 모든 색상으로 발광하는 고휘도 발광다이오드가 생산되고 있다. 이러한 고휘도, 고효율, 다양한 색상의 발광다이오드는 이미 여러 나라에서 대형 전광판, 피난 유도등(exit lamp), 교통 신호등 및 차량의 표시등과 같은 각종 표시장치로 응용되고 있다. 발광다이오드는 작고, 가볍고, 내구성이 크며, 수명이 길기 때문에 향후 한층 더 광범위한 영역에서 응용되어질 것으로 전망된다.

한편 발광다이오드에서 방출되는 빛의 색상은 반도체 물질의 성분에 따라 결정되는데, 현재 고휘도 발광다이오드에 주로 사용하는 반도체 물질로는 ZnSe 및 GaN, InN, AlN 등과 같은 질화물과 이들 질화물을 일정한 비율로 혼합한 질화물 화합물이 있으며, 특히 GaN가 널리 사용된다.

이러한 GaN의 결정 성장은 MOCVD(Metal Organic Chemical Vapor Deposition)을 주로 사용한다. MOCVD는 주로 700 내지 1200℃의 반응용기 내에 유기화합물 반응가스를 공급하여 기판 표면에 에피택셜층(epitaxial layer)을 성장시키는 방법이다. 이때 기판으로는 사파이어 기판이나 SiC 기판을 주로 사용하며, 상기 사파이어 또는 SiC 기판과 그 위에 성장되는 질화물 즉 에피택셜층 사이의 격자부정합에 의한 스트레스를 방지하도록 이들 사이에 저온 성장층인 버퍼층을 대략 20 내지 30nm의 두께로 형성함으로써 양질의 결정 성장을 도모한다.

최근 발광다이오드는 응용분야가 다양해지고 특히 조명용으로 사용됨으로써 보다 높은 휘도와 보다 큰 칩 치수 및 큰 발광 면적이 요구되고 있다. 이러한 요구에 따라 큰 발광 면적과 높은 휘도를 확보하기 위한 다양한 플립 칩 구조가 개발되었다.

이와 같은 플립 칩 발광다이오드의 일례인 미국특허 제6,573,537호가 도 1에 도시된다. 도 1을 참조하면, 투명한 기판 또는 상판(superstrate)(10)에는 n형 에피택셜층 즉 n형 반도체층(11)과 이 n형 반도체층(11)의 대부분을 차지하는 제1 영역 위에 (도시 생략된) p형 반도체층이 형성되어 있다. 상기 p형 반도체층의 대부분을 차지하는 제1 영역에는 p 전극(20)이 형성되어 있으며, 상기 n형 반도체층(11)의 제2 영역과 p형 반도체층의 제2 영역에는 n 전극(22)이 형성되어 있다. 이들 전극(20, 22)은 전도성 접점(41)에 의해 전원과 연결된다. 이때 전류 집중 현상을 방지하기 위해 n 전극(22)은 가느다란 핑거(finger) 형태로 p 전극(22) 사이사이에 형성되어 있다.

하지만 이와 같은 구성의 종래기술의 발광다이오드는 다음과 같은 단점을 갖는다. 즉 가느다란 n 전극(22)의 핑거는 넓은 p 전극(22) 사이로 연장되어 전류를 그 하단의 접점(41)으로부터 공급받는다. 하지만, n 전극(22) 핑거가 매우 가늘기 때문에 n 전극(22)의 핑거의 말단 즉 상단과 인접한 p 전극(22)에 공급되는 전류 밀도는 n 전극(22) 핑거의 하단과 인접한 p 전극(22)에 공급되는 전류 밀도보다 작 게 된다. 그 결과, 발광다이오드 칩 전체의 전류 밀도가 불균일해지지므로 발광 상태도 역시 불균일하게 된다.

이러한 단점을 극복하고자, n 전극측 접점을 핑거의 양단에 형성한 구성이 제안되었다. 하지만, 이렇게 하여도 발광다이오드 칩 전체의 전류 밀도의 불균일은 완전히 해소되지 않고 있다.

따라서 본 발명은 전술한 종래 기술의 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 전류 집중 현상을 극복하여 전체 발광 영역에서 균일한 전류 밀도를 갖도록 하면서 넓은 발광 면적을 확보함으로써 균일하고도 높은 휘도의 발광을 구현할 수 있는 고출력 플립 칩 발광다이오드를 제공하는 것이다.

전술한 본 발명의 목적을 달성하기 위한 본 발명의 특징에 따라 고출력 플립 칩 발광다이오드가 제공된다. 상기 발광다이오드는 장방형 기판; 복수의 장방형의 제1 영역과 이들 제1 영역을 분할하도록 상기 제1 영역 사이에 교차 형성된 제2 영역을 갖고 상기 기판의 표면에 형성된 n형 반도체층; 상기 n형 반도체층의 제2 영역 위에 각각 형성되어 각기 메사(mesa) 구조를 형성하고 이 메사 구조는 적어도 한 쌍의 대각 방향 모퉁이가 안쪽으로 둥글게 만입되어 제1 분지를 형성하는 복수의 p형 반도체층; 상기 메사 구조 위에 이와 동일한 평면 형상으로 각각 형성된 복수의 제1 금속층; 상기 제2 영역 위에 형성된 제2 금속층; 상기 제1 금속층 위에 각각 형성된 복수의 제1 전기 접속부; 및 상기 제1 분지에 위치하는 상기 제2 금속층에 각각 형성된 복수의 제2 전기 접속부를 포함한다.

바람직하게는 상기 메사 구조는 나머지 모퉁이가 둥글게 형성되어 제2 분지를 형성하며, 상기 제1 및 제2 분지는 모두 동일한 반경으로 형성되거나 제1 및 제2 분지는 각기 동일한 반경으로 형성된다.

바람직하게는 상기 제1 금속층은 한 쌍의 대각 방향 모퉁이를 중심으로 대칭 형상을 갖는다.

바람직하게는 상기 제2 금속층은 상기 제1 금속층 둘레에 일체로 형성된다.

한편, 상기 기판은 사파이어 기판, 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중에서 선택된 어느 하나를 사용할 수 있다.

전술한 본 발명의 목적을 달성하기 위한 본 발명의 다른 특징에 따라 고출력 플립 칩 발광다이오드가 제공된다. 상기 발광다이오드는 장방형 기판; 복수의 장방형의 제1 영역과 이들 제1 영역을 분할하도록 상기 제1 영역 사이에 교차 형성된 제2 영역을 갖고 상기 기판의 표면에 형성된 n형 반도체층; 상기 n형 반도체층의 제2 영역 위에 각각 형성되어 각기 메사 구조를 형성하고 이 메사 구조는 모든 모퉁이가 안쪽으로 둥글게 만입되어 분지를 형성하는 복수의 p형 반도체층; 상기 메사 구조 위에 이와 동일한 평면 형상으로 각각 형성된 복수의 제1 금속층; 상기 제2 영역 위에 형성된 제2 금속층; 상기 제1 금속층 위에 각각 형성된 복수의 제1 전기 접속부; 및 상기 분지에 위치한 상기 제2 금속층에 각각 형성된 복수의 제2 전기 접속부를 포함한다.

바람직하게는 상기 분지는 모두 동일한 반경으로 형성된다.

한편 상기 기판은 사파이어 기판, 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중에서 선택된 어느 하나를 사용할 수 있다.

본 발명의 여러 가지 특징 및 장점을 첨부도면과 연계하여 하기와 같이 상세히 설명한다.

도 2는 본 발명의 제1 실시예에 따른 발광다이오드의 구조를 나타내는 평면도이고, 도 3은 도 2의 A-A 선을 따라 절단한 단면도이며, 도 4는 도 2의 B-B 선을 따라 절단한 단면도이다.

도 2 내지 4를 참조하면, 본 발명의 제1 실시예에 따른 발광다이오드(100)는 대체로 장방형인 기판(102), 이 기판(102) 위에 형성된 n형 반도체층(104), 이 n형 반도체층(104)의 제1 영역(106) 위에 형성된 p형 반도체층(110), 이 p형 반도체층(110)의 위에 서로 격리되어 형성된 복수의 제1 금속층(116), n형 반도체층(104)의 제2 영역(108) 위에 형성된 제2 금속층(118), 상기 제1 금속층(116) 위 에 각각 형성된 복수의 제1 접속부(120) 및 상기 제2 금속층(118) 위의 미리 정해진 위치에 형성된 복수의 제2 접속부{제1 분지(112)에 해당}를 포함한다.

먼저 상기 장방형 기판(102)은 사파이어, 탄화규소(SiC), 산화물 및 탄화물과 같은 투명한 재료로 이루어지며, 상부에 n형 반도체층(104)이 형성되어 있다.

상기 n형 반도체층(104)은 기상 증착 등에 의해 기판(102) 위에 성장되며, 바람직하게는 n형 GaN를 성장시켜 형성한다. 이때, 기판(102)과 n형 반도체층(104) 사이에 통상 버퍼층(도시 생략)을 형성하여 이들 사이의 격자부정합에 의한 스트레스를 감소시키고 있다.

n형 반도체층(104)의 제1 영역(106)의 상면에는 p형 반도체층(110)이 형성되어 있다. p형 반도체층(110)은 바람직하게는 기상 증착 등에 의해, 특히 GaN를 성장시켜 n형 반도체층(104)의 제1 영역(106) 위에 형성된다. p형 반도체층(110)은 하부의 n형 반도체층(104)의 제1 영역(106)과 함께 대체로 장방형으로 융기된 메사(mesa) 구조를 형성한다. 따라서, 본 명세서에서 메사 구조라 함은 n형 반도체층(104)의 제1 영역(106)과 p형 반도체층(110)이 이루는 융기 구조를 의미하며, 또한 이들 제1 영역(106)과 p형 반도체층(110)을 함께 부를 때 사용하기로 한다.

한편, 도면에서 n형 반도체층(104)의 제1 영역(106)이 제2 영역(108)에 비해 융기된 것으로 도시되었지만 이는 필수적인 것은 아니며, 제1 및 제2 영역(106, 108)은 실질적으로 동평면으로 형성될 수도 있다. 즉 제2 영역(108) 위에 제2 금속층(118) 직접 형성될 수 있도록 제2 영역(108)이 p형 반도체층(110)에 의해 덮이지 않는 구조이면 된다.

이때, 도시하지는 않았지만, n형 반도체층(104)과 p형 반도체층(110) 사이에는 활성층(active region)이 형성되어 있다. 빛을 발산하는 활성층은 통상 InGaN층을 우물로 하고, 벽층(barrier layer)으로 (Al)GaN층을 성장함으로써 이루어진다. 청색 발광다이오드에서는 InGaN/GaN 등의 다중 양자 우물 구조, 자외선 발광다이오드에서는 GaN/AlGaN, InAlGaN/InAlGaN 및 InGaN/AlGaN 등의 다중 양자 우물 구조가 사용되고 있다. 이러한 활성층의 효율 향상에 대해서는, In 또는 Al의 조성비율을 변화시킴으로써 빛의 파장을 조절하거나, 활성층 내의 양자 우물의 깊이, 활성층의 수, 두께를 변화시킴으로써 발광다이오드의 내부 양자 효율 (ηi)을 향상시키고 있다.

n형 반도체층(104)의 제2 영역(108)에 의해 실질적으로 동일한 형상으로 분할된 네 개의 메사 구조는 대각 방향으로 대향된 한 쌍의 제1 모퉁이가 안쪽으로 둥글게 만입되어 메사 구조들 사이에 제1 분지(112)를 형성하고 다른 한 쌍의 제2 모퉁이가 말단이 만곡되어 메사 구조들 사이에 제1 분지(112)보다 작은 면적의 제2 분지(114)를 형성한다. 따라서, 제1 실시예의 발광다이오드(100)는 모두 네 개의 제1 분지(112)와 이들보다 작은 면적의 다섯 개의 제2 분지(114)가 형성되어 있다. 이때, 메사 구조는 네 모퉁이가 안쪽으로의 만입 여부에 관계없이 모두 둥글게 형성되며, 바람직하게는 모두 동일한 반경을 갖는다. 이는 후술하는 바와 같이 활성층의 전류 밀도를 균일하게 하기 위한 것이다.

p형 반도체층(108) 위에는 네 개의 제1 금속층(116)이 p형 반도체층(108)의 대부분의 표면을 덮도록 형성되어 있다. 따라서, 제1 금속층(116)은 p형 반도체층(108)을 포함하는 메사 구조에 의해 정해지는 평면 아웃라인(outline)을 갖게 된다. 즉 제1 금속층(116)은 제1 분지(112) 쪽의 한 쌍의 모퉁이는 안쪽으로 둥글게 만입되어 있고, 제2 분지(114) 쪽의 다른 한 쌍의 모퉁이는 그 말단이 둥글게 형성되어 있다. 또한, 제1 금속층(116)은 바람직하게는 대각선 방향으로 대칭 형상을 갖는다.

제1 금속층(116)은 금속을 기상 증착하여 형성하며 바람직하게는 양극으로 기능한다. 또한 제1 금속층(116)은 활성층에서 발생하는 빛을 사파이어 기판(102) 쪽으로 반사시키는 반사층의 기능을 가지므로 높은 반사율을 갖는 은 또는 알루미늄이 적절하며, 특히 은이 바람직하다.

n형 반도체층(104)의 제2 영역(108)의 상면에는 제2 금속층(118)이 제1 금속층(116)을 네 개의 격리된 영역으로 분할하도록 형성되며 제2 금속층(118)은 하나로 이어져 있다. 제2 금속층(118)은 바람직하게는 음극이며, TiAl 또는 CrAu 등의 금속을 기상 층착하여 형성한다.

한편, 도시한 것은 아니지만, 상기 제1 및 제2 금속층(116, 118)이 덮이지 않은 n형 및 p형 반도체(104, 110)의 나머지 표면은 이산화규소(SiO₂)와 같은 산화물이 박막 형태로 피복되어 있다. 이 산화물층에 대해서는 도 8e 내지 8h에 관한 설명에서 후술한다.

제1 금속층(116)의 상면에는 전원 단자의 기능을 하는 각기 접속부(120)가 형성되어 있으며, 제1 분지(112)에 위치한 제2 금속층(118)의 상면에도 전원 단자 의 기능을 하는 접속부가 각기 형성되어 있다. 이들 접속부(120)는 제1 금속층(116)과 솔더 범프 사이의 결합성(wettability)를 증가시키도록 바람직하게는 전도성 계면으로 이루어진다.

즉 제1 금속층(116) 위에 솔더 범프가 직접 토출되는 경우, 은 또는 알루미늄 등으로 이루어진 제1 금속층(116)은 솔더 범프와 잘 젖지 않기 때문에, 즉 결합성이 낮기 때문에, 제1 금속층(116)과 솔더 범프 사이에 전도성 계면인 접속부(120)를 형성하여 그 사이의 결합력을 증가시킨다. 이러한, 전도성 계면은 통상 b 메탈(b-metal)이라고도 부르며, 바람직하게는 Au로 구성된다.

한편, TiAl 또는 CrAu 등으로 구성되는 제2 금속층(118)은 솔더 범프와의 결합성이 상대적으로 양호하기 때문에, 제1 분지(112)에 위치한 제2 금속층(118)은 전도성 계면 없이 그 자체로 접속부를 형성하고 있다.

이와 같이 본 발명의 제1 실시예에 따른 발광다이오드(100)에서, 각각의 음극 접속부가 양극 접속부(120)의 한 쌍의 모퉁이 쪽에 위치한다. 즉 음극의 접속부는 제1 분지(112)에 위치한 제2 금속층(118)에 형성되어 제1 금속층(116)의 한 쌍의 대각방향 모퉁이 쪽에 위치하게 된다. 따라서, 제1 금속층(116)은 인접한 한 쌍의 음극의 접속부를 중심으로 대칭의 형상을 갖고 제2 금속층(118)이 제1 금속층(116)을 에워싸고 있기 때문에, 제2 금속층(118)으로부터 n형 반도체층(104)과 p형 반도체(110) 사이의 발광영역 즉 활성층으로 이동하는 캐리어(즉 전자)의 흐름이 균일하게 형성된다. 또한, 메사 구조의 모퉁이가 모두 만곡되어 평면 아웃라인이 원에 가깝게 형성되기 때문에 메사 구조의 활성층도 역시 원에 가까운 평면 아웃라인을 갖게 된다. 이와 같은 평면 아웃라인도 역시 활성층의 전류 밀도를 균일하게 해준다.

도 5는 본 발명의 제2 실시예에 따른 발광다이오드의 구조를 나타내는 평면도이다. 도 5를 참조하면, 제2 실시예의 발광다이오드(200)는 다섯 개의 제1 분지(212)가 전체 발광다이오드(200)의 중앙과 네 모퉁이에 형성된 점이 상이할 뿐 나머지 구성은 제1 실시예의 발광다이오드(100)와 실질적으로 동일하다. 따라서, 실질적으로 동일한 구성요소의 도면부호에는 제1 실시예의 구성요소에 부여된 도면부호에 각각 100씩 더하여 표시하였다.

이 구성에서도, 각각의 음극 접속부(도시 생략)가 양극 접속부(220)의 한 쌍의 대각방향 모퉁이 쪽에 위치한다. 즉 음극의 접속부는 제1 분지(212)에 위치한 제2 금속층(218)에 형성되어 제1 금속층(216)의 한 쌍의 모퉁이 쪽에 위치하게 된다. 따라서, 제1 금속층(216)이 이들 대각 방향 음극 접속부를 중심으로 대칭의 형상을 갖고 메사 구조 상부의 활성층도 역시 둥근 모퉁이에 의해 원에 가까운 평면 아웃라인을 갖게 되므로, 제2 금속층(218)에서 n형 반도체층과 p형 반도체(210) 사이의 발광영역 즉 활성층으로 이동하는 캐리어( 즉 전자)의 흐름이 균일하게 형성된다.

도 6은 본 발명의 제3 실시예에 따른 발광다이오드 구조를 나타내는 평면도이다. 도 6을 참조하면, 제3 실시예의 발광다이오드(300)는 음극 접속부(도시 생략)가 분지(312)에 해당하는 제1 금속층(316)의 네 모퉁이 쪽에 모두 형성되어 있다. 제3 실시예의 발광다이오드(300)의 나머지 구성은 제1 및 제2 실시예의 발광다이오드(100, 200)와 실질적으로 동일하며, 그 구성요소에는 각각 300번대의 도면부호를 표시하였다.

이 구성에서는, 각각의 음극 접속부가 양극 접속부(320)의 모든 모퉁이 쪽에 위치한다. 즉 이 구성에서는 메사 구조의 네 모퉁이가 모두 안쪽으로 만입되어 형성되는 분지(312)에 제2 금속층(318)의 접속부가 형성된다. 따라서, 제1 금속층(316)이 이들 접속부를 중심으로 대칭의 형상을 가질 뿐만 아니라 제1 및 제2 실시예의 구성에 비해 음극 접속부에 더 인접하게 위치하므로 제2 금속층(318)에서 n형 반도체층과 p형 반도체(310) 사이의 발광영역 즉 활성층으로 이동하는 캐리어(즉 전자)의 흐름이 더욱 균일하게 형성된다.

도 7은 본 발명의 제4 실시예에 따른 발광다이오드 구조를 나타내는 평면도이다. 도 7을 참조하면, 제4 실시예의 발광다이오드(400)는 제1 실시예의 발광다이오드(100)의 구성과 제2 실시예의 발광다이오드(200)의 구성을 조합한 형태이다. 즉 한 쌍의 메사 구조의 대각 방향으로 대향된 한 쌍의 제1 모퉁이에는 제1 분지(412)가 형성되고 다른 한 쌍의 제2 모퉁이에는 상기 제1 분지(412)보다 작은 면적의 제2 분지(414)가 형성되어 있다.

이 구성에서도, 각각의 음극 접속부(도시 생략)가 양극 접속부(420)의 한 쌍의 모퉁이 쪽에 위치한다. 즉 음극의 접속부는 메사 구조의 제1 분지(412)에 위치한 제2 금속층(418)에 형성되어 메사 구조의 상면에 형성된 제1 금속층(416)의 한 쌍의 모퉁이 쪽에 위치하게 된다. 따라서, 제1 금속층(416)이 이들 대각 방향 접속부를 중심으로 대칭의 형상을 갖고 메사 구조의 활성층도 역시 둥근 모퉁이에 의해 원에 가까운 평면 아웃라인을 갖게 되므로, n형 반도체층과 p형 반도체(410) 사이의 발광영역 즉 활성층에서 이동하는 캐리어(즉 전자)의 흐름이 균일하게 형성된다.

이때 제4 실시예의 발광다이오드(400)가 제1 또는 제2 실시예의 발광다이오드(100, 200)와 동일한 면적인 경우, 각각의 제1 금속층(416)의 면적은 제1 또는 제2 실시예의 각각의 제1 금속층(216, 218)의 면적보다 작아지므로 활성층에서의 캐리어 흐름은 제1 및 제2 실시예의 경우보다 더 균일해지는 장점이 있다.

이하 제1 실시예의 발광다이오드(100)를 기본으로 한 본 발명의 발광다이오드 제조 방법을 도 8a 내지 8i를 참조하여 설명한다.

먼저, 도 8a를 참조하면, 적절한 치수의 사파이어 등으로 구성된 기판(102)을 준비하고 기상 증착 등을 통해 그 상면에 버퍼층(도시 생략)을 형성시킨 다음 그 위에 n형 반도체층(104)을 미리 정해진 두께로 성장시킨다. n형 반도체(104)은 바람직하게는 n형 GaN로 구성된다.

이어, 도 8b에서와 같이, 기상 증측 등을 통해 n형 반도체층(104) 위에 p형 반도체층(110)을 미리 정해진 두께로 형성시킨다. p형 반도체층(110)은 바람직하게는 p형 GaN로 구성된다.

형성된 p형 반도체층(110) 위에 원하는 패턴을 갖는 포토레지스터(PR)를 덮고 이를 마스크로 사용하여 도 8c에서와 같이 바람직하게는 플라즈마로 건식 식각을 실시한다. 건식 식각은 포토레지스터(PR)의 개구를 통해 p형 반도체층(110)의 일부를 건식 식각하여 n형 반도체층(104)의 일부 영역 즉 제2 영역(108)을 노출시킨다(도 8d). 이때 식각은 적어도 n형 반도체층(104)의 제2 영역(108)을 노출시킬 수 있는 깊이로 수행되며, 도 8d에서와 같이 n형 반도체층(104)의 제2 영역(108)이 파이도록 수행하거나 제2 영역(108)이 제1 영역(106)과 실질적으로 동일 평면이 되도록 실시하여도 무방하다.

한편, 도 8b 및 8c에서와 다르게, n형 반도체층(104)을 성장시킨 다음 그 위에 일정 패턴의 포토레지스터를 덮고 포토레지스터의 개구를 통해 p형 반도체층(110)을 선택적으로 형성할 수도 있다.

도 8e에서는, 도 8d에서 형성된 구조의 상면 전체에 이산화규소(SiO₂)와 같은 산화물을 박막 형태로 코팅한다.

그런 다음, 도 8c에서와 유사한 방식으로 n형 반도체층(104)의 제2 영역(108)의 이산화규소(SiO₂)를 식각하여 도 8f에 도시된 바와 같이 제2 영역(108)을 노출시킨다.

도 8g에서는 기상 증착 등에 의해 제2 금속층(118)을 노출된 제2 영역(108)에 증착시킨다. 제2 금속층(118)은 바람직하게는 TiAl 또는 CrAu 등으로 구성된다.

그런 다음, p형 반도체층(110)에 코팅된 이산화규소(SiO₂)를 도 8c에서와 유사하게 플라즈마 등에 의해 식각하고 노출된 p형 반도체층(110)에 제1 금속층(116)을 증착시킨다. 제1 금속층(116)은 바람직하게는 Ag, Al 또는 그 합금으로 구성되며, Ag가 가장 바람직하다.

이어, 도 8i에서와 같이, 제1 금속층(116)의 상면에 전도성 계면인 접속부(120)을 형성한다. 전도성 계면은 통상 b 메탈(b-metal)이라고도 부르며, 바람직하게는 Au로 구성된다.

이와 같이 형성된 도 8i의 발광다이오드 구조에서 제1 및 제2 금속층(116, 118) 위에 제1 및 제2 접속부(120, 122)를 각각 형성하여 도 2 내지 4에서와 같은 발광다이오드(100)를 얻는다.

전술한 바와 같은 본 발명의 고출력 플립 칩 발광다이오드는 전류 집중 현상을 극복하여 전체 발광 영역에서 균일한 전류 밀도를 가지면서 비교적 넓은 발광 면적을 확보함으로써 균일하고도 높은 휘도의 발광을 구현할 수 있다.

또한, 양극인 제1 금속층이 히트 싱크(heat sink)의 기능을 수행하게 되므로 발광다이오드에서 발생하는 열을 효과적으로 발산할 수 있다.

상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

장방형 기판;

복수의 장방형의 제1 영역과 이들 제1 영역을 분할하도록 상기 제1 영역 사이에 교차 형성된 제2 영역을 갖고 상기 기판의 표면에 형성된 n형 반도체층;

상기 n형 반도체층의 제2 영역 위에 각각 형성되어 각기 메사 구조를 형성하고 이 메사 구조는 적어도 한 쌍의 대각 방향 모퉁이가 안쪽으로 둥글게 만입되어 제1 분지를 형성하는 복수의 p형 반도체층;

상기 메사 구조 위에 이와 동일한 평면 형상으로 각각 형성된 복수의 제1 금속층;

상기 제2 영역 위에 형성된 제2 금속층;

상기 제1 금속층 위에 각각 형성된 복수의 제1 전기 접속부; 및

상기 제1 분지에 위치하는 상기 제2 금속층에 각각 형성된 복수의 제2 전기 접속부를 포함하는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제1항에 있어서, 상기 메사 구조는 나머지 모퉁이가 둥글게 형성되어 제2 분지를 형성하는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제2항에 있어서, 상기 제1 및 제2 분지는 모두 동일한 반경으로 형성되는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제2항에 있어서, 상기 제2 분지는 동일한 반경으로 형성되는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제1항에 있어서, 상기 제1 분지는 동일한 반경으로 형성되는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제1항에 있어서, 상기 제1 금속층은 한 쌍의 대각 방향 모퉁이를 중심으로 대칭 형상을 갖는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제1항에 있어서, 상기 제2 금속층은 상기 제1 금속층 둘레에 일체로 형성되는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제1항에 있어서, 상기 기판은 사파이어 기판, 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중에서 선택된 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
장방형 기판;

복수의 장방형의 제1 영역과 이들 제1 영역을 분할하도록 상기 제1 영역 사이에 교차 형성된 제2 영역을 갖고 상기 기판의 표면에 형성된 n형 반도체층;

상기 n형 반도체층의 제2 영역 위에 각각 형성되어 각기 메사 구조를 형성하고 이 메사 구조는 모든 모퉁이가 안쪽으로 둥글게 만입되어 분지를 형성하는 복수의 p형 반도체층;

상기 메사 구조 위에 이와 동일한 평면 형상으로 각각 형성된 복수의 제1 금속층;

상기 제2 영역 위에 형성된 제2 금속층;

상기 제1 금속층 위에 각각 형성된 복수의 제1 전기 접속부; 및

상기 분지에 위치한 상기 제2 금속층에 각각 형성된 복수의 제2 전기 접속부를 포함하는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제9항에 있어서, 상기 분지는 모두 동일한 반경으로 형성되는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제9항에 있어서, 상기 제1 금속층은 한 쌍의 대각 방향 모퉁이를 중심으로 대칭 형상을 갖는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제9항에 있어서, 상기 제2 금속층은 상기 제1 금속층 둘레에 일체로 형성되는 것을 특징으로 하는 고출력 플립 칩 발광다이오드.
제9항에 있어서, 상기 기판은 사파이어 기판, 탄화규소(SiC) 기판, 산화물 기판 및 탄화물 기판 중에서 선택된 것을 특징으로 하는 고출력 플립 칩 발광다이오드.