KR100850784B1 - 이중 구조를 갖는 엘이디 및 그 엘이디의 구동장치 - Google Patents
이중 구조를 갖는 엘이디 및 그 엘이디의 구동장치 Download PDFInfo
- Publication number
- KR100850784B1 KR100850784B1 KR1020070028004A KR20070028004A KR100850784B1 KR 100850784 B1 KR100850784 B1 KR 100850784B1 KR 1020070028004 A KR1020070028004 A KR 1020070028004A KR 20070028004 A KR20070028004 A KR 20070028004A KR 100850784 B1 KR100850784 B1 KR 100850784B1
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- led
- current
- dual structure
- base
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims description 100
- 230000009977 dual effect Effects 0.000 claims description 32
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 claims description 10
- 230000008569 process Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 210000000813 small intestine Anatomy 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Devices (AREA)
Abstract
본 발명의 이중 구조를 갖는 엘이디는 일정한 면적을 갖도록 마련되는 베이스와, 상기 베이스에 상부에 마련되며, 전류의 인가에 따라 발광하는 제1소자 및, 상기 제1소자의 인접하게 상기 베이스의 상부에 마련되며, 전류의 인가에 따라 발광하는 제2소자를 포함한다.
그리고 본 발명의 이중 구조를 갖는 엘이디 구동장치는 일정한 면적을 갖도록 마련되는 베이스와, 상기 베이스에 상부에 가장자리를 따라 마련되며, 전류의 인가에 따라 발광하는 제1소자와, 상기 베이스의 중앙에 마련되며, 전류의 인가에 따라 발광하는 제2소자 및, 상기 제1,2소자에 전류를 인가하는 제어부를 포함한다.
소자, 이중, 멀티, 개별소자, 개별구동, 균일도, LED, 엘이디
Description
도 1은 종래의 AlGaIn계 엘이디를 보인 단면도.
도 2는 본 발명의 일실시예에 따른 이중 구조를 갖는 엘이디를 보인 평면도.
도 3a 내지 3b는 도 2의 A-A선 단면에 따른 실시예를 형태별로 보인 단면도.
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 이중 구조를 갖는 엘이디를 보인 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 이중 구조를 갖는 엘이디를 보인 평면도.
도 6은 본 발명의 이중 구조를 갖는 엘이디의 구동장치를 보인 블록도.
< 도면의 주요부분에 대한 부호의 설명 >
100: 엘이디 10: 베이스
20: 제1소자 30: 제2소자
40: 제3소자 50: 투명단자
110: 전류 제어부 111: 감지부
본 발명은 이중 구조를 갖는 엘이디 및 그 엘이디의 구동장치에 관한 것으로서, 더 상세하게는 하나의 엘이디에 각각 구동하는 이중의 개별소자를 마련하여 상호보완 할 수 있도록 하고, 각각의 개별소자가 최적의 전류분산으로 빛의 균일도를 높일 수 있도록 한 이중 구조를 갖는 엘이디 및 그 엘이디의 구동장치에 관한 것이다.
일반적으로 엘이디는 화합물 반도체 단자에 전류를 인가하여 전류를 빛으로 전환하여 출력하는 것이다. 이러한 엘이디는 주로 p-n의 접합으로 이루어지고, p-n의 접합부분 또는 활성층에서 전자와 홀의 결합에 의해 빛을 출력하게 된다.
이러한 엘이디는 전기를 빛으로 변환하여 출력하기 때문에 소비전력에 따른 광 효율이 우수하고, 수명이 매우 길다는 장점을 가지고 있다. 또한, 응답성이 좋으며, 소형화, 경량화 및 박형화가 가능하다, 그리고 수은 및 방전가스 등을 사용하지 않는 다는 많은 장점을 가지고 있다. 따라서 엘이디는 그 적용분야가 광범위하고 그 시장성 또한 크다.
도 1의 종래 AlGaIn계 엘이디를 보인 단면도를 참조하여 설명하면, AlGaIn계 엘이디는 하부에 지지층으로 되는 절연성 기판(1)에 버퍼층(2)을 형성하고, 상기 버퍼층(2)의 상부에 n형 GaN층으로 되는 n형 반도체층(3)과, p형 GaN층으로 되는 p형 반도체층(5)을 형성하되 그 사이에 홀과 전자가 결합되는 활성층(4)을 형성하여서 된 것이다.
여기서 n형 반도체(3)층의 상부에는 n형 전극(7)이 마련되며, p형 반도체 층(5)의 상부에는 전류를 확산시키는 투명전극(6)이 형성되고, 투명전극(6)의 상부에는 p형 전극(8)이 형성된다.
이러한 종래의 엘이디는 에피(Epi)의 성장에 있어서, 기판을 절연층으로 사용하기 때문에 메사 에치(Mesa etch)를 사용하고, 메사에치 부분에 전류가 집중되어 전체면에서 균일하게 발산하는 것이 아니라 국소적으로 발산하게 된다.
따라서 국소적으로 발산하는 것을 해결하기 위해 2007년 국내특허공개 124441호가 제시되고 있다. 여기서 선행기술은 전류가 균일하게 공급할 수 있도록 전류분산층을 형성하는 것이다.
그러나 상기한 전류분산층을 다수의 층 사이에 매립되게 형성하기 위해서는 별도의 공정이 더 요구되고, 구조가 복잡해지는 단점이 있다. 그리고 엘이디는 전류의 공급에 하나의 발광소자에 의해 빛을 출력한다.
따라서 하나의 발광소자가 열적 또는 전기적인 특성에 의해 파손되거나 오류가 발생될 경우 이를 대체하기 위해서는 새로운 엘이디로 교체되어야 한다. 따라서 작업 공수가 많아지게 되는 문제가 있다.
본 발명은 상기의 필요성을 감안하여 창출된 것으로서, 전류가 분산될 수 있는 구조를 형성하여 빛의 균일도를 향상시키면서, 이중의 개별소자를 마련하여 열적 또는 전기적인 특성에 의해 파손시 상호 보완할 수 있도록 한 이중 구조를 갖는 엘이디를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 이중 구조를 갖는 엘이디는 일정한 면적을 갖도록 마련되는 베이스와, 상기 베이스에 상부에 마련되며, 전류의 인가에 따라 발광하는 제1소자 및, 상기 제1소자의 인접하게 상기 베이스의 상부에 마련되며, 전류의 인가에 따라 발광하는 제2소자를 포함한다.
여기서 상기 제1,2소자는 어느 하나가 파손 될 경우 다른 하나가 개별 구동될 수 있게 분리되며, 상기 제2소자와 제1소자는 그 사이에 메사에치(Mesa etch)를 통하여 서로 분리되거나, 절연되어 서로 분리되는 것이 바람직하다.
그리고 상기 제1소자는 상기 베이스의 가장자리를 따라 대면적으로 마련되고, 상기 제2소자는 상기 제1소자의 내측에 소면적으로 마련되는 것이 바람직하다.
또한, 상기 제2소자는 개별 구동되는 복수개로 마련되며, 상기 제1소자의 내측에 복수개로 분리되는 것이 바람직하다.
또한, 상기 제1,2소자는 외측에 각각 배치되는 제1,2n형 반도체 및, 상기 제1,2n형 반도체 타측에 각각 배치되는 제1,2p형 반도체를 포함하는 것이 바람직하다.
또한, 상기 제1소자는 제1n형 반도체, 제1p형 반도체로 배치되고, 상기 제1소자의 내측에 배치되는 제2소자는 제2n형 반도체, 제2p형 반도체로 배치되며, 각각의 단자는 NPNP의 순으로 배치되거나, 상기 제1소자는 제1p형 반도체, 제1n형 반도체 순으로 배치되고, 상기 제1소자의 내측에 배치되는 제2소자는 제2p형 반도체, 제2n형 반도체로 배치되며, 각각의 단자는 PNPN의 순으로 배치되는 것이 바람직하 다.
상기 제1,2n형 반도체와 제1,2p형 반도체 사이에는 전자와 홀이 결합되는 각각의 AlGaInN계 제1,2활성층을 포함하는 것이 바람직하다.
한편, 상기 제1소자는 복수개로 마련되며, 각각의 제1소자는 상기 베이스의 상부에 등분 분할되어 배치되며, 복수개의 상기 제1소자는 각각 개별구동 될 수 있도록 분리되는 것이 바람직하다.
또한, 상기 제1소자와 제2소자 사이에는 또 다른 전류가 인가되는 제3소자를 더 포함하며, 상기 제3소자는 각각 외측에 배치되는 제3n형 반도체 및, 상기 제3n형 반도체 내측에 마련되는 제3p형 반도체를 포함하는 것이 바람직하다.
그리고 상기 제3n형 반도체와 제3p형 반도체 사이에는 전자와 홀이 결합되는 AlGaInN계 제3활성층을 포함하는 것이 바람직하다.
상기의 목적을 달성하기 위한 본 발명의 이중 구조를 갖는 엘이디 구동장치는 일정한 면적을 갖도록 마련되는 베이스와, 상기 베이스에 상부에 가장자리를 따라 마련되며, 전류의 인가에 따라 발광하는 제1소자와, 상기 베이스의 중앙에 마련되며, 전류의 인가에 따라 발광하는 제2소자 및, 상기 제1,2소자에 전류를 인가하는 제어부를 포함한다.
여기서 상기 전류 제어부는 상기 제1,2소자에 인가되는 각각의 전류량을 감지하는 감지부를 더 포함하며, 상기 전류 제어부는 상기 제1,2소자 중 어느 하나가 파손 될 경우, 나머지 하나가 구동될 수 있게 상기 제1,2소자를 개별제어 하는 것이 바람직하다.
그리고 상기 전류 제어부는 상기 제2소자에 인가되는 전류량보다 제1소자에 인가되는 전류량이 크거나 같게 제어하거나, 상기 전류 제어부는 상기 제1,2소자를 동시에 제어하여 제1,2소자에 인가되는 전류량을 동일하게 인가하는 것이 바람직하다.
또한, 상기 제1소자와 제2소자 사이에는 또 다른 전류가 인가되는 제3소자를 더 포함하며, 상기 전류 제어부는 상기 제3소자를 개별제어하는 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
본 발명을 설명함에 있어서, 정의되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 것으로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 아니 될 것이다.
도 2는 본 발명의 일실시예에 따른 이중 구조를 갖는 엘이디를 보인 평면도이다. 그리고 도 3a 내지 도 3b는 도 2의 A-A선 단면에 따른 실시예를 형태별로 보인 단면도이다. 또한, 도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 이중 구조를 갖는 엘이디를 보인 평면도이다. 도 5는 본 발명의 또 다른 실시예에 따른 이중 구조를 갖는 엘이디를 보인 평면도이다.
도면을 참조하면, 도 2 내지 도 3a에 도시한 바와 같이 본 발명의 이중 구조를 갖는 엘이디(100)는 소정의 면적을 갖는 베이스(10)가 마련되고, 베이스(10)의 상부에 제1소자(20)와, 제2소자(30)가 마련된다.
여기서 제1소자(20)와 제2소자(30)는 각각 개별 구동될 수 있도록 하는 개별소자이며, 제1소자(20)와 제2소자(30)는 각각 서로 다른 전압 및 전류가 인가된다.
이때 제1소자(20)와 제2소자(30) 사이는 메사에치(Mesa etch)를 통하여 서로 분리된다. 또한, 제1소자(20)와 제2소자(30) 사이에는 각각 개별구동 될 수 있게 전기적으로 분리할 수 있게 절연될 수 있다.
따라서 제2소자(30)는 제1소자(20)가 열적 또는 전기적 특성에 의해 손상을 입거나 오류가 발생될 경우에 이를 보완하여 구동된다. 반대로 제2소자(30)가 열적 또는 전기적 특성에 의해 손상을 입거나 오류가 발생될 경우에 이를 보완하여 제1소자(20)가 구동될 수 있다.
한편, 여기서 도 3a에 도시한 바와 같이 제1소자(20)는 대면적으로 마련되고, 제2소자(30)는 소면적으로 마련되며, 제2소자(30)는 제1소자(20)의 빛의 균일도을 보완하기 위해 제1소자(20)의 내측에 배치된다.
여기서 제2소자(30)는 적어도 하나 이상 마련될 수 있고, 복수개로 마련될 경우 제1소자(20)의 내측에서 분할 또는 2등분, 3등분, 및 그 이상으로 등분하여 구성될 수 있다. 그리고 분할된 제2소자(30)는 각각 개별 구동될 수 있게 각각 메사에치를 통해 전기적으로 분리시킨다.
베이스(10)는 하부에 지지층으로 되는 절연성 기판(11)과, 기판(11)의 상부에 마련되는 버퍼층(12)을 포함한다. 여기서 베이스(10)는 엘이디 소자를 제조하기 위해 적용되는 베이스(10)이며, 상기 베이스(10)는 일정한 폭과 너비를 갖도록 마련된다. 이때 바람직한 폭과 너비는 모두 1mm 내외로 마련되며, 폭과 너비를 1mm로 한정하지 않는다.
또한, 베이스(10)의 바람직한 평면의 형태는 사각형 또는 원형이나, 여기에 한정하지 않고 마름모 또는 타원형 일 수 있다.
그리고 베이스(10)의 상부에 마련되는 제1소자(20)는 베이스(10)의 가장자리를 따라 배치되며, n형 GaN으로 되는 제1n형 반도체(21)와, 상기 제1n형 반도체(21)에 접하게 설치되며, p형 GaN으로 되는 제1p형 반도체(22)로 구성된다. 그리고 제1n형 반도체(21)와 제1p형 반도체(22) 사이에는 전자와 홀이 결합되는 AlGaInN계 제1활성층(23)을 형성한다.
이때 제1n형 반도체(21)는 베이스(10)의 가장자리를 따라 폐회로를 구성하며 일측에는 전원을 공급할 수 있게 제1n형 단자(24)가 마련된다. 그리고 제1p형 반도체(22)는 상기 제1n형 반도체(21)의 내측에 배치되는 것으로 제1n형 반도체(21)를 따라 폐회로를 구성하며, 일측에는 전원을 공급할 수 있게 제1p형 단자(25)가 마련된다.
이러한 제2소자(30)는 내측에 제1소자(20)에서 메사에치를 통해 전기적 또는 물리적으로 분리되며, n형 GaN으로 되는 제2n형 반도체(31)와, 상기 제2n형 반도체(31)에 접하게 설치되고 p형 GaN으로 되는 제2p형 반도체(32)로 구성된다.
그리고 제2n형 반도체(31)와 제2p형 반도체(32) 사이에는 전자와 홀이 결합되는 AlGaInN계 제2활성층(33)을 형성하며, 제1소자(20)와, 제2소자(30) 사이는 개별 구동될 수 있게 절연될 수 있다.
이때 제2n형 반도체(31)는 베이스(10)의 폐회로를 구성하며 일측에는 전원을 공급할 수 있게 제2n형 단자(34)가 마련된다. 그리고 제2p형 반도체(32)는 상기 제2n형 반도체(31)의 내측에 배치되는 것으로 제2n형 반도체(31)를 따라 폐회로를 구성하며, 일측에는 전원을 공급할 수 있게 제2p형 단자(35)가 마련된다.
이러한 제1소자(20)와 제2소자(30)는 외측에서부터 제1n형 반도체(21)와, 제1p형 반도체(22)순으로 배치되고, 제2n형 반도체(31)와, 제2p형 반도체(32)가 배치되어 NPNP형 반도체 배치구조를 갖는다.
그리고 제1n형 반도체(21)에 마련되는 제1n형 단자(24)와, 제1p형 반도체(22)에 마련되는 제2p형 단자(25)와, 제2n형 반도체(31)에 마련되는 제2n형 단자(34)와, 제2p형 반도체(32)에 마련되는 제2p형 단자(35)도 NPNP형 단자 배치구조를 갖는다.
또한, 제1소자(20)와 제2소자(30)는 NPNP형 반도체 배치구조 및 NPNP형 단자 배치구조와는 반대로 PNPN형 반도체 배치구조 및 PNPN형 단자 배치구조를 가질 수 있다.
한편, 제1소자(20)와 제2소자(30)는 각각 도 3b에 도시한 바와 같은 형태로 마련될 수 있다.
즉, 제1소자(20)는 베이스(10)의 상부 가장자리에 제1n형 반도체(21)와, 제1활성층(23) 및 제1p형 반도체(22)를 순차적으로 적층형성하고, 제1n형 반도체(21)가 노출되게 일부를 에칭하여 제1n형 반도체(21)에 제1n형 단자(24)를 구성한다. 그리고 제1p형 반도체(22)의 상부에 투명전극(50)과, 투명전극(50)의 상부에 제1p형 단자(25)를 형성한다.
또한, 제2소자(30)는 베이스(10)의 상부 중앙에 제2n형 반도체(31)와, 제2활성층(33) 및 제2p형 반도체(32)를 순차적으로 적층형성하고, 제2n형 반도체(31)가 노출되게 에칭하여 제2n형 반도체(31)에 제2n형 단자(34)를 구성한다. 그리고 제2p형 반도체(32)의 상부에 투명전극(50)과, 투명전극(50)의 상부에 제2p형 단자(35)를 형성한다.
그리고 제1소자(20)와 제2소자(30)는 메사에치를 통하여 개별구동소자로 분리시킨다. 이때 제1소자(20)와 제2소자(20)의 분리는 메사에치를 통하여 분리하되, n형 GaN으로 되는 n형 반도체(21,31)까지 에칭하여 p형 GaN으로 되는 p형 반도체(22, 23)를 분리하며, 제2소자(30)는 제1소자(20)가 열적 또는 전기적 특성에 의해 손상을 입거나 오류가 발생 될 경우에 이를 보완하여 구동된다. 또한, 이때 제1소자와 제2소자가 절연되어 전기적으로 분리될 수 있다.
이러한 제1소자(20)와 제2소자(30)는 외측에서부터 제1n형 반도체(21)와, 제1p형 반도체(22)순으로 배치되고, 제2n형 반도체(31)와, 제2p형 반도체(32)가 배치되어 NPNP형 반도체 배치구조를 갖는다.
그리고 제1n형 반도체(21)에 마련되는 제1n형 단자(24)와, 제1p형 반도체(22)에 마련되는 제2p형 단자(25)와, 제2n형 반도체(31)에 마련되는 제2n형 단자(34)와, 제2p형 반도체(32)에 마련되는 제2p형 단자(35)도 NPNP형 단자 배치구조를 갖는다.
또한, 제1소자(20)와 제2소자(30)는 NPNP형 반도체 배치구조 및 NPNP형 단자 배치구조와는 반대로 PNPN형 반도체 배치구조 및 PNPN형 단자 배치구조를 가질 수 있다.
여기서 제1n형 단자(24), 제1p형 단자(25), 제2n형 단자(34), 제2p형 단 자(35)는 도시한 바와 같이 단자의 연결을 위해 그 위치가 동일한 방향으로 마련되지 않고, 각각 서로 어긋나는 방향에 마련된다.
도 4a 내지 도 4b에 도시한 바와 같이 폭과 너비를 1mm 이상의 비교적 큰면적의 베이스(10)에 복수개의 제1소자(20)가 마련될 수 있다.
즉, 대면적의 제1소자(20)가 베이스(10)의 상부에 적어도 하나 이상 형성될 수 있다. 이때 복수개의 제1소자(20)는 동일한 크기로 마련되며, 2등분(도4a 참조) 또는 3등분 및 4등분(도 4b참조) 등으로 베이스(10)에 상부에 분할 형성된다.
그리고 각각의 제1소자(20)는 개별 구동될 수 있도록 메사에치를 통하여 분리된다. 또한, 제1소자(20)와 인접하는 제1소자(20) 사이를 절연하여 분리시킬 수 있다. 또한, 각각의 제1소자는 내부에 제2소가 개별 구동될 수 있게 마련될 수 있다.
한편, 도 5에 도시한 바와 같이 본 발명은 제3소자(40)를 포함할 수 있다. 여기서 제3소자(40)는 제1소자(20)와 제2소자(30) 사이에 마련되며, 제1소자(20)와 제3소자 사이 또는 제2소자(30)와 제3소자 사이에는 메사에치를 통해 분리된다.
이때 제3소자는 제1소자(20)와 제2소자(30) 사이에 일정한 간격으로 적어도 하나 이상형성하여 균일도를 향상시킬 수 있다. 그리고 각각의 제3소자(40)는 각각 개별구동할 수 있도록 마련된다.
여기서 제3소자(40)는 제1소자(20)와, 제2소자(30) 사이의 절연층 중앙에 마련되며, 절연층의 가장자리에 이격되게 형성되는 제3n형 반도체(41)와, 제3활성층(43) 및 제3p형 반도체(42)를 순차적으로 적층형성하고, 제3n형 반도체(41)에 제 3n형 단자(34)를 구성한다. 그리고 제3p형 반도체(42)에 제3p형 단자(45)를 형성한다.
이하 본 발명의 이중 구조를 갖는 엘이디의 구동장치에 대해 도6을 참조하여 설명한다. 여기서 설명되는 참조부호는 도 1 내지 도 5가 함께 참조된다.
도 6에 도시한 바와 같이 베이스(10)의 상부에 형성되는 대면적을 갖는 제1소자(20)와, 소면적을 갖는 제2소자(30)에 전류를 공급하는 전류 제어부(110)를 포함한다. 그리고 전류 제어부(110)에서 제1소자(20)와 제2소자(30) 각각에 인가되는 전류량(I1,I2)을 감지하는 감지부(111)를 포함한다.
전류 제어부(110)는 제1소자(20)와 제2소자(30)에 전류를 공급하면서 제1소자(20)와 제2소장에 공급되는 전류량(I1,I2)을 동시에 제어하거나, 개별 제어한다. 즉, 전류 제어부(110)는 제1소자(20)와 제2소자(30)에 동일한 전류를 인가하여 동시에 제어하거나, 각각 별도의 전류를 인가하여 각각 개별제어 한다.
여기서 전류 제어부(110)에서 제1소자(20)와 제2소자(30)를 개별제어 하는 이유는 제1,2소자 중에 어느 하나가 파손되더라도 나머지 하나가 구동될 수 있도록 하기 위함이다.
이때 제1소자(20)와 제2소자(30)가 전류 제어부(110)에서 개별제어 될 경우 대면적의 제1소자(20)에 인가되는 전류량(I1,I2)은 소면적의 제2소자(30)에 인가되는 전류량보다 크거나, 같다. 또한, 제1소자(20)에 인가되는 전류량이 제2소자(30)에 인가되는 전류량보다 작을 수 있다.
그리고 감지부(111)는 상기 제1소자(20)와 제2소자(30)에 인가되는 전류 량(I1,I2)을 감지하는 것에 한정하지 않고, 제1소자(20)와 제2소자(30)에서 발광하는 빛의 광량을 감지할 수 있다. 또한, 제1소자(20)와 제2소자(30)에서 발생된 열을 감지할 수 있다.
감지부(111)에서 감지된 감지신호는 전류 제어부(110)로 피드백 된다. 따라서 전류 제어부(110)는 감지부(111)의 감지신호에 의해 제1소자(20)와 제2소자(30)에 인가되는 전류량(I1,I2)을 지속적으로 제어하게 된다.
한편, 제1소자(20)와 제2소자(30) 사이에 제3소자(40)가 마련될 경우 제3소자(40)는 전류 제어부(110)에서 제1소자(20)와 제2소자(30)와는 별개로 제어하게 된다. 즉, 제1소자(20), 제2소자(30), 제3소자(40)가 각각 개별제어 되고 각각의 전류량은 제1소자(20)>제2소자(30)>제3소자(40)로 되거나 제1소자(20)=제2소자(30)=제3소자(40) 같게 마련되는 것이 바람직하다. 그러나 여기에 한정하지 않고, 제1소자(20)<제2소자(30)<제3소자(40)일 수 있다.
이상에서 본 발명의 이중 구조를 갖는 엘이디에 대한 기술사상을 첨부도면과 함께 서술하였지만, 이는 본 발명의 가장 양호한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다.
따라서 이 기술분야의 통상의 지식을 가진 자이면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 치수 및 모양 그리고 구조 등의 다양한 변형 및 모방할 수 있음은 명백한 사실이다.
상술한 바와 같이 적어도 하나 이상의 소자를 동심으로 배치되도록 하고 각 각의 개별적으로 구동도록 한 본 발명의 이중 구조를 갖는 엘이디는 어느 하나가 열적 또는 전기적 특성에 의해 파손되더라도 이를 보완할 수 있는 효과가 있고, 전체면적에 걸쳐 전류가 분산되어 발광하므로 빛의 균일도가 향상되는 효과가 있다.
Claims (21)
- 일정한 면적을 갖도록 마련되는 베이스;상기 베이스에 상부에 가장자리를 따라 대면적으로 마련되며, 전류의 인가에 따라 발광하는 제1소자; 및,상기 제1소자의 내측에 인접하게 소면적으로 마련되며, 제1소자와 다른 전류의 인가에 따라 발광하는 제2소자를 포함하는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제1항에 있어서,상기 제1,2소자는 어느 하나가 파손 될 경우 다른 하나가 개별 구동될 수 있게 전기적으로 분리되는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제1항 또는 제2항에 있어서,상기 제2소자와 제1소자는 그 사이에 메사에치(Mesa etch)를 통하여 서로 분리되는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제1항 또는 제2항에 있어서,상기 제2소자와 제1소자는 그 사이가 절연되어 서로 분리되는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 삭제
- 제1항에 있어서,상기 제2소자는 개별 구동되는 복수개로 마련되며, 상기 제1소자의 내측에 복수개로 분리되는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제1항에 있어서,상기 제1,2소자는 상기 베이스 상부에 각각 n형 층으로 배치되는 제1,2n형 반도체; 및,상기 제1,2n형 반도체 내측에 각각 p형 층으로 배치되는 제1,2p형 반도체를 포함하는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제7항에 있어서,상기 제1소자는 상기 베이스의 가장자리에서 중앙으로 제1n형 반도체, 제1p형 반도체로 배치되고, 상기 제1소자의 내측에 배치되는 제2소자는 제2n형 반도체, 제2p형 반도체로 배치되며, 각각의 단자는 상기 베이스의 가장자리에서 중앙으로 NPNP의 순으로 배치되는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제7항에 있어서,상기 제1소자는 상부에서 하부로 제1p형 반도체, 제1n형 반도체 순으로 배치되고, 상기 제1소자의 내측에 배치되는 제2소자는 제2p형 반도체, 제2n형 반도체로 배치되며, 각각의 단자는 상기 베이스의 가장자리에서 중앙으로 PNPN의 순으로 배치되는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제7항에 있어서,상기 제1,2n형 반도체와 제1,2p형 반도체 사이에는 전자와 홀이 결합되는 각각의 AlGaInN계 제1,2활성층을 포함하는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제1항에 있어서,상기 제1소자는 복수개로 마련되며, 각각의 제1소자는 상기 베이스의 상부에 등분 분할되어 배치되며, 제2소자는 각각의 제1소자의 내측에 배치되는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제11항에 있어서,복수개의 상기 제1소자는 각각 개별구동 될 수 있도록 분리되는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제1항에 있어서,상기 제1소자와 제2소자 사이에는 제1소자 및 제2소자와 또 다른 전류가 인가되는 제3소자를 더 포함하는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제13항에 있어서,상기 제3소자는 상기 베이스 상부에 n형 층으로 배치되는 제3n형 반도체; 및,상기 제3n형 반도체 내측에 p형 층으로 배치되는 제3p형 반도체를 포함하는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 제14항에 있어서,상기 제3n형 반도체와 제3p형 반도체 사이에는 전자와 홀이 결합되는 AlGaInN계 제3활성층을 포함하는 것을 특징으로 하는 이중 구조를 갖는 엘이디.
- 일정한 면적을 갖도록 마련되는 베이스;상기 베이스에 상부에 가장자리를 따라 마련되며, 전류의 인가에 따라 발광하는 제1소자;상기 베이스의 중앙에 마련되며, 제1소자와 다른 전류의 인가에 따라 발광하는 제2소자; 및,상기 제1,2소자에 전류를 인가하는 제어부를 포함하는 것을 특징으로 하는 이중 구조를 갖는 엘이디의 구동장치.
- 제16항에 있어서,상기 전류 제어부는 상기 제1,2소자에 인가되는 각각의 전류량을 감지하는 감지부를 더 포함하는 것을 특징으로 하는 이중 구조를 갖는 엘이디의 구동장치.
- 제16항에 있어서,상기 전류 제어부는 상기 제1,2소자 중 어느 하나가 파손 될 경우, 나머지 하나가 구동될 수 있게 상기 제1,2소자를 개별제어 하는 것을 특징으로 하는 이중 구조를 갖는 엘이디의 구동장치.
- 제18항에 있어서,상기 전류 제어부는 상기 제2소자에 인가되는 전류량보다 제1소자에 인가되는 전류량이 크거나 같게 제어하는 것을 특징으로 이중 구조를 갖는 엘이디의 구동장치.
- 제16항에 있어서,상기 전류 제어부는 상기 제1,2소자를 동시에 제어하여 제1,2소자에 인가되는 전류량을 동일하게 인가하는 것을 특징으로 하는 이중 구조를 갖는 엘이디의 구동장치.
- 제16항에 있어서,상기 제1소자와 제2소자 사이에는 제1소자 및 제2소자와 또 다른 전류가 인가되는 제3소자를 더 포함하며,상기 전류 제어부는 상기 제3소자를 개별제어하는 것을 특징으로 하는 이중 구조를 갖는 엘이디의 구동장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070028004A KR100850784B1 (ko) | 2007-03-22 | 2007-03-22 | 이중 구조를 갖는 엘이디 및 그 엘이디의 구동장치 |
JP2010500808A JP2010522440A (ja) | 2007-03-22 | 2007-06-29 | 二重構造を有するled及びそのledの駆動装置 |
PCT/KR2007/003177 WO2008114907A1 (en) | 2007-03-22 | 2007-06-29 | Light emitting diode(led) having a dual structure and a driving unit thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070028004A KR100850784B1 (ko) | 2007-03-22 | 2007-03-22 | 이중 구조를 갖는 엘이디 및 그 엘이디의 구동장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100850784B1 true KR100850784B1 (ko) | 2008-08-06 |
Family
ID=39766003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070028004A KR100850784B1 (ko) | 2007-03-22 | 2007-03-22 | 이중 구조를 갖는 엘이디 및 그 엘이디의 구동장치 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2010522440A (ko) |
KR (1) | KR100850784B1 (ko) |
WO (1) | WO2008114907A1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6729101B2 (ja) * | 2015-07-16 | 2020-07-22 | 日亜化学工業株式会社 | 発光素子及び発光装置 |
KR102419593B1 (ko) * | 2017-10-23 | 2022-07-12 | 삼성전자주식회사 | 발광 다이오드 및 그의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61111592A (ja) | 1984-07-25 | 1986-05-29 | Hitachi Tobu Semiconductor Ltd | 発光素子および発光素子を組み込んだ光電子装置 |
JPH0750450A (ja) * | 1993-08-04 | 1995-02-21 | Furukawa Electric Co Ltd:The | 並列型光半導体素子 |
JPH08167737A (ja) * | 1994-12-09 | 1996-06-25 | Toyoda Gosei Co Ltd | 3族窒化物半導体発光装置 |
KR20050031705A (ko) * | 2003-09-30 | 2005-04-06 | 서울반도체 주식회사 | 다색 발광다이오드 패키지 및 다색 발광다이오드 시스템 |
KR20050062281A (ko) * | 2003-12-20 | 2005-06-23 | 삼성전기주식회사 | 고출력 플립 칩 발광다이오드 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02271682A (ja) * | 1989-04-13 | 1990-11-06 | Nec Corp | 面発光ダイオードアレイ |
JPH07335002A (ja) * | 1994-06-07 | 1995-12-22 | Kaapura:Kk | 車両用表示灯 |
JP2005191530A (ja) * | 2003-12-03 | 2005-07-14 | Sumitomo Electric Ind Ltd | 発光装置 |
KR100585014B1 (ko) * | 2004-07-01 | 2006-05-29 | 서울반도체 주식회사 | 일체형 열전달 슬러그가 형성된 발광다이오드 패키지 및 그 제조방법 |
-
2007
- 2007-03-22 KR KR1020070028004A patent/KR100850784B1/ko not_active IP Right Cessation
- 2007-06-29 JP JP2010500808A patent/JP2010522440A/ja active Pending
- 2007-06-29 WO PCT/KR2007/003177 patent/WO2008114907A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61111592A (ja) | 1984-07-25 | 1986-05-29 | Hitachi Tobu Semiconductor Ltd | 発光素子および発光素子を組み込んだ光電子装置 |
JPH0750450A (ja) * | 1993-08-04 | 1995-02-21 | Furukawa Electric Co Ltd:The | 並列型光半導体素子 |
JPH08167737A (ja) * | 1994-12-09 | 1996-06-25 | Toyoda Gosei Co Ltd | 3族窒化物半導体発光装置 |
KR20050031705A (ko) * | 2003-09-30 | 2005-04-06 | 서울반도체 주식회사 | 다색 발광다이오드 패키지 및 다색 발광다이오드 시스템 |
KR20050062281A (ko) * | 2003-12-20 | 2005-06-23 | 삼성전기주식회사 | 고출력 플립 칩 발광다이오드 |
Also Published As
Publication number | Publication date |
---|---|
WO2008114907A1 (en) | 2008-09-25 |
JP2010522440A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100966372B1 (ko) | 모놀리식 발광다이오드 어레이 및 그 제조방법 | |
US8232565B2 (en) | Light emitting diode for AC operation | |
US20100019253A1 (en) | Ac light emitting diode | |
KR102007405B1 (ko) | 발광 모듈 | |
US20090026972A1 (en) | Light Emitting Unit and Lighting Apparatus | |
JP2013522905A (ja) | 改良型多接合led | |
US20120037946A1 (en) | Light emitting devices | |
TW201620153A (zh) | 發光元件的電極結構 | |
KR20120045919A (ko) | 반도체 발광소자 | |
WO2016015445A1 (zh) | 一种led芯片及其制作方法 | |
JPWO2020044991A1 (ja) | 発光素子及び電子機器 | |
KR100850784B1 (ko) | 이중 구조를 갖는 엘이디 및 그 엘이디의 구동장치 | |
US20130002139A1 (en) | Semiconductor light emitting device package | |
US20140091351A1 (en) | Light emitting diode chip | |
JP2007173549A (ja) | 発光装置 | |
US9847372B2 (en) | Solid state transducer devices with separately controlled regions, and associated systems and methods | |
KR20100108907A (ko) | 복수개의 발광셀들을 갖는 발광 소자 | |
US20210193634A1 (en) | Epitaxial base plate, manufacturing method for making the same and apparatus | |
TWI581399B (zh) | 發光二極體 | |
US20150053915A1 (en) | Light Emitting Diode | |
KR101609866B1 (ko) | 발광 다이오드 | |
US10801710B2 (en) | Mounting and wiring substrates for lighting device and method for manufacturing mounting and wiring substrates for lighting device | |
US6420734B1 (en) | Light emitting diode and a method manufacturing the same | |
KR100690635B1 (ko) | 광출력을 향상시킨 엘이디 소자 | |
KR20170083519A (ko) | 반도체 발광소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110801 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |