KR100690635B1 - 광출력을 향상시킨 엘이디 소자 - Google Patents

광출력을 향상시킨 엘이디 소자 Download PDF

Info

Publication number
KR100690635B1
KR100690635B1 KR1020050083346A KR20050083346A KR100690635B1 KR 100690635 B1 KR100690635 B1 KR 100690635B1 KR 1020050083346 A KR1020050083346 A KR 1020050083346A KR 20050083346 A KR20050083346 A KR 20050083346A KR 100690635 B1 KR100690635 B1 KR 100690635B1
Authority
KR
South Korea
Prior art keywords
electrode
sub
electrodes
active layer
substrate
Prior art date
Application number
KR1020050083346A
Other languages
English (en)
Inventor
최정현
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050083346A priority Critical patent/KR100690635B1/ko
Application granted granted Critical
Publication of KR100690635B1 publication Critical patent/KR100690635B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 광출력을 향상시킨 엘이디(LED) 소자에 관한 것으로서, N 전극과 활성층과 P 전극이 순차적으로 적층된 엘이디(LED) 소자에 있어서, N 전극 및 활성층을 하나 이상의 식각 패턴을 따라 일체로 식각하여 형성되는 둘 이상의 서브 N 전극 및 둘 이상의 서브 활성층과; 둘 이상의 서브 N 전극을 기판에 전기적으로 연결시키는 전원 연결 수단을; 포함하여 구성됨으로써, 엘이디 소자 내부의 전류 흐름을 분산시켜 균일도를 높여주고, 그에 따라 엘이디 소자의 발광 면적을 넓혀서 광출력을 높일 뿐만 아니라 엘이디 소자의 전기적 신뢰도를 증가시키며, 엘이디 소자의 수명을 연장시킬 수 있는 광출력을 향상시키는 엘이디 소자를 제공한다.
엘이디, LED, 패턴, 활성층, 서브 활성층

Description

광출력을 향상시킨 엘이디 소자{LED IMPROVING OUTPUT POWER}
도 1은 종래 기술에 의한 수직형 엘이디 소자의 구성을 도시한 사시도.
도 2는 도 1의 수직형 엘이디 소자의 작용을 개략적으로 도시한 모식도.
도 3은 본 발명의 일 실시예에 따른 광출력을 향상시킨 엘이디 소자의 구성을 도시한 사시도.
도 4는 도 3의 엘이디 소자의 작용을 개략적으로 도시한 모식도.
도 5는 도 3의 엘이디 소자의 N 전극의 다양한 식각 패턴을 개략적으로 도시한 평면도로서,
도 5의 a)는 2개씩의 서브 N 전극 및 서브 활성층을 형성한 경우.
도 5의 b)는 4개씩의 서브 N 전극 및 서브 활성층을 형성한 경우.
도 5의 c)는 8개씩의 서브 N 전극 및 서브 활성층을 형성한 경우.
도 6은 도 3의 엘이디 소자의 N 전극을 전기선으로 와이어 본딩한 상태를 도시한 평면도로서,
도 6의 a)는 2개의 전극 패드를 구비한 경우.
도 6의 b)는 1개의 전극 패드를 구비한 경우.
도 7은 도 3의 엘이디 소자의 N 전극을 공통의 전극 패드로 전기적으로 연결시킨 상태를 도시한 평면도로서,
도 7의 a)는 'H' 형상의 공통 전극 패드를 구비한 경우.
도 7의 b)는 'ㅓ' 형상의 공통 전극 패드를 구비한 경우.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 금속 케이스 111 : 내부 공간부
120 : 오믹 메탈 130 : P 전극
140 : 활성층 140a, 140b : 서브 활성층
150 : N 전극 150a, 150b : 서브 N 전극
160 : 유전체 170 : 전기선
180 : 전류 190 : 에너지
본 발명은 광출력을 향상시킨 엘이디(LED) 소자에 관한 것으로서, 보다 상세하게는 엘이디 소자의 내부에 흐르는 전류의 경로를 다수개 형성해줌으로써 엘이디 소자의 활성층의 반응 효율을 높여서 엘이디 소자의 광출력을 향상시킬 뿐만 아니라, 불균일한 전류로 인하여 엘이디 소자의 신뢰도가 저하될 수 있는 위험성을 감소시키는 광출력을 향상시킨 엘이디 소자에 관한 것이다.
엘이디(LED) 소자는 p형, n형 반도체의 접합으로 이루어진 것으로서, 전압을 가하면 전자와 정공의 결합으로 반도체의 밴드갭(band-gap)에 해당하는 에너지를 빛의 형태로 방출하는 광전자 소자이다.
엘이디 소자는 반도체의 빠른 처리 속도와 낮은 전력 소모 등의 장점으로 인하여 핸드폰의 액정 표시 소자(LCD), 키 패드용 백 라이트, 대형 전광판, 교통 신호등, 자동차 계기판, 고층 빌딩의 경고 및 유도등과 같은 다양한 분야에 활용되고 있다.
일반적인 Ga-N계 엘이디 칩(chip) 구조는, 한 평면상에 두 전극(양극, 음극)이 형성되어 있기 때문에, 소자 구동시 전류 흐름이 불균일하고 열이 방출되는 경로 상의 많은 문제점을 내포하고 있으며, 칩의 발광면적에 손실이 발생하기 때문에 하나의 웨이퍼(wafer)에서 나오는 칩의 개수에 한계가 있다는 문제점이 있다.
이에 대한 해결책으로, 최근 개발된 수직형 엘이디 소자는 전극의 형태가 일반적인 엘이디 소자와는 달리 상부와 하부에 각각 양극과 음극이 배치되어 전류의 흐름이 수직 방향으로 흐르는 형태이기 때문에, 전류의 흐름이 양호하여 작동 전압을 낮추고 활성(active)층에서의 전류의 균일도가 향상되는 장점이 있다.
뿐만 아니라, 이와 같은 수직형 엘이디 소자는 기판을 금속 또는 Si, GaAs, SiC 등의 열전달 효율이 우수한 재질로 제작됨으로써, 소자 구동시 발생되는 열의 방출을 극대화하여 소자의 열적 신뢰도를 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 종래 기술에 의한 수직형 엘이디 소자의 구성 및 작용 원리를 설명하면 다음과 같다.
도 1은 종래 기술에 의한 수직형 엘이디 소자의 구성을 도시한 사시도이고, 도 2는 도 1의 수직형 엘이디 소자의 작용을 개략적으로 도시한 모식도이다.
도 1에 도시된 바와 같이, 종래 기술에 의한 수직형 엘이디 소자(1)는, 기판 (미도시)과 전기적으로 연결되며 내부 공간부(11)가 형성된 전도성의 금속 케이스(10)와, 내부 공간부(11)의 하부로부터 순차적으로 적층되는 오믹(ohmic) 메탈(20)과 P 전극(30)과 활성층(40)과 N 전극(50)과, 금속 케이스(10)의 내부 공간부(11)의 가장 자리에 설치되어 금속 케이스(10)가 P 전극(30), 활성층(40) 및 N 전극(50)과 직접 전기적으로 접촉되는 것을 방지하는 절연성의 유전체(60)와, N 전극(50)과 기판 사이에 와이어 본딩된 전기선(70)으로 구성된다.
상기와 같이 구성되는 종래 기술에 의한 수직형 엘이디 소자(1)의 작용 원리는 다음과 같다.
도 2에 도시된 바와 같이, 기판과 전기적으로 연결되어 기판으로부터 전류(80)를 공급받은 금속 케이스(10)는 오믹 메탈(20)에 전류(80)를 인가시켜주게 된다. 따라서, 전류(80)는 오믹 메탈을 통하여 P 전극(30)으로 흐르게 되므로, P 전극(30)은 활성층(40)으로 정공(hole)을 방출하게 된다.
한편, 기판과 전기적으로 연결된 N 전극(50)은 과잉 전자로 인하여 활성층(40)으로 전자를 방출하게 된다.
따라서, 활성층(40)에서는 정공과 전자가 결합하게 되면서 반도체의 밴드갭(band-gap)에 해당하는 에너지(90)를 빛의 형태로 방출하게 되며, 이 빛 에너지를 활용하여 엘이디 소자(1)를 조명기구로 사용하게 되는 것이다.
그러나, 상기와 같은 종래 기술에 의한 수직형 엘이디 소자(1)는, 도 2에 상세히 도시된 바와 같이, N 전극(50)의 상부에 와이어 본딩된 전기선(70)이 N 전극(50)의 면적 중에서 하나의 점 형태로 N 전극(50)에 접촉되어 있기 때문에 금속 케 이스(10)와, 오믹 메탈(20)과, P 전극(30)과, 활성층(40)과, N 전극(50)을 통하여 전기선(70)으로 들어갈 전류(80)의 흐름이 매우 밀집된 형태의 전류 경로를 따라가게 된다.
즉, 전류(80)의 흐름이 불균일하게 일정 부분에 집중됨으로써, 넓은 면적을 가지는 활성층(40)의 일부분에서만 빛이 방출된다.
따라서, 엘이디 소자(1)의 발광 면적이 매우 좁아질 수밖에 없어 그 효율이 떨어질 뿐만 아니라, 광출력도 낮아지고, 전류의 집중으로 인하여 엘이디 소자(1)의 내부에 전기적 신뢰도가 저하되는 문제점이 있었다.
또한, 활성층(40)의 일부분에서만 반응이 일어남에 따라 활성층(40)의 반응이 일어나는 지점에 큰 에너지가 집중되어 엘이디 소자(1)가 열화되고 수명이 짧아지는 문제점이 있었다.
본 발명은 상술한 바와 같은 문제점을 해결하고자 안출된 것으로서, 엘이디 소자 내부의 전류 흐름을 분산시켜 균일도를 높여주고, 그에 따라 엘이디 소자의 발광 면적을 넓혀서 광출력을 높일 뿐만 아니라 엘이디 소자의 전기적 신뢰도를 증가시키며, 엘이디 소자의 수명을 연장시킬 수 있는 광출력을 향상시키는 엘이디 소자를 제공함을 그 목적으로 한다.
상술한 바와 같은 목적을 달성하기 위하여, 본 발명은 N 전극과 활성층과 P 전극이 순차적으로 적층된 엘이디(LED) 소자에 있어서, N 전극 및 활성층을 하나 이상의 식각 패턴을 따라 일체로 식각하여 형성되는 둘 이상의 서브 N 전극 및 둘 이상의 서브 활성층과; 둘 이상의 서브 N 전극을 기판에 전기적으로 연결시키는 전원 연결 수단을; 포함하여 구성되는 광출력을 향상시킨 엘이디 소자를 제공한다.
이는, N 전극과 활성층을 둘 이상의 서브 N 전극과 둘 이상의 서브 활성층으로 분리시키고, 각각의 서브 N 전극에 기판과 전기적으로 연결되는 전원 연결 수단을 구비함으로써, 전류의 흐름이 둘 이상으로 분산되어 전류 흐름의 균일도를 증가시킬 뿐만 아니라, 각각의 활성층에서 반응이 모두 일어나도록 하여 활성층의 활용도를 높이고 광출력을 증가시킬 수 있도록 하기 위함이다.
이 경우, 상기 전원 연결 수단은, 각각의 서브 N 전극과 기판을 전기선으로 직접 와이어 본딩할 수도 있으며, 각각의 서브 N 전극을 한번에 덮어서 전기적으로 연결될 수 있는 공통의 전극 패드를 부착하여 그 전극 패드를 기판과 별도로 연결시킬 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 광출력을 향상시킨 엘이디 소자의 구성 및 작용 원리를 상세하게 설명하면 다음과 같다.
다만, 본 발명을 설명함에 있어서 이미 공지된 기능 혹은 구성에 대한 설명은 본 발명의 요지를 명료하게 하기 위하여 생략하기로 한다.
도 3은 본 발명의 일 실시예에 따른 광출력을 향상시킨 엘이디 소자의 구성을 도시한 사시도이고, 도 4는 도 3의 엘이디 소자의 작용을 개략적으로 도시한 모식도이고, 도 5는 도 3의 엘이디 소자의 N 전극의 다양한 식각 패턴을 개략적으로 도시한 평면도이고, 도 6은 도 3의 엘이디 소자의 N 전극을 전기선으로 와이어 본 딩한 상태를 도시한 평면도이고, 도 7은 도 3의 엘이디 소자의 N 전극을 공통의 전극 패드로 전기적으로 연결시킨 상태를 도시한 평면도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 광출력을 향상시킨 엘이디 소자(100)는, 기판(미도시)과 전기적으로 연결되며 내부 공간부(111)가 형성된 전도성의 금속 케이스(110)와, 내부 공간부(111)의 하부로부터 순차적으로 적층되는 오믹(ohmic) 메탈(120)과 P 전극(130)과 활성층(140)과 N 전극(150)과, 금속 케이스(110)의 내부 공간부(111)의 가장 자리에 설치되어 금속 케이스(110)가 P 전극(130), 활성층(140) 및 N 전극(150)과 직접 전기적으로 접촉되는 것을 방지하는 절연성의 유전체(160)와, N 전극(150)과 기판 사이에 와이어 본딩된 전기선(170)으로 구성된다.
여기서, 상기 금속 케이스(110)는 전도성 물질로 형성되며, 기판에 직접 접촉되어 전기적으로 연결되거나 전기선 등을 통하여 전기적으로 연결될 수 있다. 본 발명의 일 실시예에서 사용된 금속 케이스(110)는 수직형 엘이디 소자를 수용할 수 있도록 대략 상방향으로 길게 형성되지만, 그 형상에 제한되지 아니하며 기판과 오믹 메탈을 전기적으로 상호 연결할 수 있으면 어떠한 형상이라도 무방하다.
상기 오믹 메탈(120)은 금속 케이스(110)의 내부 공간부(111)의 최하부에 설치되어 금속 케이스(110)와 전기적으로 직접 접촉된다. 오믹 메탈(120)은 일반적으로 금속과 반도체가 직접 접촉함으로써 다이오드와 같이 한 방향으로만 전류가 흐르는 것을 방지하기 위한 것이다.
상기 활성층(140)은 P 전극(130)으로부터 공급받은 정공(hole)과 N 전극 (150)으로부터 공급받은 전자가 결합되는 곳으로서, 그 결합에 의하여 에너지 준위(energy level)가 낮아지면서 밴드갭(band-gap)에 해당되는 에너지가 방출된다. 이 방출되는 에너지 중에서 빛 에너지는 엘이디 소자의 목적인 조명으로 활용할 수 있으며, 열 에너지는 별도의 열 방출 수단 또는 냉각 수단 등을 통하여 방출 또는 제거된다.
상기 N 전극(150)과 상기 활성층(140)은, 도 3에 도시된 바와 같이, 하나 이상의 식각 패턴을 따라 일체로 식각되어, 둘 이상의 서브 N 전극(150a, 150b)과 둘 이상의 서브 활성층(140a, 140b)으로 분리된다. 따라서, 하나의 오믹 메탈(120)과 하나의 P 전극(130)의 상부에 둘 이상의 서브 N 전극(150a, 150b) 및 둘 이상의 서브 활성층(140a, 140b)이 병렬 형태로 적층되는 것이다. 즉, 오믹 메탈(120)과 P 전극(130)을 통하여 인가된 전류(180)는 둘 이상의 서브 활성층(140a, 140b)과 그 서브 활성층(140a, 140b) 위에 적층된 서브 N 전극(150a, 150b)을 통하여 흘러가게 됨으로써, 전류(180)의 경로가 둘 이상으로 세분화된다.
상기 N 전극(150)과 상기 활성층(140)을 일체로 식각하는 패턴의 여러가지 예를 도 5에 도시하였다. 도 5의 a)에서는 대각선 방향으로 하나의 패턴으로 식각함으로써 2개씩의 서브 N 전극과 서브 활성층을 제조하였으며, 도 5의 b)에서는 십자 형태의 패턴으로 식각함으로써 4개씩의 서브 N 전극과 서브 활성층을 제조하였으며, 도 5의 c)에서는 8개씩의 서브 N 전극과 서브 활성층을 제조하였다. 도 5에 도시되지 아니한 다양한 형태의 패턴이 존재할 수 있으며, 그와 같은 다양한 형태의 패턴으로 N 전극(150)과 활성층(140)을 식각하는 것은 본 발명의 권리범위에 속 한다고 할 것이다.
상기 전기선(170)은 서브 N 전극(150a, 150b)과 기판을 전기적으로 연결시키도록 서브 N 전극(150a, 150b)의 상면에 와이어 본딩된다. 서브 N 전극(150a, 150b)의 상면에 와이어 본딩을 하여 기판과 전기적으로 연결시킬 수 있는 여러가지 방법을 도 6에 도시하였다. 도 6의 a)에서는 각각의 서브 N 전극의 일측에 막대형상의 전극 패드(171)를 각각 구비하고, 전기선(170)을 각각의 서브 N 전극과 전극 패드(171)에 와이어 본딩하며, 각각의 전극 패드(171)를 기판과 전기적으로 연결시킨다. 도 6의 b)에서는 하나의 전극 패드(171)만을 구비하고, 각각의 서브 N 전극으로부터 하나의 전극 패드(171)로 전기선을 와이어 본딩하며, 그 하나의 전극 패드(171)를 기판과 전기적으로 연결시킨다. 이 외에도 적절히 변경된 다양한 방법의 와이어 본딩법으로 동일한 효과를 얻을 수 있다.
또한, 서브 N 전극(150a, 150b)과 기판을 전기적으로 연결시키기 위하여 별도의 전기선(170)을 사용하는 대신에, 하나 이상의 서브 N 전극(150a, 150b)을 동시에 덮는 전도성의 전극 패드(172)를 구비하여도 무방하다. 이와 같은 공통의 전극 패드(172)를 이용하여 서브 N 전극(150a, 150b)과 기판을 전기적으로 연결시키는 방법을 도 7에 도시하였다. 도 7의 a)에서는 'H' 형상의 전극 패드(172)가 하나 이상의 서브 N 전극(150a, 150b)을 동시에 덮고, 전극 패드(172)를 기판과 전기적으로 연결시킴으로써 결국 서브 N 전극(150a, 150b)과 기판이 전기적으로 연결될 수 있도록 하였다. 도 7의 b)에서는 'ㅓ' 형상의 전극 패드(172)가 하나 이상의 서브 N 전극(150a, 150b)을 동시에 덮고, 전극 패드(172)를 기판과 전기적으로 연결 시킴으로써 서브 N 전극(150a, 150b)과 기판이 전기적으로 연결될 수 있도록 하였다. 이 외에도 적절히 변경된 다양한 방법으로 공통의 전극 패드(172)를 이용하여 서브 N 전극(150a, 150b)과 기판을 전기적으로 연결시킬 수 있다.
상기와 같이 공통의 전극 패드(172)로 하나 이상의 서브 N 전극(150a, 150b)을 동시에 덮는 경우에는, 오믹 메탈(120)로부터 인가되는 전류의 경로가 보다 여러 갈래로 분산됨으로써, 전류의 흐름이 균일해지고 엘이디 소자(100)의 전기 신뢰도가 높아지는 장점이 있다.
한편, 상기 유전체(160)는 절연성 물질로 이루어짐으로써, 기판으로부터 공급된 전류가 금속 케이스(110)로부터 직접 P 전극(130), 활성층(140) 또는 N 전극(150)의 측면에 공급되지 않고 오믹 메탈(120)을 통하여서만 공급될 수 있도록 P 전극(130), 활성층(140) 및 N 전극(150)과 금속 케이스(110)의 사이에 삽입 설치되어 P 전극(130), 활성층(140) 및 N 전극(150)을 전기적으로 절연시킨다.
상기와 같이 구성되는 본 발명의 일 실시예에 따른 광출력을 향상시킨 엘이디 소자(100)의 작용 원리는 다음과 같다.
기판에 전원을 인가시키면, 기판과 전기적으로 연결된 금속 케이스(110)로 전류(180)가 인가되고, 금속 케이스(110)의 내부 공간부(111) 최하부에 설치된 오믹 메탈(120)에 전류(180)가 인가된다. 그러면, 오믹 메탈(120)과 전기적으로 접촉된 P 전극(130)은 오믹 메탈(120)로부터 받은 전류로 인하여 활성층(140)을 향하여 정공(hole)을 방출하게 된다.
한편, 기판과 전기적으로 연결된 하나 이상의 서브 N 전극(150a, 150b)들은 과잉 전자로 인하여 각각의 서브 활성층(140a, 140b)을 향하여 전자를 방출하게 된다.
따라서, 서브 활성층(140a, 140b)에는 P 전극(130)으로부터 방출된 정공과 각각의 서브 N 전극(150a, 150b)으로부터 방출된 전자가 결합하면서, 에너지 준위(energy level)가 낮아지게 되고 밴드갭(band-gap)에 해당되는 에너지를 방출하게 된다. 이 방출되는 에너지(190) 중에서, 빛 에너지를 엘이디 소자(100)의 본래 목적인 조명으로 활용하는 것이다.
이 경우, 도 4에 도시된 바와 같이, N 전극(150)과 활성층(140)은 하나 이상의 서브 N 전극(150a, 150b)과 하나 이상의 서브 활성층(140a, 140b)으로 분리되었기 때문에, 전류(180)의 경로가 각각의 서브 활성층(140a, 140b) 및 서브 N 전극(150a, 150b)으로 분산되어 다수개의 경로가 형성된다.
즉, N 전극(150)과 활성층(140)을 분리시켜서 서브 N 전극(150a, 150b)과 서브 활성층(140a, 140b)의 개수를 증가시킬수록 전류(180)의 경로 개수 또한 증가하게 되는 것이다.
따라서, 각각의 서브 활성층(140a, 140b)에서 정공과 전자의 결합에 의한 반응이 활성화되므로, 결과적으로 하나의 엘이디 소자(100)에서 다수의 반응이 활성화되고 그에 따라 광출력이 크게 향상되는 것이다.
뿐만 아니라, 종래의 기술에서 전류(80)의 경로가 일정 부분에 집중됨으로 인하여 전기적, 열적 신뢰도가 저하되었던 문제점도, 본 발명에서는 전류(180)의 경로가 분산되고 전류(180)의 흐름이 균일하게 됨에 따라 쉽게 해결되는 것이다.
특히, 공통의 전극 패드(172)로 하나 이상의 서브 N 전극(150a, 150b)을 동시에 덮어서 전류(180)를 인가시키는 경우에는, 한 점에서만 전기적으로 연결되는 와이어 본딩에 비하여 전류(180)의 경로 분산 효과가 더욱 커지기 때문에 광출력 향상, 전기적 신뢰도 증가면에서 더욱 큰 효과를 얻을 수 있다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 상기한 바와 같은 특정 실시예에 한정되지 아니하며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.
상술한 바와 같이, 본 발명은 엘이디 소자 내부의 전류 흐름을 분산시켜 균일도를 높여주고, 그에 따라 엘이디 소자의 발광 면적을 넓혀서 광출력을 높일 뿐만 아니라 엘이디 소자의 전기적 신뢰도를 증가시키며, 엘이디 소자의 수명을 연장시킬 수 있는 광출력을 향상시키는 엘이디 소자를 제공한다.
다만, 상기한 바와 같은 효과를 모두 발휘하여야만 본 발명이 성립하는 것은 아니다.

Claims (3)

  1. N 전극과 활성층과 P 전극이 순차적으로 적층된 엘이디(LED) 소자에 있어서,
    상기 N 전극 및 상기 활성층을 하나 이상의 식각 패턴을 따라 일체로 식각하여 형성되는 둘 이상의 서브 N 전극 및 둘 이상의 서브 활성층과;
    상기 둘 이상의 서브 N 전극을 기판에 전기적으로 연결시키기 위한 전극 패드를 포함하며,
    상기 전극 패드는 상기 둘 이상의 서브 N 전극을 공통으로 덮는 하나의 전극 패드로 구성되는 것을 특징으로 하는 광출력을 향상시킨 엘이디 소자.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 전극 패드는 상기 둘 이상의 서브 N 전극의 상면에 부착되고, 상기 전극 패드는 상기 기판과 전기적으로 연결되는 것을 특징으로 하는 광출력을 향상시킨 엘이디 소자.
KR1020050083346A 2005-09-07 2005-09-07 광출력을 향상시킨 엘이디 소자 KR100690635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050083346A KR100690635B1 (ko) 2005-09-07 2005-09-07 광출력을 향상시킨 엘이디 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050083346A KR100690635B1 (ko) 2005-09-07 2005-09-07 광출력을 향상시킨 엘이디 소자

Publications (1)

Publication Number Publication Date
KR100690635B1 true KR100690635B1 (ko) 2007-03-09

Family

ID=38102612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083346A KR100690635B1 (ko) 2005-09-07 2005-09-07 광출력을 향상시킨 엘이디 소자

Country Status (1)

Country Link
KR (1) KR100690635B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163491B1 (ko) 2006-07-11 2012-07-18 엘지이노텍 주식회사 발광 소자 패키지
DE102009025185B4 (de) * 2008-06-13 2016-05-25 Samsung Electronics Co., Ltd. Lichtemittierendes Bauelement, lichtemittierende Vorrichtung und Verfahren zur Herstellung und zum Betrieb eines derartigen Lichtbauelements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001511956A (ja) * 1997-12-16 2001-08-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ A▲上iii▼ナイトライドチャネル状led

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001511956A (ja) * 1997-12-16 2001-08-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ A▲上iii▼ナイトライドチャネル状led

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
13511956

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163491B1 (ko) 2006-07-11 2012-07-18 엘지이노텍 주식회사 발광 소자 패키지
DE102009025185B4 (de) * 2008-06-13 2016-05-25 Samsung Electronics Co., Ltd. Lichtemittierendes Bauelement, lichtemittierende Vorrichtung und Verfahren zur Herstellung und zum Betrieb eines derartigen Lichtbauelements

Similar Documents

Publication Publication Date Title
JP5523747B2 (ja) Ledチップからの光導出を高める改良ボンドパッドのデザイン
US9117986B2 (en) Light emitting device
KR100838197B1 (ko) 개선된 전류분산 성능을 갖는 발광 다이오드
KR100634307B1 (ko) 발광 소자 및 이의 제조 방법
KR101711961B1 (ko) 발광 디바이스
KR20110056306A (ko) 발광다이오드 및 이의 형성 방법, 및 발광다이오드를 이용한 장치
US7928459B2 (en) Light emitting diode package including thermoelectric element
KR101158079B1 (ko) 다수의 셀이 결합된 발광소자
WO2008082098A1 (en) Light emitting diode package
US20070200119A1 (en) Flip-chip led package and led chip
KR100986397B1 (ko) 발광 장치
US20140091351A1 (en) Light emitting diode chip
KR100632006B1 (ko) 발광다이오드 패키지
KR100690635B1 (ko) 광출력을 향상시킨 엘이디 소자
US9589940B2 (en) Light emitting device
CN111201620A (zh) 发光装置及其制作方法
US8076675B2 (en) Light-emitting diode chip and method of manufacturing the same
CN112993113B (zh) 一种发光二极管
KR100634317B1 (ko) 발광 다이오드 패키지
CN112993115A (zh) 一种发光二极管
CN112993114A (zh) 一种发光二极管
JP2016096322A (ja) 発光装置
KR20120002819A (ko) 반도체 발광소자 및 반도체 발광소자 패키지
JP7054429B2 (ja) 発光装置、発光モジュール及びその製造方法
CN112993109B (zh) 一种发光二极管

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 13