KR101163491B1 - 발광 소자 패키지 - Google Patents
발광 소자 패키지 Download PDFInfo
- Publication number
- KR101163491B1 KR101163491B1 KR1020060064958A KR20060064958A KR101163491B1 KR 101163491 B1 KR101163491 B1 KR 101163491B1 KR 1020060064958 A KR1020060064958 A KR 1020060064958A KR 20060064958 A KR20060064958 A KR 20060064958A KR 101163491 B1 KR101163491 B1 KR 101163491B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- electrode
- device package
- chips
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
도 1은 종래의 발광 소자의 일례를 나타내는 단면도이다.
도 2는 종래의 발광 소자 패키지의 일례를 나타내는 사시도이다.
도 3은 본 발명의 발광 소자 패키지의 배열을 나타내는 평면도이다.
도 4는 도 3의 측단면도이다.
도 5는 본 발명의 발광 소자 패키지의 제1실시예를 나타내는 평면도이다.
도 6은 본 발명의 발광 소자 패키지의 제1실시예를 나타내는 측단면도이다.
도 7은 본 발명의 발광 소자 패키지의 제1실시예를 나타내는 회로도이다.
도 8은 본 발명의 발광 소자 패키지의 제2실시예를 나타내는 측단면도이다.
도 9는 본 발명의 발광 소자 패키지의 제2실시예를 나타내는 평면도이다.
도 10은 본 발명의 발광 소자 패키지의 제3실시예를 나타내는 평면도이다.
도 11은 본 발명의 발광 소자 패키지의 제4실시예를 나타내는 측단면도이다.
도 12는 본 발명의 발광 소자 패키지의 발광부 배열의 일례를 나타내는 개략도이다.
도 13은 본 발명의 발광 소자 패키지의 발광부의 배열의 다른 예를 나타내는 개략도이다.
<도면의 주요 부분에 대한 간단한 설명>
100 : 발광부 110, 150 : 발광 소자 칩
120 : n-형 전극 130 : p-형 전극
140 : 절연층 200 : 패키지
210 : 리드 프레임 220 : 와이어
230 : 제1연결부 240 : 제2연결부
250 : 열전도성층
본 발명은 발광 소자 패키지에 관한 것으로 특히, 넓은 면적의 발광면을 가지는 발광 소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.
이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.
질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓 은 밴드갭(0.8 ~ 6.2eV)에 의해 고출력 전자소자 개발 분야에서 많은 주목을 받아왔다. 이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.
이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다.
또한, 종래의 녹색 LED의 경우에는 처음에는 GaP로 구현이 되었는데, 이는 간접 천이형 재료로서 효율이 떨어져서 실용적인 순녹색 발광을 얻을 수 없었으나, InGaN 박박성장이 성공함에 따라 고휘도 녹색 LED 구현이 가능하게 되었다.
이와 같은 이점 및 다른 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다.
GaN 발광 다이오드의 효율은 백열등의 효율을 능가하였고, 현재는 형광등의 효율에 필적하기 때문에, GaN 계열의 LED 시장은 급속한 성장을 계속할 것으로 예상된다.
최근, 이러한 LED는 휴대폰, 차량, 신호등의 다양한 어플리케이션을 제공하고, 현재 고출력, 고휘도의 LED 개발에 따라 일반 백색 전등이 차지하고 있는 조명 시장의 혁명을 가져오고 있는 상황이다.
이러한 상품화의 일례로서, 액정 디스플레이(LCD)의 백라이트 유닛(back- light unit: BLU)의 램프를 고출력 LED 어레이로 대체하여 고화질의 디스플레이 어플리케이션이 가능하도록 하는 연구가 진행중이다.
이와 같은 조명에 이용되는 LED 패키지는 LED의 신뢰성뿐 아니라 빛의 균일성, 발광 면적 등이 중요한 요소이다.
도 1은 일반적인 GaN 계열 LED 소자의 일례로서, 동일 평면상에 두 개의 전극을 가지는 수평형 LED를 나타낸다.
이러한 수평형 LED(10)는 사파이어, SiC, GaN 등의 기판(11) 위에 GaN 물질로 이루어지는 버퍼층(12), n-형 반도체층(13), 활성층(14), 및 p-형 반도체층(15)을 차례로 성장시킨 구조에서 상기 n-형 반도체층(13)이 드러나도록 일측을 식각한 후에 각각 n-형 전극(16)과 p-형 전극(17)을 형성한 구조를 이룬다.
이러한 LED(10) 구조에서, 상기 n-형 전극(16)과 p-형 전극(17)은 패키지에 와이어 본딩되기 위한 패드의 형태로 형성되고, 이러한 LED(10)의 외측면에는 패시베이션(passivation)을 위한 유전층(18)이 형성된다.
도 2는 LED(10) 칩의 패키지를 나타내고 있으며, 패키지 리드 프레임(21)에 상기 LED(10) 칩을 열전도성층(22)을 사용하여 부착시킨 후 리드선(23)에 LED(10) 칩의 전극(16, 17)을 와이어(24) 본딩하고, LED(10) 칩 위에 봉지 물질(25)을 채운 상태를 나타낸다.
상술한 고출력 LED 패키지는 LED(10) 칩 크기가 커짐에 따라 LED(10) 칩 전체에 전류가 균일하게 흐르지 못하게되어, 발광 면적이 축소되는 문제점이 발생하고, 그에 따라 동작전압과 소비전력이 증가하여 불필요한 열 발생이 많아지는 단점 이 있다.
이러한 문제점들은 제품의 신뢰성에 치명적인 영향을 주게되어 조명 어플리케이션이나 백라이트 유닛 모듈 제작에 한계를 가져오게 된다.
본 발명이 이루고자 하는 기술적 과제는, 신뢰성이 향상된 넓은 면적의 발광면을 갖는 발광 소자 패키지를 제공하고자 한다.
상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 리드 프레임과; 제1전극을 가지는 복수의 발광 소자 칩으로 이루어지며, 상기 복수의 발광 소자 칩 중 적어도 2개 이상의 칩에 공통으로 연결되는 제2전극을 가지는 발광부와; 상기 제1전극에 연결되는 제1연결부와; 상기 제2전극에 연결되는 제2연결부를 포함하여 구성되는 것이 바람직하다.
상기 제1전극은, n-형 전극이고, 제2전극은 p-형 전극인 것이 바람직하다.
상기 발광 소자 칩은 4개로 구성되고, 상기 공통의 제1전극은 이러한 4개의 발광 소자 칩에 공통으로 연결되어 구성될 수 있다.
상기 발광부는, 상기 복수의 발광 소자 칩의 배열이, 2×2, 2×3, 3×3, 및 4×4 중 어느 하나의 배열을 이루도록 구성될 수 있고, 각 발광 소자 칩의 형상은 3각형 이상의 각을 갖는 형상을 이룰 수 있다.
또한, 상기 발광부를 덮는 봉지층을 더 포함하여 구성될 수 있다.
상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 리드 프레임과; 상측에 제1전극이 위치하고 하측에 제2전극이 위치하는 복수의 발광 소자 칩으로 이루어지며, 상기 복수의 발광 소자 칩에 공통으로 접속된 지지판을 가지는 발광부와; 상기 발광부의 지지판에 연결되는 제1연결부와; 상기 발광부의 오믹전극에 연결되는 제2연결부를 포함하여 구성되는 것이 바람직하다.
상기 복수의 제1전극을 서로 연결하는 연결라인이 더 포함될 수 있다.
이때, 상기 지지판은, 상기 발광 소자 칩의 제2전극에 공통으로 접속되는 것이 바람직하다.
또한, 상기 제2전극은 p-형 전극과 반사전극을 포함하여 구성될 수 있다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
도 3은 제조된 발광 소자 칩(110)을 개별 분리하지 않고 4개의 단위 발광 소자 칩(110)을 상측에서 보았을 때, 2행 2열(2×2)의 형태로 연결하여 발광부(100)를 구성한 평면도를 보여주고 있다.
이러한 발광부(100)의 중앙부에는 각 발광 소자 칩(110)과 공통으로 연결되는 n-형 전극(120)이 형성된다.
또한, 각 발광 소자 칩(110)의 일측변에는 p-형 전극(130)이 형성되며, 도 3에서와 같이, 대각선 모서리측에 형성되는 것이 바람직하다.
이러한 n-형 전극(120)과 p-형 전극(130)의 위치는 발광 소자 칩(110)의 층 구조에 따라서 서로 바뀔 수 있으며, 이하, 도 3의 배치를 예를 들어 설명한다.
도 4는 도 3의 단면 형상을 나타내고 있으며, 개개의 발광 소자 칩(110)은 기판(111) 위에 버퍼층(112), n-형 반도체층(113), 활성층(114), 및 p-형 반도체층(115)이 차례로 위치하며, 상기 p-형 반도체층(115)은 p-형 전극(130)과 연결된다.
또한, n-형 반도체층(113)은 상기 공통 n-형 전극(120)과 연결되며, 패키지 와이어를 통한 전류 경로만이 가능하도록 각 발광 소자 칩(110)의 사이와 외측면에는 절연층(140)이 구비된다.
이때, 상기 p-형 반도체층(115)과 p-형 전극(130) 사이에는 투명 전도성층(116)이 위치할 수 있다.
도 5 및 도 6에서는 상술한 발광부(100)가 와이어(220)에 의하여 본딩된 상태를 도시하고 있다.
이때, 상기 공통의 n-형 전극(120)은 패키지(200)의 리드 프레임(210)에 설치된 하나의 제1연결부(230)에 와이어(220)에 의하여 연결되고, 각 발광 소자 칩(110)에 구성된 p-형 전극(130)은 리드 프레임(210)에 설치된 다수의 제2연결부(240)에 와이어(220)에 의하여 연결될 수 있다.
도 5 및 도 6에서는 상기 제2연결부(240)가 발광부(100)의 양측에 위치하여, 하나의 제2연결부(240)에 인접한 두 개의 발광 소자 칩(110)의 p-형 전극(130)이 연결된 상태를 나타내고 있다.
이때, 상기 발광부(100)는 열전도성층(250)에 의하여 리드 프레임(210)에 결합될 수 있다.
또한, 상기 발광부(100)의 상측에는 봉지층(260)을 형성할 수 있다.
이와 같이, 복수의 발광 소자 칩(110)을 하나의 단일 패키지에 구성하여 발광 소자 패키지를 구성하면 패키지의 조도가 크게 향상된다.
이러한 발광 소자 칩(110)은 상술한 2행 2열(2×2) 배열 외에도 2행 3열(2×3), 3행 3열(3×3), 4행 4열(4×4) 등의 배치가 가능하다.
또한, 이러한 복수의 발광 소자 칩(110)을 배열하여 패키지를 구성하면, 복수의 발광 소자 칩(110)과 동일한 크기를 갖는 하나의 발광 소자 칩을 구성하는 것에 비하여 전류 퍼짐(current spreading)이 매우 우수하며, 고출력 발광 소자에서 가장 큰 문제가 되는 열 방출 문제를 효과적으로 해결할 수 있다.
이와 같이, 전류 퍼짐이 우수하게 되면 발광 소자 전체의 균일성이 향상되며 발광 효율도 향상될 수 있으며, 전반적으로 신뢰성이 향상될 수 있는 것이다.
즉, 각 발광 소자 칩(110)들은 도 7에서와 같이 병렬로 연결되므로 전압 및 전류 소스에 따라 동시 구동이 가능하며 4개의 칩에 고르게 전류를 흘리게 할 수 있어, 대면적 칩 대비 균일한 발광면적을 얻을 수 있다.
그에 따라 한 부분에 집중되어 신뢰성에 영향을 줄 수 있는 열 문제에 대해서도 4개의 칩에 분산시키는 효과가 있어 이점이 있다.
또한, 이러한 멀티 칩 패키지를 웨이퍼 상태에서 제조할 수 있게 되면 필요한 칩 크기에 따라 3행 3열(3×3), 4행 4열(4×4) 등의 구조로 변형이 가능하기 때문에 일반 대면적 칩의 패키지 공정보다 효율적이다.
도 8에서는 복수의 수직형 발광 소자 칩(150)을 이용하여 패키지(200)를 구성한 실시예를 도시하고 있다.
이러한 수직형 발광 소자 칩(150)은 n-형 반도체층(151), 활성층(152), p-형 반도체층(153)으로 이루어지는 반도체층의 상측에 n-형 전극(160)이 위치하고, 상기 p-형 반도체층(153)의 하측에는 p-형 전극(170)이 위치한다.
이러한 수직형 발광 소자 칩(150)의 구조는 지지층(151) 위에 위치하며, 기판은 분리되어 제거된 상태이다.
상기 지지층(151)은 수직형 발광 소자 칩(150)의 기판이 분리되는 과정에서 발광 소자 칩(150)을 지지하게 되며, 금속 또는 전도성 반도체로 이루어질 수 있다.
이때, 상기 p-형 전극(170)은 투명전극(171)과 오믹전극(172)으로 이루어질 수 있다.
이러한 수직형 발광 소자 칩(150)으로 이루어지는 발광부(100)는 상기 지지층(151)이 리드 프레임(210)에 고정되는 제1연결부(230)에 본딩되고, 상기 n-형 전극(160)은 와이어(220)에 의하여 제2연결부(240)에 본딩된다.
이때, 상기 복수의 발광 소자 칩(150)의 상부에 위치하는 n-형 전극(160)은 연결라인(180)에 의하여 서로 연결될 수 있다.
도 9에서는 상술한 바와 같이, 복수의 발광 소자 칩(150)의 n-형 전극(160)이 연결라인(180)에 의하여 연결된 상태를 도시하고 있다.
이러한 연결라인(180)은 n-형 전극(160)을 서로 연결하여 전류 퍼짐(current spreading)을 향상시킬 수 있으며, 고출력 발광 소자에서 가장 큰 문제가 되는 열 방출 문제를 효과적으로 해결할 수 있다.
상기 연결라인(180)은 도 9에서와 같이, n-형 전극(160)을 환형으로 연결하는 형상을 이용할 수 있으며, 경우에 따라서는 크로스 형태, 단편 형태 등의 형상으로 이용이 가능하다.
한편, 도 10에서와 같이, n-형 전극(161)을 복수의 발광 소자 칩(150)에 공통으로 형성할 수도 있다. 이러한 경우에는 연결라인(180)이 필요하지 않게 된다.
즉, 복수의 발광 소자 칩(150)의 중앙측에 서로 공통으로 연결되는 전극(161)을 형성하면 보다 간단한 과정으로 공통 전극을 형성할 수 있다.
도 11에서는 n-형 전극(162)을 투명 전극 물질로 형성하여, 복수의 발광 소자 칩(150)의 상측면에 연결하여 형성한 구조를 나타내고 있다.
이와 같이, ITO(indium tin oxide)와 같은 투명 전극 물질로 n-형 전극(162)을 형성하면 전류 퍼짐 효과가 향상되며 따라서, 균일한 발광면을 얻을 수 있다.
상술한 경우에는 발광부(100)를 이루는 발광 소자 칩(150, 110)의 단면이 정사각형인 경우를 예로 들어 설명하였으나, 직사각형 및 기타 다각형 형상의 발광 소자 칩을 이용할 수 있다.
도 12에서는 삼각형의 발광 소자 칩을 이용하여 발광부(100)를 구성한 예를 도시하고 있다. 특히, 직각 삼각형의 발광 소자 칩이 함께 구성되어 외형은 사각형을 이루도록 구성할 수 있다.
도 13에서는 육각형의 발광 소자 칩을 이용하여 발광부(100)를 구성한 예를 도시하고 있다.
이와 같이, 다양한 다각형 형상으로 다수의 발광 소자 칩을 이용하여 발광 부(100)를 구성할 수 있고, 이러한 발광 소자 칩은 플립칩 구조를 포함하는 수평형 구조 및 수직형 구조의 발광 소자 칩이 모두 이용될 수 있다.
상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.
이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.
첫째, 다수의 발광 소자 칩을 배열하여 구성함으로써 발광 면적이 넓은 패키지를 구현할 수 있다.
둘째, 발광 면적이 넓은 패키지를 구현함에 있어서, 전류 퍼짐이 향상되어 균일한 발광이 가능하고, 열 문제를 해결할 수 있다.
셋째, 와이어 본딩 시 소자 층에 직접적인 접촉을 하지 않을 수 있어 소자에 가해지는 물리적인 피해를 줄 수 있다.
넷째, 이와 같이, 전류 퍼짐과 열 문제를 해결함으로써 패키지의 신뢰성이 향상될 수 있다.
Claims (15)
- 리드 프레임과;제1전극을 가지는 복수의 발광 소자 칩으로 이루어지며, 상기 복수의 발광 소자 칩 중 적어도 2개 이상의 칩에 공통으로 연결되는 제2전극을 가지는 발광부와;상기 제1전극에 연결되는 제1연결부와;상기 제2전극에 연결되는 제2연결부를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 제1전극은, n-형 전극인 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 공통의 제1전극은 4개의 발광 소자 칩에 공통으로 연결되는 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 발광부는, 상기 복수의 발광 소자 칩의 배열이, 2×2, 2×3, 3×3, 및 4×4 중 어느 하나의 배열을 이루는 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 발광부는, 발광되는 평면이 3각형 이상의 다각형 형상인 것을 특징으로 하는 발광 소자 패키지.
- 제 1항에 있어서, 상기 발광부를 덮는 봉지층을 더 포함하는 것을 특징으로 하는 발광 소자 패키지.
- 리드 프레임과;상측에 제1전극이 위치하고 하측에 제2전극이 위치하는 복수의 발광 소자 칩으로 이루어지며, 상기 복수의 발광 소자 칩에 공통으로 접속된 지지판을 가지는 발광부와;상기 발광부의 지지판에 연결되는 제1연결부와;상기 발광부의 오믹전극에 연결되는 제2연결부를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
- 제 7항에 있어서, 상기 복수의 제1전극을 서로 연결하는 연결라인이 더 포함되는 것을 특징으로 하는 발광 소자 패키지.
- 제 7항에 있어서, 상기 제1전극은, n-형 전극인 것을 특징으로 하는 발광 소자 패키지.
- 제 7항에 있어서, 상기 지지판은, 상기 발광 소자 칩의 제2전극에 공통으로 접속되는 것을 특징으로 하는 발광 소자 패키지.
- 제 7항에 있어서, 상기 제2전극은, p-형 전극과 반사전극을 포함하는 것을 특징으로 하는 발광 소자 패키지.
- 제 7항에 있어서, 상기 발광부는, 발광되는 평면이 3각형 이상의 다각형 형상인 것을 특징으로 하는 발광 소자 패키지.
- 제 7항에 있어서, 상기 발광부를 덮는 봉지층을 더 포함하는 것을 특징으로 하는 발광 소자 패키지.
- 제 7항에 있어서, 상기 제1전극은, 상기 복수의 발광 소자 칩에 공통으로 연결된 것을 특징으로 하는 발광 소자 패키지.
- 제 14항에 있어서, 상기 제1전극은, 투명 전극인 것을 특징으로 하는 발광 소자 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060064958A KR101163491B1 (ko) | 2006-07-11 | 2006-07-11 | 발광 소자 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060064958A KR101163491B1 (ko) | 2006-07-11 | 2006-07-11 | 발광 소자 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080006160A KR20080006160A (ko) | 2008-01-16 |
KR101163491B1 true KR101163491B1 (ko) | 2012-07-18 |
Family
ID=39220023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060064958A KR101163491B1 (ko) | 2006-07-11 | 2006-07-11 | 발광 소자 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101163491B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101114782B1 (ko) | 2009-12-10 | 2012-02-27 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 |
KR20130128841A (ko) | 2012-05-18 | 2013-11-27 | 삼성전자주식회사 | 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조방법, 그리고 발광모듈 및 조명장치 |
BR112021022870A2 (pt) * | 2019-05-14 | 2022-01-04 | Seoul Viosys Co Ltd | Chip emissor de luz |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100690635B1 (ko) | 2005-09-07 | 2007-03-09 | 엘지전자 주식회사 | 광출력을 향상시킨 엘이디 소자 |
-
2006
- 2006-07-11 KR KR1020060064958A patent/KR101163491B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100690635B1 (ko) | 2005-09-07 | 2007-03-09 | 엘지전자 주식회사 | 광출력을 향상시킨 엘이디 소자 |
Also Published As
Publication number | Publication date |
---|---|
KR20080006160A (ko) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100845856B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
US8293550B2 (en) | Light emitting device, light emitting system having the same, and fabricating method of the light emitting device and the light emitting system | |
KR102221602B1 (ko) | 발광 모듈, 이 모듈을 포함하는 백 라이트 유닛 및 이 유닛을 포함하는 표시 장치 | |
KR101925915B1 (ko) | 발광소자 | |
TWI455360B (zh) | 發光元件、發光元件封裝及照明裝置 | |
US8987757B2 (en) | Light emitting device and lighting system having the same | |
TWI535061B (zh) | 發光裝置 | |
US20130020554A1 (en) | Semiconductor light emitting device and light emitting apparatus | |
KR20130045507A (ko) | 발광 소자 | |
KR20140022640A (ko) | 반도체 발광소자 및 발광장치 | |
KR102189129B1 (ko) | 발광 소자 모듈 | |
US20200098957A1 (en) | Multiple led light source lens design in an integrated package | |
KR102474695B1 (ko) | 발광소자 | |
TWI472058B (zh) | 發光二極體裝置 | |
KR101163491B1 (ko) | 발광 소자 패키지 | |
KR20170012690A (ko) | 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지 | |
KR20130054034A (ko) | 발광 소자 | |
TWI485844B (zh) | 發光二極體模組 | |
KR20130064156A (ko) | 발광소자 | |
KR102268107B1 (ko) | 발광 소자 | |
KR102239626B1 (ko) | 발광 소자 | |
KR102610607B1 (ko) | 발광소자 패키지 | |
TWI473294B (zh) | 發光裝置 | |
KR100813070B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
KR102087942B1 (ko) | 조명 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150605 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160607 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170605 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190612 Year of fee payment: 8 |