KR102268107B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102268107B1
KR102268107B1 KR1020150026968A KR20150026968A KR102268107B1 KR 102268107 B1 KR102268107 B1 KR 102268107B1 KR 1020150026968 A KR1020150026968 A KR 1020150026968A KR 20150026968 A KR20150026968 A KR 20150026968A KR 102268107 B1 KR102268107 B1 KR 102268107B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
type semiconductor
emitting cell
mth
Prior art date
Application number
KR1020150026968A
Other languages
English (en)
Other versions
KR20160104232A (ko
Inventor
김성균
정수정
나민규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150026968A priority Critical patent/KR102268107B1/ko
Publication of KR20160104232A publication Critical patent/KR20160104232A/ko
Application granted granted Critical
Publication of KR102268107B1 publication Critical patent/KR102268107B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시 예의 발광 소자는, 기판과, 기판 위에서 서로 이격되어 방사형 평면 형상으로 배치된 제1 내지 제M(여기서, M은 2 이상의 양의 정수) 발광 셀 및 제1 내지 제M 발광 셀을 전기적으로 연결하는 제1 내지 제N(여기서, N은 양의 정수로서, 1 ≤ N ≤ M-1) 연결 배선을 포함한다.

Description

발광 소자{Light emitting device}
실시 예는 발광 소자에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 발광 다이오드(LED:Light Emitting Diode)가 개발되었다.
이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율 및 고출력 칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 광 추출 효율을 높이는 것이 중요하다. 광 추출 효율을 높이기 위하여 플립 칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(PSS:Patterned Sapphire Substrate), 광 결정(photonic crystal) 기술, 및 반사 방지막(anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.
기존의 발광 소자 중 하나가 미국 특허 번호 US7,646,031에 개시되어 있다. 개시된 기존의 발광 소자의 경우 2개의 전극(32) 사이에 복수의 LED(1)가 굴곡진 평면 형상으로 배치되어 있다. 이로 인해, 2개의 전극(32) 사이에서 캐리어의 스프레딩이 원할하지 않은 문제점이 있다.
또한, 인접하는 LED(1)를 연결하는 에어 브릿지 와이어(28)는 한 개뿐이다. 따라서, 와이어(28) 중에서 하나만 단선되어도 발광 소자 전체가 동작하지 못하는 문제점이 있다.
또한, 개시된 기존의 발광 소자의 가장 자리에 배치된 와이어(28)는 두 번째 행(row)을 건너서 첫 번째 행(row)을 세 번째 행에 연결한다. 따라서, 발광 소자의 가장 자리에 이러한 와이어(28)가 배치될 영역이 필수적으로 요구되므로, 한정된 발광 소자의 전체 면적에서 발광 영역을 감소시키고 제작 추가 공정이 필요하며 결선 구조가 복잡한 문제가 있다.
개시된 기존의 발광 소자의 경우, 2개의 전극(32)이 대각선 방향으로 서로 이격되어 배치된다. 이로 인해, 2개의 전극(32)과 외부 전원을 결선하는 와이어의 길이가 길어지고 설계가 복잡해질 수 있다.
미국 특허 번호 US7,646,031 (발명의 명칭 "LIGHT EMITTING DEVICE HAVING LIGHT EMITTING ELEMENTS)
실시 예는 우수한 광 추출 효율과 개선된 신뢰성을 갖는 발광 소자를 제공한다.
실시 예에 의한 발광 소자는, 기판; 상기 기판 위에서 서로 이격되어 방사형 평면 형상으로 배치된 제1 내지 제M(여기서, M은 2 이상의 양의 정수) 발광 셀; 및 상기 제1 내지 제M 발광 셀을 전기적으로 연결하는 제1 내지 제N(여기서, N은 양의 정수로서, 1 ≤ N ≤ M-1) 연결 배선을 포함할 수 있다.
예를 들어, 상기 발광 소자는 제1 발광 셀과 연결된 제1 전극 패드; 및 제M 발광 셀과 연결된 제2 전극 패드를 더 포함하고, 상기 제1 내지 제M 발광 셀은 상기 제1 전극 패드와 상기 제2 전극 패드 사이에 배치될 수 있다.
예를 들어, 상기 발광 소자는 상기 기판 위에서 상기 방사형 평면 형상과 동심인 방사형으로 배치되되, 상기 제1 내지 제M 발광 셀과 이격되고, 상호 간에도 이격된 제M+1 내지 제2M 발광 셀; 상기 제M+1 내지 제2M 발광 셀을 전기적으로 연결하는 제N+1 내지 제2N 연결 배선; 상기 제1 발광 셀과 상기 제2M 발광 셀을 전기적으로 연결하는 제2N+1 연결 배선; 및 상기 제M 발광 셀과 상기 제M+1 발광 셀을 전기적으로 연결하는 제2N+2 연결 배선을 더 포함할 수 있다.
예를 들어, 제m(여기서, m은 양의 정수로서, 1 ≤ m ≤ 2M) 발광 셀은 상기 기판 위에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 배치된 활성층; 및 상기 활성층 위에 배치된 제2 도전형 반도체층을 포함할 수 있다.
예를 들어, 제n (여기서, n은 양의 정수로서, 1 ≤ n ≤ 2N) 연결 배선은 제n 발광 셀의 상기 제1 도전형 반도체층과 제n+1 발광 셀의 상기 제2 도전형 반도체층을 전기적으로 연결하고, 상기 제2N+1 연결 배선은 상기 제1 발광 셀의 상기 제2 도전형 반도체층과 상기 제2M 발광 셀의 상기 제1 도전형 반도체층을 전기적으로 연결하고, 상기 제2N+2 연결 배선은 상기 제M 발광 셀의 상기 제1 도전형 반도체층과 상기 제M+1 발광 셀의 상기 제2 도전형 반도체층을 전기적으로 연결할 수 있다.
예를 들어, 상기 제1 내지 제N 연결 배선 각각은 복수 개일 수 있다. 상기 제N+1 내지 제2N+2 연결 배선 각각은 복수 개일 수 있다. 상기 제1 전극 패드는 상기 제1 발광 셀의 상기 제2 도전형 반도체층과 전기적으로 연결되고, 상기 제2 전극 패드는 상기 제M 발광 셀의 상기 제1 도전형 반도체층과 전기적으로 연결될 수 있다.
예를 들어, 상기 제1 발광 셀과 상기 제M 발광 셀은 서로 인접하여 배치될 수 있다. 상기 제M+1 발광 셀과 상기 제2M 발광 셀은 서로 인접하여 배치될 수 있다. 상기 제1 발광 셀과 상기 제2M 발광 셀은 서로 인접하여 배치되고, 상기 제M 발광 셀과 상기 제M+1 발광 셀은 서로 인접하여 배치될 수 있다.
예를 들어, 상기 기판의 두께 방향에 수직하는 제1 또는 제2 방향 중 적어도 한 방향으로 대칭인 평면 형상을 가질 수 있다. 또는, 상기 제1 내지 제2M 발광 셀 중 서로 인접하는 발광 셀이 서로 대향하는 면은 곡면인 평면 형상을 가질 수 있다.
예를 들어, 상기 제1 내지 제2M 발광 셀 중 서로 인접하는 발광 셀이 서로 대향하는 면은 평평한 평면 형상을 가질 수 있다.
예를 들어, 상기 제M+1 내지 제2M 발광 셀은 상기 제1 내지 제M 발광 셀의 안쪽에 배치된 평면 형상을 가질 수 있다. 또는, 상기 제M+1 내지 제2M 발광 셀은 상기 제1 내지 제M 발광 셀의 바깥 쪽에 배치된 평면 형상을 가질 수 있다. 상기 제1 내지 제2M 발광 셀 중 안쪽에 배치된 발광 셀은 삼각형 평면 형상을 가질 수 있다.
예를 들어, 제m(여기서, m은 양의 정수로서, 1 ≤ m ≤ 2M) 발광 셀은 제2M-m+1 발광 셀과 서로 인접하여 배치될 수 있다.
예를 들어, 상기 제1 및 제2 전극 패드는 직류 전원 또는 교류 전원 중 적어도 하나에 연결될 수 있다.
예를 들어, 상기 제1 내지 제M 발광 셀의 면적의 합은 상기 제M+1 내지 제2M 발광 셀의 면적의 합과 동일할 수 있다. 상기 제1 내지 제2M 발광 셀 각각의 면적은 동일할 수 있다.
실시 예에 따른 발광 소자는 발광 셀이 방사형 평면 형상으로 배치되므로 캐리어의 스프레딩이 원할하여 균일한 밝기를 제공할 수 있고, 기존의 발광 소자와 비교할 때 정해진 전체 면적에서 더 넓어진 발광 영역을 가질 수 있고, 추가 제작 비용을 요구하지 않고 간단한 결선 구조를 가지며, 외부 전원과 연결되는 와이어의 길이를 단축시키고 제작 설계를 간단히 하고, 인접하는 발광 셀의 마주하는 영역들이 곡면 평면 형상을 가지므로 광 추출 효율을 극대화시킬 수 있고, 복수 개의 연결 배선 중에서 하나가 단선되어도 인접하는 발광 셀은 나머지 연결 배선을 통해 전기적으로 서로 연결될 수 있어, 높은 신뢰성을 갖는다.
도 1은 일 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 I-I'선을 따라 절취한 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 회로도를 나타낸다.
도 4는 다른 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 5는 또 다른 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 6은 도 5에 도시된 발광 소자를 Ⅱ-Ⅱ'선을 따라 절취한 단면도를 나타낸다.
도 7은 도 5에 도시된 발광 소자의 회로도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일 실시 예에 의한 발광 소자(100A)의 평면도를 나타내고, 도 2는 도 1에 도시된 I-I'선을 따라 절취한 단면도를 나타낸다. 도 1에서 설명의 편의상 외부 전원(170)이 도시되어 있으나, 외부 전원(170)은 발광 소자(100A)에 포함되는 구성 요소가 아니라 발광 소자(100A)에 연결되는 구성 요소이다.
도 1 및 도 2를 참조하면, 실시 예에 의한 발광 소자(100A)는 기판(110), 버퍼층(112), 제1 및 제2 전극(132, 134), 절연층(140), 제1 내지 제M 발광 셀(P1 내지 PM), 제1 내지 제N 연결 배선(connection wire 또는 metal bridge)(160-1 내지 160-N), 제1 전극 패드(150) 및 제2 전극 패드(152)를 포함할 수 있다. 여기서, M은 2 이상의 양의 정수를 나타내고, N은 양의 정수로서 1 ≤ N ≤ M-1이다. 도 1 및 도 2의 경우, M은 16이고, N은 15인 일 례에 불과하며, 실시 예는 M이 16보다 작거나 큰 경우 및 N이 15보다 작거나 큰 경우에도 적용될 수 있음은 물론이다.
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 또한, 기판(110)은 투광성을 갖는 물질로 이루어질 수도 있으며, 발광 소자(100A)의 전체 질화물 발광 구조물(120)의 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breadingbreaking) 공정을 통해 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다. 예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs, Ge 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 요철 패턴 형상을 가질 수 있다. 예를 들어, 비록 도시되지는 않았지만 기판(110)은 PSS(Patterned Sapphire Substrate)일 수 있다.
기판(110) 위에 버퍼층(112)이 더 배치될 수 있다. 즉, 버퍼층(112)은 기판(110)과 발광 구조물(120) 사이에 배치되며, Ⅲ-Ⅴ족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 버퍼층(112)은 기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이를 줄여주는 역할을 한다. 예를 들어, 버퍼층(112)은 AlN을 포함하거나 언 도프드(undoped) 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층(112)은 기판(110)의 종류와 발광 구조물(120)의 종류에 따라 생략될 수도 있다.
복수의 발광 셀(P1 내지 PM)은 기판(110) 위에서 서로 이격되어 배치될 수 있다. 복수의 발광 셀(P1 내지 PM)을 순서대로 제1 발광 셀(P1) 내지 제M 발광 셀(PM)이라 한다. 하나의 발광 셀을 이루는 발광 구조물(120)은 경계 영역(S)에 의하여 다른 발광 셀의 발광 구조물(120)과 구분될 수 있다. 경계 영역(S)은 제1 내지 제M 발광 셀(P1 내지 PM) 각각의 둘레에 위치하는 영역일 수 있으며, 기판(110)일 수 있다.
실시 예에 의하면, 제1 내지 제M 발광 셀(P1 내지 PM)은 방사형 평면 형상으로 배치될 수 있다. 즉, 제1 내지 제M 발광 셀(P1 내지 PM)은 중심(O)으로부터 햇살처럼 사방으로 뻗어 나간 평면 형상을 가질 수 있다.
제1 내지 제M 발광 셀(P1 내지 PM) 각각(Pm1)은 기판(110) 위에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다. 여기서, m1은 양의 정수로서, 1 ≤ m1 ≤ M일 수 있다. 즉, 기판(110) 위에 배치된 발광 구조물(120)은 M개의 발광 셀로 나뉘어질 수 있다. 발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다.
제1 도전형 반도체층(122)은 기판(110) 위에 배치될 수 있다. 제1 도전형 반도체층(122)은 반도체 화합물을 포함할 수 있으며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현되고, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조를 가질 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다.
제2 도전형 반도체층(126)은 활성층(124) 위에 배치되며, 반도체 화합물을 포함할 수 있다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 예를 들어 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다.
제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(126)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(122)은 n형 반도체층이고 제2 도전형 반도체층(126)은 p형 반도체층으로 구현되거나, 제1 도전형 반도체층(122)은 p형 반도체층이고 제2 도전형 반도체층(126)은 n형 반도체층으로 구현될 수 있다. 이에 따라 발광 구조물(120)은 n-p 접합, p-n 접합, n-p-n 접합, 및 p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다.
도 2에 도시된 바와 달리, 발광 구조물(120)의 측면은 기판(110)에 대해 경사질 수 있다. 이와 같이, 발광 구조물(120)의 측면을 경사지게 형성하는 이유는, 이웃하는 발광 셀을 전기적으로 연결하는 연결 배선의 끊김을 방지하기 위해서이다.
또한, 각 발광 셀(Pm1)에서 제1 전극(132)은 제1 도전형 반도체층(122) 위에 배치될 수 있다. 예를 들어, 도 2를 참조하면 제3 내지 제5 발광 셀(P3, P4, P5) 각각에서 제1 전극(132)은 제1 도전형 반도체층(122) 위에 배치된다. 제1 전극(132)을 제1 도전형 반도체층(122) 위에 배치하기 위해, 발광 구조물(120)의 제1 도전형 반도체층(122) 일부가 노출될 수 있다. 즉, 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부를 메사 식각(mesa etching)하여, 제1 도전형 반도체층(122)의 일부를 노출시킬 수 있다. 이때, 제1 도전형 반도체층(122)의 노출면은 활성층(124)의 하면보다 낮게 위치할 수 있다. 또한, 제n1 발광 셀에서 제1 전극(132)이 제1 도전형 반도체층(122) 위에 별개로 마련되는 대신에, 제1 전극(132)은 제n1 연결 배선(160-n1)과 일체로 이루어질 수도 있다. 여기서, n1은 양의 정수로서 1 ≤ n1 ≤ N 일 수 있다.
각 발광 셀(Pm1)에서, 제2 전극(134)은 제2 도전형 반도체층(126) 위에 배치되어, 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 예를 들어, 도 2를 참조하면, 제3, 제4 및 제5 발광 셀(P3, P4, P5) 각각에서 제2 전극(134)은 제2 도전형 반도체층(126) 위에 배치되어 있다. 또는, 제n1+1 발광 셀[P(n1+1)]에서 제2 전극(134)이 제2 도전형 반도체층(126) 위에 별개로 마련되는 대신에, 제n1+1 발광 셀[P(n+1)]의 제2 전극(134)은 제n1 연결 배선(160-n1)과 일체로 이루어질 수도 있다. 예를 들어, 도 2에 도시된 바와 달리, 제5 발광 셀(P5)의 제2 전극(134)은 제4 연결 배선(160-4)과 일체로 이루어질 수 있다.
또한, 각 발광 셀(Pm1)의 제1 및 제2 전극(132, 134) 각각은 접착층(미도시), 배리어층(미도시), 반사층(미도시) 및 본딩층(미도시)이 순차적으로 적층된 구조를 가질 수 있다.
제1 전극(132)의 접착층은 제1 도전형 반도체층(122)과 오믹 접촉하는 물질을 포함하고, 제2 전극(134)의 접착층은 제2 도전형 반도체층(126)과 오믹 접촉하는 물질을 포함할 수 있다. 예를 들어, 접착층은 Cr, Rd 및 Ti 중 적어도 하나의 재료로, 단층 또는 다층 구조로 형성될 수 있다.
배리어층은 접착층 위에 배치되며, Ni, Cr, Ti 및 Pt 중 적어도 하나를 포함하는 재료로, 단층 또는 다층으로 형성될 수 있다. 예를 들어, 배리어층은 Cr과 Pt의 합금으로 이루어질 수 있다.
또한, 배리어층과 접착층 사이에 Ag 등으로 이루어진 반사층이 개재될 수도 있지만 생략될 수도 있다.
또한, 본딩층은 반사층의 위에 배치되며, Au을 포함할 수 있다.
또한, 도 1을 참조하면, 제1 내지 제M 발광 셀(P1 내지 PM) 각각(Pm1)은 삼각형 평면 형상을 갖는 것으로 예시되어 있지만, 실시 예는 이에 국한되지 않는다.
또한, 제1 내지 제M 발광 셀(P1 내지 PM) 각각(Pm1)의 면적은 서로 동일할 수도 있고 서로 다를 수도 있다.
한편, 제1 내지 제N 연결 배선(160-1 내지 160-N)은 제1 내지 제M 발광 셀(P1 내지 PM)을 전기적으로 연결할 수 있다. 즉, 제1 내지 제N 연결 배선(160-1 내지 160-N)은 제1 전극 패드(150)가 위치하는 제1 발광 셀(P1)을 시점으로 하고, 제2 전극 패드(152)가 위치하는 제M 발광 셀(PM)을 종점으로 하여 제1 내지 제M 발광 셀(P1 내지 PM)을 직렬 연결할 수 있다.
구체적으로, 제1 내지 제N 연결 배선(160-1 내지 160-N) 각각(160-n1)은 제n1 발광 셀(Pn1)의 제1 도전형 반도체층(122)과 제n1+1 발광 셀(Pn1+1)의 제2 도전형 반도체층(126)을 전기적으로 연결할 수 있다.
예를 들어, 도 2를 참조하면, 제3 연결 배선(160-3)은 제3 발광 셀(P3)의 제1 도전형 반도체층(122)과 제4 발광 셀(P4)의 제2 도전형 반도체층(126)을 전기적으로 연결하고, 제4 연결 배선(160-4)은 제4 발광 셀(P4)의 제1 도전형 반도체층(122)과 제5 발광 셀(P5)의 제2 도전형 반도체층(126)을 전기적으로 연결한다.
또한, 실시 예에 의하면, 제1 내지 제N 연결 배선(160-1 내지 160-N) 각각(160-n1)은 복수 개일 수 있다. 예를 들어, 도 1에 예시된 바와 같이, 제1, 제3, 제5, 제7, 제9, 제11, 제13, 제15 연결 배선(160-1, 160-3, 160-5, 160-7, 160-9, 160-11, 160-13, 160-15) 각각은 3개이고, 제2, 제6, 제10, 제14 연결 배선(160-2, 160-6, 160-10, 160-14) 각각은 4개이고, 제4, 제8, 제12 연결 배선(P4, P8, P12) 각각은 2개일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 제1 내지 제N 연결 배선(160-1 내지 160-N) 각각의 개수는 서로 동일할 수도 있고 서로 다를 수도 있다.
또한, 제1 내지 제N 연결 배선(160-1 내지 160-N) 중 일부 연결 배선의 개수는 단수 개이고, 나머지의 연결 배선의 개수는 복수 개일 수도 있다. 예를 들어, 제3 연결 배선(160-3)의 개수는 도 1에 예시된 바와 같은 3개가 아니라 한 개이고, 제4 연결 배선(160-4)의 개수는 도 1에 예시된 바와 같이 2개일 수 있다.
이와 같이, 제n1 연결 배선(160-n1)의 개수가 복수 개일 경우, 연결 배선 중 하나가 단선되더라도, 나머지 연결 배선에 의해 인접하는 발광 셀들이 연결될 수 있어, 발광 소자(100A)의 신뢰성이 개선될 수 있다. 예를 들어, 도 1을 참조하면, 제1 연결 배선(160-1)의 개수는 3개이며, 이 중 하나가 단선되더라도 나머지 2개에 의해 제1 발광 셀(P1)과 제2 발광 셀(P2)은 전기적으로 연결될 수 있다.
제n1 연결 배선(160-n1)은 제1 및 제2 전극(132, 134) 각각과 동일하거나 서로 다른 물질로 이루어질 수 있다. 만일, 제n1 연결 배선(160-n1)과 제1 및 제2 전극(132, 134)이 동일한 물질로 이루어질 경우, 제n1 연결 배선(160-n1)은 제1 또는 제2 전극(132, 134) 중 적어도 하나와 일체형으로 이루어질 수도 있다. 제n1 연결 배선(160-n1)은 Cr, Rd, Au, Ni, Ti 또는 Pt 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 도 1에 도시된 발광 소자(100A)에서 제1 내지 제N 연결 배선(160-1 내지 160-N) 각각은 사각형 평면 형상을 갖는 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 제1 내지 제N 연결 배선(160-1 내지 160-N) 각각은 다양한 평면 형상을 가질 수 있다.
한편, 제1 전극 패드(150)는 제1 내지 제M 발광 셀(P1 내지 PM) 중 어느 하나의 발광 셀(예를 들어, 도 1에 예시된 바와 같이 제1 발광 셀(P1))과 연결되고, 제2 전극 패드(152)는 제1 내지 제M 발광 셀(P1 내지 PM) 중 다른 하나의 발광 셀(예를 들어, 제M 발광 셀)(M=16일 경우 제16 발광 셀(P16))과 연결될 수 있다. 제1 내지 제M 발광 셀(P1 내지 PM)은 제1 전극 패드(150)와 제2 전극 패드(152) 사이에 배치될 수 있다.
외부 전원(170)의 제1 단자와 연결되기 위해 와이어(172)가 제1 전극 패드(150)에 본딩될 수 있다. 도 1을 참조하면 제1 전극 패드(150)는 제1 발광 셀(P1)의 제2 도전형 반도체층(126) 위에 배치되어, 제2 도전형 반도체층(126)과 전기적으로 연결될 수 있다. 또한, 외부 전원(170)의 제2 단자와 연결되기 위해 와이어(174)가 제2 전극 패드(152)에 본딩될 수 있다. 제2 전극 패드(152)는 제16발광 셀(P16)의 제1 도전형 반도체층(122) 위에 배치되어, 제1 도전형 반도체층(122)과 전기적으로 접촉할 수 있다.
또한, 제1 전극 패드(150)가 배치된 제1 발광 셀(P1)과 제2 전극 패드(152)가 배치된 제M 발광 셀(PM)(예를 들어, M=16일 경우 P16)은 서로 인접하여 배치될 수 있다. 따라서, 제1 및 제2 전극 패드(150, 152)는 서로 인접하여 배치된다. 그러므로, 외부 전원(170)으로부터 직류 전원(VI)을 발광 소자(100A)로 공급하기 위해, 외부 전원(170)과 발광 소자(100A)를 연결하는 와이어(172, 174)의 길이가 단축될 수 있다. 또한, 발광 소자(100A)와 외부 전원(170)과의 결선 구조가 간단해질 수 있다.
한편, 절연층(140)은 제1 내지 제N 연결 배선(160-1 내지 160-N)과 각 연결 배선(160-n1)에 의해 연결되는 이웃하는 발광 셀 사이에 배치되어, 연결 배선과 발광 셀을 전기적으로 절연시킬 수 있다. 즉, 절연층(140)은 제n1 연결 배선(160-n1)과 그 제n 연결 배선(160-n1)에 의해 연결되는 이웃하는 제n1 및 제n1+1 발광 셀[Pn1, P(n1+1)] 사이에 배치되어, 제n1 연결 배선(160-n1)과 제n1 발광 셀(Pn1)을 전기적으로 절연시키고, 제n1 연결 배선(160-n1)과 제n1+1 발광 셀[P(n1+1)]을 전기적으로 절연시킬 수 있다. 예를 들어, 도 2를 참조하면, 절연층(140)은 제3 연결 배선(160-3)과 이웃하는 제3 및 제4 발광 셀(P3, P4) 사이에 배치되어, 제3 연결 배선(160-3)과 제3 및 제4 발광 셀(P3, P4) 각각을 전기적으로 절연시킨다. 절연층(140)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있으나, 실시 예는 절연층(140)의 물질에 국한되지 않는다.
도 3은 도 1에 도시된 발광 소자(100A)의 회로도를 나타낸다.
도 3을 참조하면, 발광 소자(100A)는 공통된 하나의 (+) 단자, 예컨대, 하나의 제1 전극 패드(150)를 가지며, 공통된 하나의 (-) 단자, 예컨대, 하나의 제2 전극 패드(152)를 가질 수 있다. 제1 전극 패드(150)는 제1 발광 셀(P1)의 제2 도전형 반도체층(126)과 전기적으로 연결되고, 제2 전극 패드(152)는 제M 발광 셀(예를 들어, 도 1의 경우 제16 발광 셀(P16))의 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다.
외부 전원(170)으로부터 직류 전원이 인가되면, 제1 내지 제M 발광 셀(P-1 내지 P-M)이 구동되어 제1 화살표 방향(A1)으로 전류가 흐를 수 있다.
도 4는 다른 실시 예에 의한 발광 소자(100B)의 평면도를 나타낸다.
도 4에 도시된 발광 소자(100B)는 기판(110), 제1 내지 제M 발광 셀(P1 내지 PM), 제1 내지 제N 연결 배선(160-1 내지 160-N), 제1 및 제2 전극 패드(150, 152)를 포함한다.
도 1에 도시된 발광 소자(100A)의 제1 내지 제M 발광 셀(P1 내지 PM) 중 서로 인접하는 발광 셀이 서로 대향하는 면은 평평한 평면 형상을 갖는다. 예를 들어, 도 1에 도시된 서로 인접하는 제1 발광 셀(P1)과 제2 발광 셀(P2)이 서로 대향하는 제1 및 제2 면(S1, S2)은 평평한 평면 형상을 갖는다.
반면에, 도 4에 도시된 발광 소자(100B)의 제1 내지 제M 발광 셀(P1 내지 PM) 중 서로 인접하는 발광 셀이 서로 대향하는 면은 곡면인 평면 형상을 갖는다. 예를 들어, 도 4에 도시된 서로 인접하는 제1 발광 셀(P1)과 제2 발광 셀(P2)이 서로 대향하는 제1 및 제2 면(S1, S2)은 곡면인 평면 형상을 갖는다.
전술한 차이점을 제외하면, 도 4에 도시된 발광 소자(100B)는 도 1에 도시된 발광 소자(100A)와 동일하므로, 중복되는 설명을 생략한다. 즉, 도 4에 도시된 기판(110), 제1 내지 제M 발광 셀(P1 내지 PM), 제1 내지 제N 연결 배선(160-1 내지 160-N), 제1 및 제2 전극 패드(150, 152) 각각은 도 1에 도시된 기판(110), 제1 내지 제M 발광 셀(P1 내지 PM), 제1 내지 제N 연결 배선(160-1 내지 160-N), 제1 및 제2 전극 패드(150, 152)에 각각 해당하므로 동일한 참조부호를 사용하였다.
또한, 도 4의 경우 도 1에 도시된 버퍼층(112)이 생략되었지만 버퍼층(112)이 배치될 수 있음은 물론이다. 또한, 도 4의 경우 외부 전원(170)이 생략되었지만, 도 1에 도시된 바와 같이 외부 전원(170)과 연결될 수 있음은 물론이다.
도 1에 예시된 바와 달리, 도 4에 예시된 바와 같이 곡면인 제1 및 제2 면(S1, S2)은 경계 영역(S)에 접해있다. 도 2를 참조하면, 경계 영역(S)은 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)이 식각에 의해 노출된 영역이다. 일반적으로 활성층(124)의 상부로부터 광이 방출되지만 활성층(124)의 측부로부터 광이 방출될 수도 있다. 이를 고려할 때, 도 1에 도시된 바와 같이 경계 영역(S)의 평면 형상이 직선일 때보다 도 4에 도시된 바와 같이 곡선이라면, 활성층(124)의 측부를 통해 보다 많은 광이 방출될 수 있어 발광 효율이 증가할 수 있다.
도 5는 또 다른 실시 예에 의한 발광 소자(100C)의 평면도를 나타내고, 도 6은 도 5에 도시된 발광 소자(100C)를 Ⅱ-Ⅱ'선을 따라 절취한 단면도를 나타낸다. 또한, 도 5에 도시된 발광 소자(100C)를 I-I'선을 따라 절취할 경우, 도 2와 같은 모습을 가지므로, 도 2는 도 5에 도시된 발광 소자(100C)에도 적용될 수 있다.
도 5에 도시된 발광 소자(100C)는 기판(110), 버퍼층(112), 제1 내지 제M 발광 셀(P1-1 내지 P1-M), 제1 및 제2 전극(132, 134), 절연층(140), 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M), 제1 내지 제N 연결 배선(160-1-1 내지 160-1-N), 제N+1 내지 제2N 연결 배선(160-2-1 내지 160-2-N), 제2N+1 연결 배선(160-3-1), 제2N+2 연결 배선(160-3-2), 제1 전극 패드(150) 및 제2 전극 패드(152)를 포함할 수 있다.
도 5 및 도 6은 M은 16이고, N은 15인 일 례에 불과하며, 실시 예는 M이 16보다 작거나 큰 경우 및 N이 15보다 작거나 큰 경우에도 적용될 수 있음은 물론이다.
도 6에 도시된 기판(110) 및 버퍼층(112)은 도 2에 도시된 기판(110) 및 버퍼층(112)과 각각 동일하므로, 중복되는 설명을 생략한다.
복수의 발광 셀(P1-1 내지 P1-M, P2-1 내지 P2-M)은 기판(110) 위에서 서로 이격되어 배치될 수 있다. 발광 소자(100C)의 바깥 쪽에 배치된 복수의 발광 셀(P1-1 내지 P1-M)을 순서대로 제1 발광 셀(P1-1) 내지 제M 발광 셀(P1-M)이라 하고, 발광 소자(100C)의 안쪽에 배치된 복수의 발광 셀(P2-1 내지 P2-M)을 순서대로 제M+1 발광 셀(P2-1) 내지 제2M 발광 셀(P2-M)이라 한다.
하나의 발광 셀을 이루는 발광 구조물(120)은 경계 영역(S)에 의하여 다른 발광 셀의 발광 구조물(120)과 구분될 수 있다. 경계 영역(S)은 제1 내지 제2M 발광 셀(P1-1 내지 P1-M, P2-1 내지 P2-M) 각각의 둘레에 위치하는 영역일 수 있으며, 기판(110)일 수 있다.
도 5에 도시된 제1 내지 제M 발광 셀(P1-1 내지 P1-M)은 방사형 평면 형상으로 서로 이격되어 기판(110) 위에 배치될 수 있다. 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)은 제1 내지 제M 발광 셀(P1-1 내지 P1-M)의 방사형 평면 형상과 동심인 방사형 평면 형상으로 배치될 수 있다. 즉, 제1 내지 제M 발광 셀(P1 내지 PM)과 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)은 모두 동일한 중심(O)으로부터 햇살처럼 사방으로 뻗어 나간 평면 형상을 가질 수 있다.
제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)은 상호 이격되어 배치되며, 제1 내지 제M 발광 셀(P1-1 내지 P1-M)과도 이격되어 배치된다.
제1 내지 제2M 발광 셀(P1-1 내지 P1-M, P2-1 내지 P2-M) 각각은 기판(110) 위에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다. 즉, 기판(110) 위에 배치된 발광 구조물(120)은 2M개의 발광 셀로 나뉘어질 수 있다. 제1 내지 제2M 발광 셀(P1-1 내지 P2-M) 각각(Pm2)은 도 1에 도시된 제m1 발광 셀(Pm1)과 마찬가지로, 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함할 수 있다. 여기서, m2는 양의 정수로서, 1 ≤ m2 ≤ 2M일 수 있다. 제m2 발광 셀(Pm2)의 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)은 도 1에 도시된 제m1 발광 셀(Pm1)의 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)과 각각 동일하므로, 중복되는 설명을 생략한다.
도 6에 도시된 바와 달리, 발광 구조물(120)의 측면은 기판(110)에 대해 경사질 수 있다. 이와 같이, 발광 구조물(120)의 측면을 경사지게 형성하는 이유는, 이웃하는 발광 셀을 전기적으로 연결하는 연결 배선의 끊김을 방지하기 위해서이다.
또한, 도 6에 도시된 제1 전극(132), 제2 전극(134) 및 절연층(140)은 도 2에 도시된 제1 전극(132), 제2 전극(134) 및 절연층(140)과 각각 동일하므로 동일한 참조부호를 사용하였으며, 중복되는 설명을 생략한다.
또한, 제M+1 발광 셀(P2-1) 및 제2M 발광 셀(P2-M)은 서로 인접하여 배치될 수 있고, 제1 발광 셀(P1-1)과 제2M 발광 셀(P2-M)은 서로 인접하여 배치될 수 있고, 되고, 제M 발광 셀(P1-M)과 제M+1 발광 셀(P2-1)은 서로 인접하여 배치될 수 있다.
또한, 도 5에 예시된 바와 같이 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)은 제1 내지 제M 발광 셀(P1-1 내지 P1-M)의 안쪽에 배치된 평면 형상을 가질 수 있다. 이 경우, 제1 및 제2 전극 패드(150, 152)는 제1 및 제M 발광 셀(P1-1, P1-M) 위에 각각 배치될 수 있다.
다른 실시 예에 의하면, 도 5에 예시된 바와 달리 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)은 제1 내지 제M 발광 셀(P1-1 내지 P1-M)의 바깥 쪽에 배치된 평면 형상을 가질 수도 있다. 이 경우, 제1 및 제2 전극 패드(150, 152)는 바깥 쪽에 배치된 제M+1 및 제2M 발광 셀(P2-1, P2-M) 위에 각각 배치될 수 있다.
또한, 제1 내지 제2M 발광 셀(P1-1 내지 P1-M, P2-1 내지 P2-M) 중 안쪽에 배치된 발광 셀은 삼각형 평면 형상을 가질 수 있다. 예를 들어, 도 5에 예시된 바와 같이, 제1 내지 제M 발광 셀(P1-1 내지 P1-M)의 안쪽에 배치된 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)은 삼각형 평면 형상을 가질 수 있다.
또한, 제m2 발광 셀은 제2M-m2+1 발광 셀과 서로 인접하여 배치될 수 있다. 즉, 제1 내지 제M 발광 셀(P1-1 내지 P1-M)은 제2M 내지 제M+1 발광 셀(P2-M 내지 P2-1)과 각각 인접하여 배치될 수 있다. 예를 들어, M=16이고 m2=2일 경우, 제2 발광 셀(P1-2)은 제31 발광 셀(P2-15)과 인접하여 배치될 수 있다.
또한, 도 1에 도시된 발광 소자(100A)의 경우 직류 전원(VI)에 의해서만 구동될 수 있으며, 교류 전원(vi)에 의해서는 구동될 수 없다. 그러나, 도 5에 도시된 발광 소자(100C)의 경우 직류 전원(VI)뿐만 아니라 교류 전원(vi)에 의해서도 구동될 수 있다.
예를 들어, 외부 전원(170)으로부터 직류 전원(VI)이 공급될 경우 제1 내지 제M 발광 셀(P1-1 내지 P1-M)만이 구동될 수 있다.
또는, 외부 전원(170)으로부터 교류 전원(vi)이 공급될 경우, 교류 전원(vi)의 양의 레벨에서 제1 내지 제M 발광 셀(P1-1 내지 P1-M)이 구동될 수 있고, 교류 전원(vi)의 음의 레벨에서 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)이 구동될 수 있다. 이때, 제1 내지 제M 발광 셀(P1-1 내지 P1-M)의 면적의 합이 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)의 면적의 합과 동일하고 제1 내지 제2M 발광 셀(P1-1 내지 P1-M, P2-1 내지 P2-M) 각각의 면적이 서로 동일할 경우, 교류 전원(vi)의 양의 레벨 또는 음의 레벨에서 발광 소자(100C)는 동일한 밝기를 보일 수 있다.
그러나, 다른 실시 예에 의하면, 제1 내지 제M 발광 셀(P1-1 내지 P1-M)의 면적의 합과 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)의 면적의 합은 서로 다를 수도 있다. 또한, 제1 내지 제2M 발광 셀(P1-1 내지 P1-M, P2-1 내지 P2-M) 각각의 면적은 서로 다를 수도 있다.
한편, 제1 내지 제N 연결 배선(160-1-1 내지 160-1-N)은 제1 내지 제M 발광 셀(P1 내지 PM)을 전기적으로 연결한다. 즉, 제1 내지 제N 연결 배선(160-1-1 내지 160-1-N)은 제1 전극 패드(150)가 위치하는 제1 발광 셀(P1-1)을 시점으로 하고, 제2 전극 패드(152)가 위치하는 제M 발광 셀(P1-M)을 종점으로 하여 제1 내지 제M 발광 셀(P1-1 내지 P1-M)을 직렬 연결할 수 있다. 제1 내지 제N 연결 배선(160-1-1 내지 160-1-N) 각각인 제n1 연결 배선(160-1-n1)은 제n1 발광 셀(P1-n1), 제n1+1 발광 셀[P1-(n1+1)] 및 그[P1-n1, P1-(n1+1)] 사이의 경계 영역(S) 상에 위치하여, 서로 인접하는 제n1 발광 셀(P1-n1)의 제1 도전형 반도체층(122)과 제n1+1 발광 셀(P1-n1+1)의 제2 도전형 반도체층(126)을 전기적으로 연결할 수 있다.
또한, 제N+1 내지 제2N 연결 배선(160-2-1 내지 160-2-N)은 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)을 전기적으로 연결한다. 즉, 제N+1 내지 제2N 연결 배선(160-2-1 내지 160-2-N)은 제M+1 발광 셀(P2-1)을 시점으로 하고, 제2M 발광 셀(P2-M)을 종점으로 하여 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)을 직렬 연결할 수 있다. 제N+1 내지 제2N 연결 배선(160-2-1 내지 160-2-N) 각각인 제n2 연결 배선(160-2-n2)은 제n2 발광 셀(P2-n1), 제n2+1 발광 셀[P2-(n2+1)] 및 그[P2-n1, P2-(n1+1)] 사이의 경계 영역(S) 상에 위치하여, 서로 인접하는 제n2 발광 셀(P2-n1)의 제1 도전형 반도체층(122)과 제n2+1 발광 셀(P1-n2+1)의 제2 도전형 반도체층(126)을 전기적으로 연결할 수 있다. 여기서, n2는 양의 정수로서, N+1 ≤ n2 ≤ 2N 이다.
제2N+1 연결 배선(160-3-1)은 제1 발광 셀(P1-1)과 제2M 발광 셀(P2-M)을 전기적으로 연결한다. 구체적으로, 제2N+1 연결 배선(160-3-1)은 제1 발광 셀(P1-1)의 제2 도전형 반도체층(126)과 제2M 발광 셀(P2-M)의 제1 도전형 반도체층(126)을 전기적으로 연결할 수 있다.
제2N+2 연결 배선(160-3-2)은 제M 발광 셀(P1-M)과 제M+1 발광 셀(P2-1)을 전기적으로 연결할 수 있다. 구체적으로, 제2N+2 연결 배선(160-3-2)은 제M 발광 셀(P1-M)의 제1 도전형 반도체층(122)과 제M+1 발광 셀(P2-1)의 제2 도전형 반도체층(126)을 전기적으로 연결할 수 있다.
제1 내지 제N 연결 배선(160-1-1 내지 160-1-N) 각각(160-1-n1)의 개수는 복수 개이고, 제N+1 내지 제2N 연결 배선(160-2-1 내지 160-2-N) 각각(160-2-n2)의 개수는 복수 개이고, 제2N+1 연결 배선(160-3-1)의 개수는 복수 개이고, 제2N+2 연결 배선(160-3-2)의 개수는 복수 개일 수 있다.
예를 들어, 도 5에 예시된 바와 같이, 제1 내지 제2N+2 연결 배선(160-1-1 내지 160-1-N, 160-2-1 내지 160-2-N, 160-3-1, 160-3-2) 각각은 2개일 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 제1 내지 제2N+2 연결 배선(160-1-1 내지 160-1-N, 160-2-1 내지 160-2-N, 160-3-1, 160-3-2) 각각의 개수는 서로 동일할 수도 있다. 예를 들어, 도 5에 예시된 바와 같이 제1 내지 제2N+2 연결 배선(160-1-1 내지 160-1-N, 160-2-1 내지 160-2-N, 160-3-1, 160-3-2) 각각의 개수는 2개로서 서로 동일한 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않으며 서로 다를 수도 있다.
또한, 제1 내지 제2N+2 연결 배선(160-1-1 내지 160-1-N, 160-2-1 내지 160-2-N, 160-3-1, 160-3-2) 중 일부의 연결 배선 개수는 단수 개이고, 나머지의 연결 배선의 개수는 복수 개일 수도 있다.
이와 같이, 제1 내지 제2N+2 연결 배선(160-1-1 내지 160-1-N, 160-2-1 내지 160-2-N, 160-3-1, 160-3-2) 각각의 개수가 복수 개일 경우, 연결 배선 중 하나가 단선되더라도, 나머지 연결 배선에 의해 인접하는 발광 셀들이 연결될 수 있어, 발광 소자(100C)의 신뢰성이 개선될 수 있다.
제1 내지 제2N+2 연결 배선(160-1-1 내지 160-1-N, 160-2-1 내지 160-2-N, 160-3-1, 160-3-2) 각각은 제1 및 제2 전극(132, 134) 각각과 동일하거나 서로 다른 물질로 이루어질 수 있다.
제1 내지 제2N+2 연결 배선(160-1-1 내지 160-1-N, 160-2-1 내지 160-2-N, 160-3-1, 160-3-2) 각각은 Cr, Rd, Au, Ni, Ti 또는 Pt 중 적어도 하나를 포함할 수 있으나 이에 국한되지 않는다.
만일, 제n1 또는 제n1 연결 배선(160-1-n1, 160-2-n2)과 제1 및 제2 전극(132, 134)이 동일한 물질로 이루어질 경우, 제n1 또는 제n2 연결 배선(160-1-n1, 160-2-n2)은 제1 또는 제2 전극(132, 134) 중 적어도 하나와 일체형으로 이루어질 수도 있다.
또한, 도 5에 도시된 발광 소자(100C)에서 제1 내지 제2N+2 연결 배선(160-1-1 내지 160-1-N, 160-2-1 내지 160-2-N, 160-3-1, 160-3-2) 각각은 사각형 평면 형상을 갖는 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 제1 내지 제2N+2 연결 배선(160-1-1 내지 160-1-N, 160-2-1 내지 160-2-N, 160-3-1, 160-3-2) 각각은 다양한 평면 형상을 가질 수 있다.
한편, 제1 전극 패드(150)는 제1 내지 제M 발광 셀(P1-1 내지 P1-M) 중 임의의 하나(예를 들어, 도 5에 예시된 제1 발광 셀(P1-1))과 전기적으로 연결되고, 제2 전극 패드(152)는 제1 내지 제M 발광 셀(P1-1 내지 P1-M) 중 다른 하나(예를 들어, 제M 발광 셀(P1-M))(도 5의 경우 M=16일 경우 P16)와 전기적으로 연결될 수 있다. 제1 내지 제M 발광 셀(P1 내지 PM)은 제1 전극 패드(150)와 제2 전극 패드(152) 사이에 배치될 수 있다. 구체적으로, 제1 전극 패드(150)는 제1 발광 셀(P1-1)의 제2 도전형 반도체층(126)과 전기적으로 연결되고, 제2 전극 패드(152)는 제M 발광 셀(P1-M)의 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 제1 전극 패드(150)가 배치된 제1 발광 셀(P1-1)과 제2 전극 패드(152)가 배치된 제M 발광 셀(P1-M)(예를 들어, M=16일 경우 P16)은 서로 인접하여 배치될 수 있다. 따라서, 제1 및 제2 전극 패드(150, 152)는 서로 인접하여 배치된다. 그러므로, 외부 전원(170)으로부터 직류 또는 교류 전원을 발광 소자(100C)로 공급하기 위해, 외부 전원(170)과 발광 소자(100C)를 연결하는 와이어(172, 174)의 길이가 단축될 수 있다. 또한, 발광 소자(100C)와 외부 전원(170)과의 결선 구조가 간단해질 수 있다.
도 7은 도 5에 도시된 발광 소자(100C)의 회로도를 나타낸다.
도 7을 참조하면, 발광 소자(100C)는 공통된 하나의 (+) 단자, 예컨대, 하나의 제1 전극 패드(150)를 가지며, 공통된 하나의 (-) 단자, 예컨대, 하나의 제2 전극 패드(152)를 가질 수 있다. 제1 전극 패드(152)는 제1 발광 셀(P1-1)의 제2 도전형 반도체층(126)과 전기적으로 연결되고, 제2 전극 패드(152)는 제M 발광 셀(P1-M)의 제1 도전형 반도체층(122)과 전기적으로 연결될 수 있다.
외부 전원(170)으로부터 제1 및 제2 전극 패드(150, 152)로 직류 전원이 공급되거나 양의 레벨의 교류 전원이 인가될 때, 도 7에 도시된 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)은 구동하지 않고 제1 내지 제M 발광 셀(P1-1 내지 P1-M)만이 구동한다.
구체적으로, 제1 전극 패드(150)에 양의 전압이 연결될 때, 제1 발광 셀(P1-1)의 제2 도전형 반도체층(126)으로 정공이 공급될 수 있다. 이때, 제2 전극 패드(152)에 음의 전압이 연결될 때, 제M 발광 셀(P1-M)의 제1 도전형 반도체층(121)으로 전자가 공급될 수 있다. 그러나, 제2N+1 연결 배선(160-3-1)을 통해 제2M 발광 셀(P2-M)의 제1 도전형 반도체층(122)으로 정공이 공급되고, 제2N+2 연결 배선(160-3-2)을 통해 제M+1 발광 셀(P2-1)의 제2 도전형 반도체층(126)으로 전자가 공급될 경우, 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)은 동작하지 않는다. 따라서, 제1 내지 제M 발광 셀(P1-1 내지 P1-M)이 구동되어 제2 화살표 방향(A2)으로 전류가 흐를 수 있다.
또는, 외부 전원(170)으로부터 제1 및 제2 전극 패드(150, 152)로 음의 레벨의 교류 전원이 인가될 때, 도 7에 도시된 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)은 구동하고 제1 내지 제M 발광 셀(P1-1 내지 P1-M)은 구동하지 않는다.
구체적으로, 제1 전극 패드(150)에 음의 전압이 연결될 때, 제1 발광 셀(P1-1)의 제2 도전형 반도체층(126)으로부터 제2N+1 연결 배선(160-3-1)을 통해 제2M 발광 셀(P2-M)의 제1 도전형 반도체층(122)으로 전자가 공급될 수 있다. 이때, 제2 전극 패드(152)에 양의 전압이 연결될 때, 제M 발광 셀(P1-M)의 제1 도전형 반도체층(122)으로부터 제2N+2 연결 배선(160-3-2)을 통해 제M+1 발광 셀(P2-1)의 제2 도전형 반도체층(126)으로 정공이 공급될 수 있다. 그러나, 제1 전극 패드(150)와 연결된 제1 발광 셀(P1-1)의 제2 도전형 반도체층(126)으로 전자가 공급되고, 제2 전극 패드(152)와 연결된 제M 발광 셀(P1-M)의 제1 도전형 반도체층(122)으로 정공이 공급될 경우, 제1 내지 제M 발광 셀(P1-1 내지 P1-M)은 동작하지 않는다. 따라서, 제M+1 내지 제2M 발광 셀(P2-1 내지 P2-M)이 구동되어 제2 화살표 방향(A2)과 반대인 제3 화살표 방향(A3)으로 전류가 흐를 수 있다.
또한, 발광 소자(100A, 100B)에서 서로 인접하는 발광 셀이 서로 대향하는 면은 도 1에 도시된 바와 같이 평평한 평면 형상을 가질 수도 있고, 도 4에 도시된 바와 같이 곡면이 평면 형상을 가질 수도 있음은 전술한 바와 같다. 이와 마찬가지로, 발광 소자(100C)에서 서로 인접하는 발광 셀이 서로 대향하는 제1 및 제2 면(S1, S2)은 도 5에서 평평한 평면 형상을 갖는 것으로 예시되어 있지만, 도 4에 예시된 바와 같이 곡면인 평면 형상을 가질 수도 있다.
또한, 실시 예에 의한 발광 소자는 기판(110)의 두께 방향(예를 들어, x축 방향)에 수직하는 제1 방향(예를 들어, y축 방향) 또는 제2 방향(예를 들어, z축 방향) 중 적어도 한 방향으로 대칭인 평면 형상을 가질 수 있다. 예를 들어, 도 1, 도 4 및 도 5에 각각 예시된 바와 같이, 발광 소자(100A, 100B, 100C)는 제1 방향과 제2 방향으로 대칭인 평면 형상을 가질 수 있다. 이와 같이, 발광 소자(100A, 100B, 100C)가 대칭일 경우, 발광 소자(100A, 100B, 100C)의 전체의 발광 분포가 균일해질 수 있다.
실시 예에 의한 발광 소자(100A, 100B, 100C)의 경우 발광 셀이 방사형 평면 형상으로 배치되므로 캐리어의 스프레딩이 원할하여 균일한 밝기를 제공할 수 있다. 또한, 기존의 발광 소자에서 행을 하나씩 건너서 2개의 행을 연결하는 와이어(28) 등이 가장 자리에 배치될 영역이 필요한 반면, 실시 예에 의한 발광 소자의 경우 방사형 평면 형상으로 발광 셀이 배치되므로, 기존의 발광 소자의 가장 자리를 발광 영역으로 이용할 수 있다. 따라서, 주어진 발광 소자의 전체 면적에서 발광 영역이 기존의 발광 소자보다 넓어질 수 있고, 추가 제작 비용이 요구되지 않고 간단한 결선 구조를 가질 수 있다.
실시 예에 의한 발광 소자(100A, 100B, 100C)의 경우 전극 패드(150, 152)가 서로 인접하여 배치된다. 따라서, 외부 전원(170)과 전극 패드(150, 152)를 연결하는 와이어(170, 172)의 길이가 단축되고 설계를 간단하게 할 수 있다.
실시 예에 의한 발광 소자(100B)는 인접하는 발광 셀의 마주하는 영역들이 곡면 평면 형상을 가지므로, 광 추출 효율을 극대화시킬 수 있다.
실시 예에 의한 발광 소자(100A, 100B, 100C)에서 인접하는 발광 셀은 복수 개의 연결 배선에 의해 서로 전기적으로 연결된다. 따라서, 복수 개의 연결 배선 중에서 하나가 단선되어도 인접하는 발광 셀은 나머지 연결 배선을 통해 전기적으로 서로 연결될 수 있어, 실시 예에 의한 발광 소자(100A, 100B, 100C)는 높은 신뢰성을 갖는다.
실시 예에 의한 발광 소자 패키지는 전술한 발광 소자를 포함할 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B, 100C: 발광 소자 110: 기판
112: 버퍼층 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 반도체층 132: 제1 전극
134: 제2 전극 140: 절연층
150: 제1 전극 패드 152: 제2 전극 패드
160-1 내지 160-16, 160-1-1 내지 160-1-15, 160-2-1 내지 160-2-15, 160-3-1, 160-3-2: 연결 배선
170: 외부 전원 172, 174: 와이어

Claims (22)

  1. 기판;
    상기 기판 위에서 서로 이격되며, 중심으로부터 사방으로 뻗어 나간 방사형 평면 형상으로 배치된 제1 내지 제M(여기서, M은 2 이상의 양의 정수) 발광 셀;
    제1 발광 셀과 연결된 제1 전극 패드;
    제M 발광 셀과 연결되며, 상기 제1 전극 패드와 인접하여 배치된 제2 전극 패드; 및
    상기 제1 내지 제M 발광 셀을 전기적으로 연결하는 제1 내지 제N(여기서, N은 양의 정수로서, 1 ≤ N ≤ M-1) 연결 배선을 포함하고,
    상기 제1 내지 제M 발광 셀은 상기 제1 전극 패드와 상기 제2 전극 패드 사이에 배치되고,
    상기 제1 내지 제N 연결 배선 각각은 복수 개이고,
    상기 제1 내지 제M 발광 셀 각각은
    상기 기판 위에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 위에 배치된 활성층; 및
    상기 활성층 위에 배치된 제2 도전형 반도체층을 포함하고,
    상기 제1 내지 제N 연결 배선 각각은
    상기 제1 내지 제M 발광 셀 중 인접한 발광 셀 중 하나의 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 부분; 및
    상기 인접한 발광 셀 중 다른 하나의 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 부분을 포함하고,
    상기 제1 내지 제N 연결 배선의 상기 제1 부분은 서로 이격되어 배치되고, 상기 제1 내지 제N 연결 배선의 상기 제2 부분은 서로 이격되어 배치되고,
    상기 제1 전극 패드는 상기 제1 발광 셀의 상기 제2 도전형 반도체층과 전기적으로 연결되고,
    상기 제2 전극 패드는 상기 제M 발광 셀의 상기 제1 도전형 반도체층과 전기적으로 연결된 발광 소자.
  2. 삭제
  3. 제1 항에 있어서, 상기 발광 소자는
    상기 기판 위에서 상기 방사형 평면 형상과 동심인 방사형으로 배치되되, 상기 제1 내지 제M 발광 셀과 이격되고, 상호 간에도 이격된 제M+1 내지 제2M 발광 셀;
    상기 제M+1 내지 제2M 발광 셀을 전기적으로 연결하는 제N+1 내지 제2N 연결 배선;
    상기 제1 발광 셀과 상기 제2M 발광 셀을 전기적으로 연결하는 제2N+1 연결 배선; 및
    상기 제M 발광 셀과 상기 제M+1 발광 셀을 전기적으로 연결하는 제2N+2 연결 배선을 더 포함하고,
    상기 제M+1 내지 제2M 발광 셀 각각은 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함하고,
    상기 제N+1 내지 제2N+2 연결 배선 각각은 복수 개이고,
    상기 제1 발광 셀과 상기 제M 발광 셀은 서로 인접하여 배치되고,
    상기 제M+1 발광 셀과 상기 제2M 발광 셀은 서로 인접하여 배치된 발광 소자.
  4. 삭제
  5. 제3 항에 있어서, 제n (여기서, n은 양의 정수로서, 1 ≤ n ≤ 2N) 연결 배선은 제n 발광 셀의 상기 제1 도전형 반도체층과 제n+1 발광 셀의 상기 제2 도전형 반도체층을 전기적으로 연결하고,
    상기 제2N+1 연결 배선은 상기 제1 발광 셀의 상기 제2 도전형 반도체층과 상기 제2M 발광 셀의 상기 제1 도전형 반도체층을 전기적으로 연결하고,
    상기 제2N+2 연결 배선은 상기 제M 발광 셀의 상기 제1 도전형 반도체층과 상기 제M+1 발광 셀의 상기 제2 도전형 반도체층을 전기적으로 연결하는 발광 소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제3 항에 있어서, 상기 제1 발광 셀과 상기 제2M 발광 셀은 서로 인접하여 배치되고, 상기 제M 발광 셀과 상기 제M+1 발광 셀은 서로 인접하여 배치되고,
    제m(여기서, m은 양의 정수로서, 1 ≤ m ≤ 2M) 발광 셀은 제2M-m+1 발광 셀과 서로 인접하여 배치되고,
    상기 제1 내지 제2M 발광 셀 중 서로 인접하는 발광 셀이 서로 대향하는 면은 곡면이거나 평평한 평면 형상을 갖고,
    상기 제M+1 내지 제2M 발광 셀은 상기 제1 내지 제M 발광 셀의 안쪽 또는 바깥쪽에 배치된 평면 형상을 갖는 발광 소자.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제3 항에 있어서, 상기 제1 내지 제M 발광 셀의 면적의 합은 상기 제M+1 내지 제2M 발광 셀의 면적의 합과 동일한 발광 소자.
  22. 삭제
KR1020150026968A 2015-02-26 2015-02-26 발광 소자 KR102268107B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150026968A KR102268107B1 (ko) 2015-02-26 2015-02-26 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150026968A KR102268107B1 (ko) 2015-02-26 2015-02-26 발광 소자

Publications (2)

Publication Number Publication Date
KR20160104232A KR20160104232A (ko) 2016-09-05
KR102268107B1 true KR102268107B1 (ko) 2021-06-22

Family

ID=56938691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150026968A KR102268107B1 (ko) 2015-02-26 2015-02-26 발광 소자

Country Status (1)

Country Link
KR (1) KR102268107B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081831B (zh) * 2019-11-20 2021-03-23 华南师范大学 基于多电极的照明通信器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090237935A1 (en) 2002-08-29 2009-09-24 Seoul Semiconductor Co., Ltd. Light emitting device having light emitting elements
US20110210352A1 (en) 2010-02-27 2011-09-01 Su Yeol Lee Semiconductor light emitting device having multi-cell array, light emitting module, and illumination apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130087894A (ko) * 2012-01-30 2013-08-07 일진엘이디(주) 발광 소자 및 그 리페어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090237935A1 (en) 2002-08-29 2009-09-24 Seoul Semiconductor Co., Ltd. Light emitting device having light emitting elements
US20110210352A1 (en) 2010-02-27 2011-09-01 Su Yeol Lee Semiconductor light emitting device having multi-cell array, light emitting module, and illumination apparatus

Also Published As

Publication number Publication date
KR20160104232A (ko) 2016-09-05

Similar Documents

Publication Publication Date Title
KR102357188B1 (ko) 발광 소자
KR101902392B1 (ko) 발광 소자
KR102087933B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
TWI488284B (zh) 發光元件
KR101871372B1 (ko) 발광 소자
JP5858633B2 (ja) 発光素子、発光素子パッケージ
KR102087935B1 (ko) 발광 소자
US9673254B2 (en) Light emitting device
JP6328420B2 (ja) 発光素子
KR20160115301A (ko) 발광 소자 패키지
KR101830719B1 (ko) 발광 소자
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102194805B1 (ko) 발광소자
KR102362306B1 (ko) 발광 소자
KR102268107B1 (ko) 발광 소자
KR102465406B1 (ko) 발광 소자
US11367819B2 (en) Light-emitting device array and light-emitting apparatus including light-emitting device array
US10014259B2 (en) Light emitting device, light emitting device package comprising light emitting device, and light emitting apparatus comprising light emitting device package
KR102346157B1 (ko) 발광 소자 패키지
US10217902B2 (en) Light emitting device and lighting apparatus including the same
KR102362307B1 (ko) 발광 소자
KR20170082872A (ko) 발광소자
KR20160059128A (ko) 발광 소자
KR102365836B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant