KR20160059128A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20160059128A
KR20160059128A KR1020140160575A KR20140160575A KR20160059128A KR 20160059128 A KR20160059128 A KR 20160059128A KR 1020140160575 A KR1020140160575 A KR 1020140160575A KR 20140160575 A KR20140160575 A KR 20140160575A KR 20160059128 A KR20160059128 A KR 20160059128A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
emitting cells
emitting device
electrode
Prior art date
Application number
KR1020140160575A
Other languages
English (en)
Inventor
나민규
김명수
김성균
김청송
문지형
홍기석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140160575A priority Critical patent/KR20160059128A/ko
Publication of KR20160059128A publication Critical patent/KR20160059128A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예의 발광 소자는 기판과, 기판 상에 경계 영역에 의해 서로 제1 방향으로 이격되어 배치된 제1 내지 제N(여기서, N은 2 이상의 양의 정수) 발광 셀과, 제1 내지 제N 발광 셀을 서로 연결하는 제1 내지 제N-1 연결 전극과, 제1 내지 제N 발광 셀과 제1 내지 제N-1 연결 전극 사이에 배치된 절연층을 포함하고, 제1 내지 제N 발광 셀 각각은 기판 위의 제1 반도체층과, 제1 반도체층 위의 활성층과, 활성층 위의 제2 반도체층과, 제1 반도체층의 노출된 상면 위의 제1 전극 및 제2 반도체층 위의 제2 전극을 포함하고, 제1 내지 제N 발광 셀 중 인접하는 발광 셀 간의 제1 방향으로의 최소 이격 거리는 4 ㎛ 내지 20 ㎛일 수 있다.

Description

발광 소자{Light emitting device}
실시 예는 발광 소자에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 LED(Light Emitting Diode)가 개발되었다.
이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율ㆍ고출력칩 및 패키징 기술에 의한 고휘도의 구현이다.
일반적으로 고전압용 발광 소자는 빛을 발생하는 발광 구조물들과, 전원이 공급되는 제1 전극과 제2 전극과, 발광 구조물들을 서로 연결하는 연결 배선을 포함한다. 이때, 연결 배선이 배치되는 복수 개의 발광 구조물 사이의 이격 거리가 너무 좁거나 발광 구조물의 경사각이 너무 클 경우, 연결 배선이 단락되어 발광 소자의 불량이 야기될 수 있다.
실시 예는 발광 셀을 연결하는 연결 전극의 단선을 방지할 수 있는 발광 소자를 제공한다.
실시 예의 발광 소자는, 기판; 상기 기판 상에 경계 영역에 의해 서로 제1 방향으로 이격되어 배치된 제1 내지 제N(여기서, N은 2 이상의 양의 정수) 발광 셀; 상기 제1 내지 제N 발광 셀을 서로 연결하는 제1 내지 제N-1 연결 전극; 상기 제1 내지 제N 발광 셀과 상기 제1 내지 제N-1 연결 전극 사이에 배치된 절연층을 포함하고, 상기 제1 내지 제N 발광 셀 각각은 상기 기판 위의 제1 반도체층; 상기 제1 반도체층 위의 활성층; 상기 활성층 위의 제2 반도체층; 상기 제1 반도체층의 노출된 상면 위의 제1 전극; 및 상기 제2 반도체층 위의 제2 전극을 포함하고, 상기 제1 내지 제N 발광 셀 중 인접하는 발광 셀 간의 상기 제1 방향으로의 최소 이격 거리는 4 ㎛ 내지 20 ㎛일 수 있다.
제k(1 ≤ k ≤ N-1) 연결 전극은 제k 발광 셀의 상기 제1 전극과 제k+1 발광 셀의 상기 제2 전극을 전기적으로 연결할 수 있다.
상기 인접하는 발광 셀 간의 상기 최소 이격 거리는 상기 인접하는 발광 셀의 상기 제1 반도체층의 저면 간의 이격 거리에 해당할 수 있다.
상기 인접하는 발광 셀 간의 상기 제1 방향으로의 최대 이격 거리는 10 ㎛ 내지 30 ㎛일 수 있다. 상기 인접하는 발광 셀 간의 상기 최대 이격 거리는 상기 인접하는 발광 셀의 상기 제1 반도체층의 노출된 상면 간의 이격 거리에 해당할 수 있다.
상기 제1 내지 제N 발광 셀 각각에서 상기 제1 반도체층의 측벽의 경사각은 66°이하일 수 있다. 상기 경사각은 49.4° 내지 65.4°일 수 있다.
상기 제1 내지 제N 발광 셀 각각에서 상기 제1 반도체층의 높이는 5.5 ㎛ 내지 7.5 ㎛일 수 있다. 상기 최대 이격 거리와 상기 최소 이격 거리 간의 차이는 5 ㎛ 이상일 수 있다.
제k(1 ≤ k ≤ N-1) 연결 전극은 제k 발광 셀의 상기 제1 전극과 제k+1 발광 셀의 상기 제1 전극을 전기적으로 연결할 수도 있다.
상기 발광 소자는 상기 제1 내지 제N-1 발광 셀 중 어느 하나의 발광 셀의 상기 제2 반도체층 위에 배치된 제1 패드; 및 상기 제1 내지 제N-1 발광 셀 중 다른 하나의 발광 셀의 상기 제1 반도체층 위에 배치된 제2 패드를 더 포함할 수 있다.
실시 예에 따른 발광 소자는 인접하는 발광 셀 간의 최소 이격 거리, 최대 이격 거리 및 발광 셀 각각의 제1 반도체층의 경사각을 최적으로 구현함으로써, 인접하는 발광 셀을 연결하는 연결 전극의 단선을 방지할 수 있어, 개선된 신뢰성을 가질 수 있다.
도 1은 일 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자를 I-I'선으로 절개한 단면도를 나타낸다.
도 3은 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 4는 도 3에 도시된 발광 소자의 회로도를 나타낸다.
도 5는 인접한 발광 셀 간의 비교 례와 실시 예에 의한 최소 이격 거리를 나타내는 그래프이다.
도 6a 및 도 6b는 비교 례와 실시 예의 발광 소자에서 제6 및 제7 발광 셀을 연결하는 제6 연결 전극을 광학 현미경으로 촬영한 사진을 나타낸다.
도 7a 및 도 7b는 주사 전자 현미경으로 촬영한 비교 례에 의한 발광 소자의 사진을 나타낸다.
도 8a 및 도 8b는 SEM으로 촬영한 실시 례에 의한 발광 소자의 사진을 나타낸다.
도 9는 비교 례와 실시 예의 발광 소자에 흐르는 전류와 전압을 나타내는 그래프이다.
도 10은 실시 예에 의한 발광 소자가 정상적으로 동작하는 상황에서 측정된 최소 이격 거리와 최대 이격 거리를 나타낸다.
도 11은 D1, D2 및 H에 따른 경사각을 보이는 표이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 일 실시 예에 의한 발광 소자(100A)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100A)를 I-I'선으로 절개한 단면도를 나타낸다.
도 1 및 도 2를 참조하면, 발광 소자(100A)는 기판(110), 제1 내지 제N 발광 셀(또는, 발광 영역), 절연층(150), 제1 내지 제N-1 연결 전극 및 제1 및 제2 패드(또는, 본딩 패드)(170, 172)를 포함할 수 있다. 여기서, N은 2 이상의 양의 정수이다. 만일, N=7일 경우, 발광 소자(100A)는 기판(110), 제1 내지 제7 발광 셀(P1 내지 P7), 절연층(150), 제1 내지 제6 연결 전극(160-1 내지 160-6), 제1 및 제2 패드(170, 172)를 포함할 수 있다.
이하, 설명의 편의상 N=7인 것으로 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, N이 7보다 작거나 큰 경우에도 하기의 설명은 적용될 수 있음은 물론이다.
기판(110) 위에 제1 내지 제7 발광 셀(P1 내지 P7)이 배치될 수 있다.
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한, 기판(110)은 절연성 기판일 수 있다. 또는, 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판일 수도 있다. 만일, 기판(110)이 전도성 기판일 경우, 기판(110)과 제1 내지 제7 발광 셀(P1 내지 P7) 사이에 절연층(미도시)이 배치될 수도 있다.
예를 들어, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 경계 영역(S)에서 기판(110)의 상면에 요철 패턴(112)이 형성될 수도 있다.
또한, 비록 도시되지는 않았지만, 기판(110)과 제1 내지 제7 발광 셀(P1 내지 P7) 사이에 버퍼층이 더 배치될 수도 있다. 버퍼층은 Ⅲ족 - Ⅴ족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 버퍼층은 기판(110)과 제1 내지 제7 발광 셀(P1 내지 P7) 사이의 격자 상수의 차이를 줄여주는 역할을 한다.
제1 내지 제7 발광 셀(P1 내지 P7)은 기판(110) 상에 경계 영역(S)에 의해 서로 제1 방향(예를 들어, y축 방향)으로 이격되어 배치될 수 있다.
제1 내지 제7 발광 셀(P1 내지 P7) 각각은 기판(110) 상에 배치된 발광 구조물(120), 전도층(130), 제1 및 제2 전극(142, 144)을 포함할 수 있다. 발광 구조물(120)은 제1 반도체층(또는, 제1 도전형 반도체층)(122), 활성층(124) 및 제2 반도체층(또는, 제2 도전형 반도체층)(126)을 포함할 수 있다. 이때, 제1 반도체층(122), 활성층(124) 및 제2 반도체층(126)은 기판(110) 상에 발광 구조물(120)의 두께 방향(예를 들어, x축 방향)으로 순차적으로 적층될 수 있다.
제1 반도체층(122)은 기판(110) 위에 배치되며, 반도체 화합물로 형성될 수 있다. 제1 반도체층(122)은 Ⅲ족-Ⅴ족, Ⅱ족-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예컨대, 제1 반도체층(122)은 InxAlyGa1-x-yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(124)은 제1 반도체층(122)과 제2 반도체층(126) 사이에 배치되며, 제1 반도체층(122) 및 제2 반도체층(126)으로부터 각각 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(124)은 반도체 화합물, 예컨대, Ⅲ족-Ⅴ족, Ⅱ족-Ⅵ족의 화합물 반도체일 수 있으며, 이중 접합 구조, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(124)이 양자우물구조인 경우 예컨데, InxAlyGa1-x-yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0=a=1, 0=b=1, 0=a+b=1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.
제2 반도체층(126)은 활성층(124) 위에 배치되며, 반도체 화합물로 형성될 수 있다. 제2 반도체층(126)은 Ⅲ족-Ⅴ족, Ⅱ족-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.
예컨대, 제2 반도체층(126)은 InxAlyGa1-x-yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체일 수 있다. 예를 들어 제2 반도체층(126)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
발광 구조물(120)은 제1 반도체층(122) 일부를 노출할 수 있다. 즉, 발광 구조물(120)은 제2 반도체층(126), 활성층(124) 및 제1 반도체층(122)의 일부가 메사 식각(mesa etching)되어 제1 반도체층(122)의 일부를 노출할 수 있다. 이때 메사 식각에 의하여 노출되는 제1 반도체층(122)의 노출면은 활성층(124)의 하면보다 낮게 위치할 수 있다. 여기서, 메사 식각은 건식 식각 또는 습식 식각 중 적어도 하나를 포함할 수 있다.
활성층(124)과 제1 반도체층(122) 사이, 또는 활성층(124)과 제2 반도체층(126) 사이에 도전형 클래드층(clad layer, 미도시)이 더 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN)로 형성될 수 있다.
발광 구조물(120)은 제2 반도체층(126) 아래에 제3 반도체층(미도시)을 더 포함할 수 있으며, 제3 반도체층은 제2 반도체층(126)과 반대의 극성을 가질 수 있다. 제1 반도체층(122)은 n형 반도체층이고 제2 반도체층(126)은 p형 반도체층으로 구현되거나, 제1 반도체층(122)은 p형 반도체층이고, 제2 반도체층(126)은 n형 반도체층으로 구현될 수 있다. 이에 따라 발광 구조물(120)은 n-p 접합, p-n 접합, n-p-n 접합, 및 p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다.
발광 구조물(120)은 경계 영역(S)에 의해 7개로 나뉘어지고, 제1 내지 제7 발광 셀(P1 내지 P7) 각각은 나뉘어진 각 발광 구조물(120)을 포함할 수 있다. 즉, 경계 영역(S)은 제1 내지 제7 발광 셀(P1 내지 P7) 중 이웃하는 발광 셀 사이에 위치하는 영역일 수 있다. 또한, 경계 영역(S)은 제1 내지 제7 발광 셀(P1 내지 P7) 각각의 둘레에 위치하는 영역일 수 있다. 경계 영역(S)은 제1 반도체층(122), 활성층(124) 및 제2 반도체층(126)을 제1 내지 제7 발광 셀(P1 내지 P7)로 구분하는 역할을 한다.
전도층(130)은 제2 전극(144)과 발광 구조물(120) 사이에 배치될 수 있다. 즉, 전도층(130)은 제2 전극(144)과 제2 반도체층(126) 사이에 배치될 수 있다. 전도층(130)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다. 전도층(130)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminium Zinc Oxide), ATO(Aluminium Tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
제1 전극(142)은 제1 반도체층(122) 위에 배치되고, 제2 전극(144)은 제2 반도체층(126) 위에 배치될 수 있다. 제1 전극(142) 및 제2 전극(144) 각각은 도전성을 갖는 금속 물질을 포함할 수 있다.
절연층(150)은 제1 내지 제7 발광 셀(P1 내지 P7)과 제1 내지 제6 연결 전극(160-1 내지 160-6) 사이에 배치될 수 있다. 도 1을 참조하면, 절연층(150)은 제1 내지 제7 발광 셀(P1 내지 P7) 및 경계 영역(S) 상에 배치된다. 절연층(150)은 투광성 절연 물질, 예컨대, SOG(Spin On Glass), Ta2O5, TiO2, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다. 예컨대, 절연층(150)은 제1 내지 제7 발광 셀(P1 내지 P7)의 상면 및 측면을 덮고, 경계 영역(S)을 덮을 수 있다.
제1 내지 제N-1 연결 전극은 절연층(150) 상에 배치되며, 복수의 발광 셀(P1 내지 PN)을 전기적으로 직렬 연결할 수 있다. N=7인 경우, 제1 내지 제6 연결 전극(160-1 내지 160-6)은 제1 패드(170)가 위치하는 제1 발광 셀(P1)을 시점으로 하고, 제2 패드(172)가 위치하는 제7 발광 영역(P7)을 종점으로 하여 제1 내지 제7 발광 셀(P1 내지 P7)을 직렬 연결할 수 있다.
제1 내지 제N-1 연결 전극 중 하나인 제k 연결 전극은 제k 발광 셀의 제1 전극(142)과 제k+1 발광 셀의 제2 전극(144)을 전기적으로 연결할 수 있다. 여기서, 1 ≤ k ≤ N-1 이다.
도 1을 참조하면, 제1 내지 제6 연결 전극(160-1 내지 160-6)은 제k 발광 영역, 제k+1 발광 영역 및 이들 사이의 경계 영역(S)에 배치될 수 있다. N=7인 경우, 전술한 제1 내지 제7 발광 셀(P1 내지 P7)은 제1 내지 제6 연결 전극(160-1 내지 160-6)에 의해 서로 전기적으로 연결될 수 있다. 즉, 제1 연결 전극(160-1)은 제1 발광 셀(P1)과 제2 발광 셀(P2)을 전기적으로 연결하고, 제2 연결 전극(160-2)은 제2 발광 셀(P2)과 제2 발광 셀(P3)을 전기적으로 연결하고, 제3 연결 전극(160-3)은 제3 발광 셀(P3)과 제4 발광 셀(P4)을 전기적으로 연결하고, 제4 연결 전극(160-4)은 제4 발광 셀(P4)과 제5 발광 셀(P5)을 전기적으로 연결하고, 제5 연결 전극(160-5)은 제5 발광 셀(P5)과 제6 발광 셀(P6)을 전기적으로 연결하고, 제6 연결 전극(160-6)은 제6 발광 셀(P6)과 제7 발광 셀(P7)을 전기적으로 연결할 수 있다.
비록 도시되지는 않았지만, 제1 내지 제6 연결 전극(160-1 내지 160-6)과 제2 전극(144) 사이에 전류 차단층이 더 배치될 수도 있다. 전류 차단층은 제1 내지 제6 연결 전극(160-1 내지 160-6)보다 전기 전도성이 낮은 물질, 제2 반도체층(126)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
제1 패드(170)는 제1 내지 제N-1 발광 셀 중 어느 하나의 발광 셀의 제2 반도체층(126) 위에 배치될 수 있다. 도 1에 예시된 발광 소자(100A)의 경우 제1 패드(170)는 제1 발광 셀(P1)의 제2 반도체층(126) 위에 배치된 것으로 예시되어 있다. 제1 패드(170)는 제1 발광 셀(P1)의 제2 반도체층(126)과 접촉하며, 제1 전원을 제공받기 위해 와이어(미도시)가 본딩될 수 있다.
제2 패드(172)는 제1 내지 제N-1 발광 셀 중 다른 하나의 발광 셀의 제1 반도체층(122) 위에 배치될 수 있다. 도 1에 예시된 발광 소자(100A)의 경우 제2 패드(172)는 제7 발광 셀(P7)의 제1 반도체층(122) 위에 배치된 것으로 예시되어 있다. 이와 같이, 제2 패드(172)는 제7 발광 셀(P7)의 제1 반도체층(122)과 접촉하며, 제2 전원을 제공받기 위해 와이어(미도시)가 본딩될 수 있다.
도 1에 예시된 바와 같이 제1 내지 제7 발광 셀(P1 내지 P7)은 제1 내지 제6 연결 전극(160-1 내지 160-6)에 의해 서로 직렬 연결될 수도 있지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 제1 내지 제7 발광 셀(P1 내지 P7)은 제1 내지 제6 연결 전극(160-1 내지 160-6)에 의해 병렬 연결될 수도 있고, 직렬 연결과 병렬 연결을 모두 포함할 수도 있다.
도 3은 다른 실시 예에 의한 발광 소자(100B)의 단면도를 나타내고, 도 4는 도 3에 도시된 발광 소자(100B)의 회로도를 나타낸다.
도 1에 도시된 발광 소자(100A)의 경우, 제k 연결 전극은 제k 발광 셀의 제1 전극(142)과 제k+1 발광 셀의 제2 전극(144)을 전기적으로 연결한다. 예를 들어, 도 2에 도시된 바와 같이, 제4 연결 전극(160-4)은 제4 발광 셀(P4)의 제1 전극(142)과 제5 발광 셀의 제2 전극(144)을 전기적으로 연결한다.
그러나, 다른 실시 예에 의하면, 도 3 및 도 4에 예시된 바와 같이, 제k 연결 전극(160-k)은 제k 발광 셀(Pk)의 제1 전극(142)과 제k+1 발광 셀(P(k+1))의 제1 전극(142)을 전기적으로 연결할 수도 있다. 이 경우, 도 4를 참조하면, 복수 개의 발광 셀들(Pk, P(k+1))의 음극이 서로 연결됨을 나타낸다.
전술한 차이점을 제외하면, 도 3에 도시된 발광 소자(100B)는 도 2에 도시된 발광 소자(100A)와 동일하므로, 이들에 대한 중복되는 설명을 생략한다.
도 1 내지 도 4에 도시된 연결 형태 이외에도 제1 내지 제N 발광 셀은 제1 내지 제N-1 연결 전극에 의해 다양한 형태로 연결될 수 있다. 또한, 복수의 연결 전극의 개수가 복수의 발광 셀의 개수보다 반드시 한 개 더 적은 것은 아닐 수 있다.
이하, 실시 예에 의한 발광 소자에서 인접한 발광 셀 간의 최소 이격 거리, 최대 이격 거리 및 각 발광 셀의 특징에 대해 첨부된 도면을 참조하여 다음과 같이 살펴본다. 설명의 편의상 도 2 및 도 3에 도시된 발광 소자(100A, 100B)를 참조하여 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 도 2 및 도 3에 예시된 발광 소자(100A, 100B)와 다른 구조를 갖는 발광 소자의 경우에도 하기의 설명은 적용될 수 있다.
도 5는 인접한 발광 셀 간의 비교 례와 실시 예에 의한 최소 이격 거리를 나타내는 그래프로서, 횡축은 최소 이격 거리(D1)를 나타내고 종축은 밀도(또는, 빈도수)를 나타낸다.
도 6a 및 도 6b는 비교 례와 실시 예의 발광 소자에서 제6 및 제7 발광 셀(P6, P7)을 연결하는 제6 연결 전극(160-6)을 광학 현미경(OM:Optical Microscopy)으로 촬영한 사진을 나타낸다.
도 7a 및 도 7b는 주사 전자 현미경(SEM:Scanning Electron Microscopy)으로 촬영한 비교 례에 의한 발광 소자의 사진을 나타내고, 도 8a 및 도 8b는 SEM으로 촬영한 실시 례에 의한 발광 소자의 사진을 나타낸다.
먼저, 인접한 발광 셀 간의 최소 이격 거리란, 인접하는 발광 셀의 제1 반도체층의 저면 간의 이격 거리를 의미할 수 있다. 도 2 및 도 3을 참조하면, 인접하는 제4 및 제5 발광 셀(P4, P5)[또는, 제k 및 제k+1 발광 셀(Pk, P(k+1)]의 최소 이격 거리는 제1 반도체층(122)의 저면(122L) 간의 이격 거리(D1)에 해당할 수 있다.
다음으로, 인접한 발광 셀 간의 최대 이격 거리란, 인접하는 발광 셀의 제1 반도체층의 노출된 상면 간의 이격 거리를 의미할 수 있다. 도 2 및 도 3을 참조하면, 인접하는 제4 및 제5 발광 셀(P4, P5)[또는, 제k 및 제k+1 발광 셀(Pk, P(k+1)] 간의 최대 이격 거리는 제1 반도체층(122)의 노출된 상면(122H) 간의 이격 거리(D2)에 해당할 수 있다.
비교 례 및 실시 예에 의한 최소 이격 거리(D1) 및 최대 이격 거리(D2)를 살펴보기 위해, 도 5에 도시된 바와 같이, 비교 례(210)에 의한 발광 소자의 샘플 개수를 33개로 준비하고, 실시 예(212)에 의한 발광 소자의 샘플 개수를 21개로 준비하였다. 이때, 비교 례(210)의 경우, 최소 이격 거리(D1)의 평균은 3.75 ㎛이고, D1의 표준 편차는 1.87 ㎛이고, D1의 최소값은 0.8 ㎛이고, D1의 최대값은 6.7 ㎛이다. 반면에 실시 예(212)의 경우, 최소 이격 거리(D1)의 평균은 9.18 ㎛이고, D1의 표준 편차는 1.00 ㎛이고, D1의 최소값은 7.5 ㎛이고, D1의 최대값은 10.6 ㎛이다.
도 6a, 도 7a 및 도 7b를 참조하면, 비교 례에 의한 발광 소자의 경우, 최소 이격 거리(D1)가 4 ㎛보다 작기 때문에 제6 연결 전극(160-6)에 불량이 발생함을 알 수 있다.
반면에, 도 6b, 도 8a 및 도 8b를 참조하면, 실시 례에 의한 발광 소자의 경우, 최소 이격 거리(D1)가 4 ㎛ 이상이기 때문에, 제6 연결 전극(160-6)이 양호함을 알 수 있다. 따라서, 제1 내지 제7 발광 셀(P1 내지 P7) 중 인접하는 발광 셀 간의 제1 방향(예를 들어, y축 방향)으로의 최소 이격 거리(D1)는 4 ㎛ 내지 20 ㎛ 예를 들어, 5 ㎛ 내지 17 ㎛일 수 있으나, 실시 예는 이에 국한되지 않는다.
도 9는 비교 례와 실시 예의 발광 소자에 흐르는 전류와 전압을 나타내는 그래프이다.
전술한 바와 같이, 비교 례(220)에 의한 발광 소자에 불량이 발생할 경우 도 9에 예시된 바와 같이 전류가 흐르지 않는다. 반면에, 실시 예(222)에 의한 발광 소자는 양호하기 때문에 전압이 인가됨에 따라 전류가 증가함을 알 수 있다.
또한, 제1 내지 제7 발광 셀(P1 내지 P7) 중 인접하는 발광 셀 간의 제1 방향(예를 들어, y축 방향)으로의 최대 이격 거리(D2)는 10 ㎛ 내지 30 ㎛ 예를 들어, 13 ㎛ 내지 25 ㎛일 수 있다.
또한, 최대 이격 거리(D2)와 최소 이격 거리(D1) 간의 차이는 5 ㎛ 이상일 수 있다. 예를 들어, 도 2 및 도 3에 도시된 제1 반도체층(122)의 높이(H1, H2)가 대략 7 ㎛일 때, D2와 D1간의 차이는 6 ㎛ 이상, 바람직하게는 6.4 ㎛ 이상일 수 있으나, 실시 예는 이에 국한되지 않는다.
도 10은 실시 예에 의한 발광 소자(100A)가 정상적으로 동작하는 상황에서 측정된 최소 이격 거리(D1)와 최대 이격 거리(D2)를 나타낸다. 여기서, 각 사진의 좌측 하단에 기재된 수치는 세로 방향인 z축 방향으로 발광 셀들이 이격된 거리, 예를 들어, 제4 및 제7 발광 셀(P4, P7) 간의 이격된 거리(D1, D2)를 나타낸다. 또한, 각 사진의 우측 상단에 기재된 수치는 가로 방향인 y축 방향으로 발광 셀들이 이격된 거리, 예를 들어, 제4 및 제5 발광 셀(P4, P5) 간의 이격된 거리(D1, D2)를 나타낸다.
도 10에서, D1과 D2가 측정된 조건으로서, Case 1은 순방향 동작 전압(Vf)이 33볼트이고 온도가 85℃이고 습도가 85%인 경우이고, Case 2는 순방향 동작 전압(Vf)이 66볼트이고 온도가 85℃이고 습도가 85%인 경우이고, Case 3은 순방향 동작 전압(Vf)이 22볼트이고 온도가 60℃이고 습도가 90%인 경우이고, Case 4는 순방향 동작 전압(Vf)이 33볼트이고 온도가 60℃이고 습도가 90%인 경우이고, Case 5는 순방향 동작 전압(Vf)이 66볼트이고 온도가 60℃이고 습도가 90%인 경우를 나타낸다.
또한, 도 10를 참조하면, 발광 소자(100A)가 정상적으로 동작할 때, 가로 방향과 세로 방향의 최소 이격 거리(D1)는 모두 4 ㎛보다 큼을 알 수 있다. 예를 들어, 최소 이격 거리(D1)는 모두 4 ㎛ 내지 20 ㎛의 범주에 속함을 알 수 있다. 또한, 발광 소자(100A)가 정상적으로 동작할 때, 가로 방향과 세로 방향의 최대 이격 거리(D2)는 모두 10 ㎛ 내지 30 ㎛의 범주에 속함을 알 수 있다.
또한, 제1 내지 제N 발광 셀 각각에서 제1 반도체층(122)의 높이는 5.5 ㎛ 내지 7.5 ㎛일 수 있다. 만일, N=7인 경우 제1 내지 제7 발광 셀(P1 내지 P7) 각각에서 제1 반도체층(122)의 높이(H1, H2)는 5.5 ㎛ 내지 7.5 ㎛일 수 있다.
또한, 제1 내지 제N-1 발광 셀 각각에서 제1 반도체층(122)의 측벽의 경사각(θ1, θ2)은 전술한 최소 이격 거리(D1), 최대 이격 거리(D2)와 각 발광 셀에서 제1 반도체층(122)의 높이(H1, H2)를 통해 다음 수학식 1과 같이 도출할 수 있다.
Figure pat00001
여기서, θ는 θ1과 θ2가 동일할 때 θ1과 θ2를 각각 나타내고, H는 H1과 H2가 동일할 때 H1과 H2를 각각 나타내고, X는 다음 수학식 2와 같다.
Figure pat00002
도 11은 D1, D2 및 H에 따른 경사각(θ)을 보이는 표이다. 여기서, Case 1, Case 2, Case 3, Case 4 및 Case 5는 도 10에서 설명한 바와 같다.
도 11을 참조하면 경사각(θ)은 66°를 초과하지 않음을 알 수 있다. 경사각(θ)은 66°이하 예를 들어 49.4° 내지 65.4°일 수 있지만, 실시 예는 이에 국한되지 않는다.
실시 예에 의한 발광 소자는 최적화된 최소 이격 거리(D1), 최대 이격 거리(D2), 높이(H, H1, H2) 및 경사각(θ, θ1, θ2)을 가짐으로써, 인접한 발광 셀의 사이 즉, 경계 영역(S)에서 연결 전극(160-1 내지 160-6)의 끊어짐이 방지될 수 있다. 따라서, 실시 예에 의한 발광 소자의 신뢰성이 증가할 수 있다.
실시 예에 따른 발광 소자는 패키지 형태로 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B: 발광 소자 110: 기판
120: 발광 구조물 122: 제1 반도체층
124: 활성층 126: 제2 반도체층
130: 도전층 142: 제1 전극
144: 제2 전극 150: 절연층
160-1 내지 160-6: 연결 전극 170: 제1 패드
172: 제2 패드

Claims (11)

  1. 기판;
    상기 기판 상에 경계 영역에 의해 서로 제1 방향으로 이격되어 배치된 제1 내지 제N(여기서, N은 2 이상의 양의 정수) 발광 셀;
    상기 제1 내지 제N 발광 셀을 서로 연결하는 제1 내지 제N-1 연결 전극;
    상기 제1 내지 제N 발광 셀과 상기 제1 내지 제N-1 연결 전극 사이에 배치된 절연층을 포함하고,
    상기 제1 내지 제N 발광 셀 각각은
    상기 기판 위의 제1 반도체층;
    상기 제1 반도체층 위의 활성층;
    상기 활성층 위의 제2 반도체층;
    상기 제1 반도체층의 노출된 상면 위의 제1 전극; 및
    상기 제2 반도체층 위의 제2 전극을 포함하고,
    상기 제1 내지 제N 발광 셀 중 인접하는 발광 셀 간의 상기 제1 방향으로의 최소 이격 거리는 4 ㎛ 내지 20 ㎛인 발광 소자.
  2. 제1 항에 있어서, 제k(1 ≤ k ≤ N-1) 연결 전극은 제k 발광 셀의 상기 제1 전극과 제k+1 발광 셀의 상기 제2 전극을 전기적으로 연결하는 발광 소자.
  3. 제1 항에 있어서, 상기 인접하는 발광 셀 간의 상기 최소 이격 거리는 상기 인접하는 발광 셀의 상기 제1 반도체층의 저면 간의 이격 거리에 해당하는 발광 소자.
  4. 제1 항에 있어서, 상기 인접하는 발광 셀 간의 상기 제1 방향으로의 최대 이격 거리는 10 ㎛ 내지 30 ㎛인 발광 소자.
  5. 제3 항에 있어서, 상기 인접하는 발광 셀 간의 상기 최대 이격 거리는 상기 인접하는 발광 셀의 상기 제1 반도체층의 노출된 상면 간의 이격 거리에 해당하는 발광 소자.
  6. 제1 항에 있어서, 상기 제1 내지 제N 발광 셀 각각에서 상기 제1 반도체층의 측벽의 경사각은 66° 이하인 발광 소자.
  7. 제6 항에 있어서, 상기 경사각은 49.4° 내지 65.4°인 발광 소자.
  8. 제1 항에 있어서, 상기 제1 내지 제N 발광 셀 각각에서 상기 제1 반도체층의 높이는 5.5 ㎛ 내지 7.5 ㎛인 발광 소자.
  9. 제3 항에 있어서, 상기 최대 이격 거리와 상기 최소 이격 거리 간의 차이는 5 ㎛ 이상인 발광 소자.
  10. 제1 항에 있어서, 제k(1 ≤ k ≤ N-1) 연결 전극은 제k 발광 셀의 상기 제1 전극과 제k+1 발광 셀의 상기 제1 전극을 전기적으로 연결하는 발광 소자.
  11. 제1 항에 있어서, 상기 발광 소자는
    상기 제1 내지 제N-1 발광 셀 중 어느 하나의 발광 셀의 상기 제2 반도체층 위에 배치된 제1 패드; 및
    상기 제1 내지 제N-1 발광 셀 중 다른 하나의 발광 셀의 상기 제1 반도체층 위에 배치된 제2 패드를 더 포함하는 발광 소자.
KR1020140160575A 2014-11-18 2014-11-18 발광 소자 KR20160059128A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140160575A KR20160059128A (ko) 2014-11-18 2014-11-18 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140160575A KR20160059128A (ko) 2014-11-18 2014-11-18 발광 소자

Publications (1)

Publication Number Publication Date
KR20160059128A true KR20160059128A (ko) 2016-05-26

Family

ID=56104559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140160575A KR20160059128A (ko) 2014-11-18 2014-11-18 발광 소자

Country Status (1)

Country Link
KR (1) KR20160059128A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194618A1 (ko) * 2018-04-05 2019-10-10 엘지이노텍 주식회사 반도체 소자 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194618A1 (ko) * 2018-04-05 2019-10-10 엘지이노텍 주식회사 반도체 소자 패키지
US11894307B2 (en) 2018-04-05 2024-02-06 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device package

Similar Documents

Publication Publication Date Title
US10475978B2 (en) Light emitting device package having improved reliability, and lighting apparatus including the package
US10593836B2 (en) Light-emitting device
US9673254B2 (en) Light emitting device
US20180277719A1 (en) Light-emitting device package and light-emitting apparatus comprising same
KR20160115301A (ko) 발광 소자 패키지
KR20150142327A (ko) 발광 소자 및 발광 소자 패키지
KR102569249B1 (ko) 발광 소자 패키지
US10373938B2 (en) Light emitting element
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20160115868A (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치
KR20170009242A (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR102540645B1 (ko) 발광소자
KR102194805B1 (ko) 발광소자
US11367819B2 (en) Light-emitting device array and light-emitting apparatus including light-emitting device array
KR102362306B1 (ko) 발광 소자
KR20160059128A (ko) 발광 소자
US10014259B2 (en) Light emitting device, light emitting device package comprising light emitting device, and light emitting apparatus comprising light emitting device package
KR102268107B1 (ko) 발광 소자
KR20160047766A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20170082872A (ko) 발광소자
KR102182020B1 (ko) 발광 소자
US10217902B2 (en) Light emitting device and lighting apparatus including the same
KR102362307B1 (ko) 발광 소자
KR102365836B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
KR20160096328A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application