KR100813070B1 - 발광 소자 패키지 및 그 제조방법 - Google Patents

Abstract

본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 서브 마운트에 발광 소자가 형성되는 발광 소자 패키지 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 기판에 복수의 반도체층을 형성하는 단계와; 상기 기판의 외측면에 절연막을 형성하는 단계와; 상기 반도체층과 연결되는 전극을 형성하는 단계와; 상기 반도체층 상측을 채우는 봉지층을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

발광 소자, 전극, 패키지, 서브 마운트, 홈.

Description

발광 소자 패키지 및 그 제조방법{LED package and method of manufacturing the same}

도 1은 종래의 발광 소자 패키지의 일례를 나타내는 단면도이다.

도 2 내지 도 13은 본 발명의 제1실시예를 나타내는 단면도로서,

도 2는 기판에 홈을 형성한 단계를 나타내는 단면도이다.

도 3 내지 도 5는 홈을 형성하는 과정을 나타내는 단면도이다.

도 6은 기판에 반도체층을 형성한 상태를 나타내는 단면도이다.

도 7은 반도체층을 나타내는 확대 단면도이다.

도 8은 반도체층을 식각한 상태를 나타내는 단면도이다.

도 9는 관통홀을 형성한 상태를 나타내는 단면도이다.

도 10은 절연막을 형성한 단계를 나타내는 단면도이다.

도 11은 본 발명의 제1실시예에 의한 발광 소자 패키지를 나타내는 단면도이다.

도 12는 본 발명의 제1실시예에 의한 발광 소자 패키지를 나타내는 평면도이다.

도 13은 반도체층과 전극의 접속을 나타내는 확대 단면도이다.

도 14는 본 발명의 제2실시예를 나타내는 확대 단면도이다.

도 15는 본 발명의 제3실시예를 나타내는 단면도이다.

<도면의 주요 부분에 대한 간단한 설명>

100 : 기판 110 : 홈

120 : 실리콘 질화물층 130 : 식각 마스크

200 : 반도체층 210 : 제1전도성 반도체층

220 : 발광층 230 : 제2전도성 반도체층

300 : 절연막 400 : 전극

410 : 와이어 본딩 패드 420 : 제1전극

430 : 제2전극 500 : 봉지층

본 발명은 발광 소자 패키지 및 그 제조방법에 관한 것으로 특히, 서브 마운트에 발광 소자가 형성되는 발광 소자 패키지 및 그 제조방법에 관한 것이다.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도 대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.

질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)에 의해 고출력 전자소자 개발 분야에서 많은 주목을 받아왔다. 이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다.

또한, 종래의 녹색 LED의 경우에는 처음에는 GaP로 구현이 되었는데, 이는 간접 천이형 재료로서 효율이 떨어져서 실용적인 순녹색 발광을 얻을 수 없었으나, InGaN 박박성장이 성공함에 따라 고휘도 녹색 LED 구현이 가능하게 되었다.

이와 같은 이점 및 다른 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다.

GaN 발광 다이오드의 효율은 백열등의 효율을 능가하였고, 현재는 형광등의 효율에 필적하기 때문에, GaN 계열의 LED 시장은 급속한 성장을 계속할 것으로 예상된다.

이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광통신 수단의 송신 모 듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL; Cold Cathode Fluorescence Lamp)을 대체하는 LED 백라이트, 형광등이나 백열전구를 대체할 수 있는 백색 발광 다이오드 조명 장치 및 신호 등에까지 응용이 확대되고 있다.

이러한 LED는 칩 단위로 제조되어 실리콘이나 세라믹으로 제작한 서브 마운트에 접합되어 패키지 형태로 사용하거나, 다른 패키지에 실장되어 사용된다.

도 1은 실리콘 서브 마운트를 이용하여 패키징된 LED 칩을 나타낸다.

이러한 서브 마운트를 이용한 LED 패키지는, 장착홈(11)이 형성된 실리콘 서브 마운트(10)에 전극(20)이 형성되고, 이러한 장착홈(11)에는 별도의 제조 공정에 의하여 제작된 LED 칩(30)이 솔더(solder: 31)에 의하여 장착된다.

상기 LED 칩(30)은 상기 전극(20)을 통하여 와이어 본딩 패드(12)에 연결되며, 이러한 전극(20)의 일측에는 반사막(도시되지 않음)이 위치할 수 있다. 또한, LED 칩(30) 상측에는 봉지재(40)가 채워지며, 이러한 봉지재(40)에는 색 변환을 위한 형광체가 포함될 수도 있다.

이와 같이, 종래의 실리콘 서브 마운트를 이용한 패키지는, LED 칩을 별도의 과정으로 제작하고, 이러한 LED 칩을 서브 마운트에 부착하기 위해서는 서브 마운트의 장착홈에 솔더링을 이용하여 부착하여야 하는 등 복잡한 공정이 필요한 단점이 있었다.

본 발명이 이루고자 하는 기술적 과제는, 실리콘 기판 위에 직접 발광 소자 를 성장시키고 패키징 함으로써, 공정이 간단하고 발광 면적을 향상시킬 수 있는 발광 소자 패키지 및 그 제조방법을 제공하는 데 있다.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 기판에 복수의 반도체층을 형성하는 단계와; 상기 기판의 외측면에 절연막을 형성하는 단계와; 상기 반도체층과 연결되는 전극을 형성하는 단계와; 상기 반도체층 상측을 채우는 봉지층을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

상기 기판은 실리콘 웨이퍼인 것이 바람직하며, 이러한 실리콘 웨이퍼는 발광 소자의 서브 마운트로 이용될 수 있다.

상기 반도체층은 상기 기판에 형성된 다수의 홈에 형성될 수 있고, 이때, 상기 다수의 홈 외측에 형성되는 반도체층을 식각하여 제거하는 단계가 더 포함될 수 있다.

또한, 상기 반도체층을 식각하여 제거하는 단계 후에는, 상기 홈과 홈 사이의 영역에 관통홀을 형성하는 단계가 더 포함될 수 있다.

상기 절연막은, 상기 관통홀과 반도체층의 외측 테두리를 덮는 것이 바람직하다.

한편, 상기 복수의 반도체층을 형성하는 단계는, 기판 상에 제1전도성 반도체층을 형성하는 단계와; 상기 제1전도성 반도체층 상에 발광층을 형성하는 단계와; 상기 발광층 상에 제2전도성 반도체층을 형성하는 단계를 포함하여 구성될 수 있다.

이때, 상기 제1전도성 반도체층은, 기판 상에 위치하는 버퍼층에 형성될 수 있고, 상기 버퍼층은, GaN, ZnO, 및 AlN 중 어느 하나로 형성되는 것이 바람직하다.

상기 전극을 형성하는 단계는, 상기 제1전도성 반도체층에 연결되는 제1전극을 형성하는 단계와; 상기 제2전도성 반도체층에 연결되는 제2전극을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

이때, 상기 제1전극은, 상기 제2전도성 반도체층과 발광층을 관통하는 개구홀을 통하여 상기 제1전도성 반도체층에 연결되어 형성될 수 있다.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 기판에 제1전극을 형성하는 단계와; 상기 기판에 적어도 하나의 층이 상기 제1전극과 연결되는 복수의 반도체층을 형성하는 단계와; 상기 기판의 외측면에 절연막을 형성하는 단계와; 상기 반도체층과 연결되는 제2전극을 형성하는 단계와; 상기 반도체층 상측을 채우는 봉지층을 형성하는 단계를 포함하여 구성되는 것이 바람직하다.

이때, 상기 제1전극은, 기판에 형성되는 절연막 위에 형성되는 것이 바람직하다.

상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 패키지 바디와; 상기 패키지 바디 상의 홈에 형성되는 복수의 반도체층과; 상기 반도체층의 테두리부와 상기 패키지 바디의 외측면을 덮는 절연층과; 상기 반도체층과 연결되는 한 쌍의 전극과; 상기 전극과 연결되는 와이어 본딩 패드를 포함하여 구성되는 것이 바람직하다.

이때, 상기 반도체층은, 상기 패키지 바디 상에 형성되는 제1전도성 반도체층과; 상기 제1전도성 반도체층 상에 형성되는 발광층과; 상기 발광층 상에 형성되는 제2전도성 반도체층을 포함하여 구성될 수 있다.

또한, 상기 한 쌍의 전극은, 각각 상기 제1전도성 반도체층과 제2전도성 반도체층에 전기적으로 연결될 수 있다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.

동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.

이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1영역, 층 또는 지역은 제2영역, 층 또는 지역이라는 명칭으로 될 수 있다.

<제1실시예>

도 2에서 도시하는 바와 같이, 실리콘 웨이퍼와 같은 반도체 공정에서 이용하기 용이한 물질로 이루어진 기판(100)에 발광 소자 형성을 위한 홈(110)을 형성한다.

이러한 홈(110) 형상은 평평한 바닥면(111)과, 이 바닥면(111)의 주위를 이루는 경사면(112)을 가지도록 형성될 수 있으며, 이러한 경사면(112)의 경사는 발광을 위한 최적의 각도로 형성될 수 있다. 즉, 발광 면적과 발광 효율이 최대가 되도록 홈(110)의 형상을 형성할 수 있다.

이하, 상기 기판(100)이 실리콘 웨이퍼로 이루어진 경우, 즉, 실리콘 서브 마운트인 경우를 예를 들어 설명한다.

상기 기판(100)에 형성되는 홈(110) 형상은 다음과 같은 단계에 의하여 형성될 수 있다.

먼저, 도 3과 같이, 기판(100)에 실리콘 질화물(SiN_x)층(120)을 형성하고, 이러한 실리콘 질화물(120)을 식각하여 도 4와 같은 식각 마스크(130)를 형성한다.

이후, 도 5에서와 같이, 상기 식각 마스크(130)를 이용하여 실리콘 기 판(100)을 시각하여 홈(110) 형상을 형성한 후에, 상기 식각 마스크(130)를 제거하여, 도 2와 같은 홈(110) 형상이 형성된 기판을 제작한다.

이와 같은 과정에서 형성된 홈(110) 형상을 포함한 기판(100)의 상측에 도 6과 같이, 복수의 반도체층(200)을 형성한다. 이러한 복수의 반도체층(200)은 Al_xIn_yGa_1-x-yN과 같은 질화물계 반도체가 이용될 수 있다.

도 7에서 도시하는 바와 같이, 이러한 반도체층(200)은 제1전도성 반도체층(210)과, 이 제1전도성 반도체층(210) 상에 형성되는 발광층(220)과, 이러한 발광층(220) 상에 형성되는 제2전도성 반도체층(230)으로 이루어질 수 있다.

이때, 상기 반도체층(200)은 질화물계 반도체를 이용하는 경우를 포함하여, 상기 제1전도성 반도체층(210)은 n-형 반도체로, 제2전도성 반도체층(230)은 p-형 반도체로 형성될 수 있다.

빛이 발생되는 발광층(220)은 질화물계 반도체의 단일 또는 다중 양자우물구조(quantum well: QW)를 가질 수 있다. 이러한 양자우물구조에는 상기 제1전도성 반도체층(210)과 제2전도성 반도체층(230)으로부터 각각 주입되는 전자와 정공이 서로 결합하여 빛을 발생시킨다.

이때, 상기 발광층(220)은 InGaN/GaN 양자우물(quantum well: QW) 구조를 이룰 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 이용될 수 있음은 물론이다.

또한, 기판(100)과 제1전도성 반도체층(210) 사이에는 실리콘과 질화물계 반도체 사이의 계면을 완충시키기 위한 버퍼층(240)이 형성될 수 있으며, 이러한 버 퍼층(240)으로는 질화갈륨(GaN), 산화아연(ZnO), 또는 질화알루미늄(AlN) 등이 이용될 수 있다.

이후, 도 8에서와 같이, 상기 반도체층(200)이 홈(110) 형상 내에 제한될 수 있도록 반도체층(200)을 식각한다. 이러한 식각은 홈(110) 형상 내의 반도체층(200)에 포토 레지스트와 같은 시각저지층(도시되지 않음)을 형성한 후에 건식 식각법을 이용할 수 있다.

다음에는 도 9에서와 같이, 각 패키지 구분 영역에 관통홀(140)을 형성한다. 이러한 관통홀(140)의 형성도, 상기 반도체층(200)의 식각과 같이, 포토 레지스트와 같은 시각저지층(도시되지 않음)을 형성한 후에 건식 식각법을 이용할 수 있다.

이와 같이 관통홀(140)이 형성된 후에는, 도 10에서 도시하는 바와 같이, 이러한 관통홀(140)과 기판(100)의 외측면 및 반도체층(200)의 테두리측을 연결하여 감싸는 절연막(300)을 형성한다.

바람직하게는 이러한 절연막(300)은 반도체층(200)의 테두리부를 모두 감싸도록 함으로써, 누설 전류가 발생하지 않도록 할 수 있다.

이후에는 도 11 및 도 12에서와 같이, 상기 반도체층(200)과 전기적으로 연결되는 한 쌍의 전극(400)을 형성하고, 이러한 전극(400)은 홈(110) 형상 외측에 형성되는 와이어 본딩 패드(410)와 연결되도록 한다.

이러한 전극(400)이 형성된 반도체층(200)의 상측에는 봉지층(500)이 형성될 수 있다. 이때, 상기 봉지층(500)에는 형광체가 포함되어 반도체층(200)에서 발광되는 빛의 파장을 변환시킬 수도 있다. 이러한 형광체로는 황색 형광체가 바람직하 다.

상기 와이어 본딩 패드(410)는 외부의 전원과 솔더 등에 의하여 와이어에 의하여 연결될 수 있는 부분을 제공할 수 있다.

이때, 상기 전극(400)은 도 13과 같이, 반도체층(200)과 전기적으로 연결될 수 있다. 즉, 상기 제1전도성 반도체층(210)이 드러나도록 하는 개구홀(250)을 통하여 제1전도성 반도체층(210)과 하나의 전극(400)이 연결될 수 있다.

즉, 이러한 개구홀(250)은 제2전도성 반도체층(230)과 발광층(220)을 관통하여 제1전도성 반도체층(210)에 이르도록 하며, 이러한 개구홀(250)의 측면은 절연막(300)에 의하여 절연되어야 한다.

이러한 개구홀(250)이 형성된 상태에서 전극(400)을 형성하면 도 13과 같이, 전극이 제1전도성 반도체층(210)과 제2전도성 반도체층(230)에 연결될 수 있다.

<제2실시예>

도 14에서는 반도체층(200)과 전극(400)의 연결을 위한 다른 예를 나타내고 있다.

즉, 기판(100) 상에 홈(110)을 형성하는 단계는 상기 제1실시예와 동일하나, 반도체층(200)을 형성하기 전에 먼저 제1전극(420)을 형성한다.

이러한 제1전극(420)을 형성하기 전에, 기판(100)의 외측에는 절연막(300)이 형성되어, 제1전극(420)과 기판(100) 사이가 절연되도록 하는 것이 바람직하다.

이와 같이, 제1전극(420)이 형성된 상태에서 상기 홈(110) 영역에만 반도체층(200)이 형성되도록 한다. 따라서, 상기 제1전극(420)과 반도체층(200)의 제1면 이 전기적으로 연결되도록 하는 것이다.

이때, 상기 반도체층(200)은 제1전도성 반도체층(210)과, 발광층(220), 및 제2전도성 반도체층(230)으로 이루어질 수 있으며, 이는 상기 제1실시예와 동일하다.

그러나, 상기 제1전극(420)과 제1전도성 반도체층(210)과의 전기적 연결을 위하여 버퍼층은 형성되지 않을 수도 있다.

이와 같이 반도체층(200)이 형성된 이후에는 제2전극(430)을 형성하여, 반도체층(200)의 제2전도성 반도체층(230)과 연결되도록 할 수 있다.

그 이후의 단계는 상기 제1실시예와 동일하다.

<제3실시예>

한편, 도 15에서 도시하는 바와 같이, 기판(100) 상에 홈을 형성하지 않고, 평평한 상태에서 반도체층(200)을 형성할 수도 있다.

즉, 기판(100) 상에 복수의 반도체층(200)을 형성하고, 이러한 반도체층(200)에서 단위 패키지 구분 영역을 식각한 후에, 기판(100)의 외측과 반도체층(200)의 측단부에 절연막(300)을 형성한다.

이때, 상기 제1실시예에서와 같이, 전극(400)의 연결을 위하여 개구홀(250)을 형성할 수 있으며, 이 개구홀(250)의 측면에도 절연막(300)이 형성되도록 한다.

이후에는 반도체층(200)의 제1전도성 반도체층(210) 및 제2전도성 반도체층(220) 각각에 연결되는 전극(400)을 형성한다.

이러한 전극(400)의 일측에는 와이어 본딩을 위한 와이어 본딩 패드(410)가 형성될 수 있다.

이상과 같은 방법으로 제작되는 발광 소자 패키지는, 발광 소자 형성 공정과 패키지 공정이 동시에 이루어질 수 있으므로, 별도의 발광 소자 칩 본딩 공정 등이 필요 없게되어 전체 공정이 단순화될 수 있다.

또한, 반도체층(200)으로 이루어지는 발광 소자가 열 전도성이 우수한 실리콘과 같은 기판(100)에 직접 접촉하여 형성되므로 열 발산이 용이하며, 이는 고출력 발광 소자의 경우에 큰 장점이 될 수 있다.

즉, 고출력 발광 소자로 갈수록 열 방출 문제가 큰 문제로 대두되나, 본 발명과 같이 기판(100)에 직접 형성되는 반도체층(200)에서 발광이 이루어지면 열 방출이 보다 용이하게 이루어질 수 있고, 따라서 보다 큰 출력을 자기는 발광 소자 패키지의 제작이 가능해진다.

더욱이, 실리콘 웨이퍼와 같은 기판은 비용이 저렴하며, 별도의 칩 분리 공정이나 칩 접합 공정이 필요 없으므로, 수율이 크게 증대될 수 있다.

또한, 최적화된 홈 구조를 형성하여, 대면적으로 반도체층(200)을 형성하면 발광 면적이 크게 증가될 수 있다.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.

이상과 같은 본 발명은 다음과 같은 효과가 있는 것이다.

첫째, 발광 소자가 실리콘 기판에 직접 형성되므로 발광 소자 구동시 발생하는 열의 방출이 용이하다.

둘째, 발광 소자의 면적이 대면적화 될 수 있다.

셋째, 발광 소자 칩과 기판의 접합 과정이 필요 없으므로 제작 공정이 단순화될 수 있고, 수율이 크게 증가될 수 있다.

Claims (16)

1. 기판에 복수의 반도체층을 형성하는 단계와;

   상기 기판의 외측면에 절연막을 형성하는 단계와;

   상기 반도체층과 연결되는 전극을 형성하는 단계와;

   상기 반도체층 상측을 채우는 봉지층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
2. 제 1항에 있어서, 상기 기판은, 실리콘 웨이퍼인 것을 특징으로 하는 발광 소자 패키지의 제조방법.
3. 제 1항에 있어서, 상기 반도체층은, 상기 기판에 형성된 다수의 홈에 형성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
4. 제 3항에 있어서, 상기 다수의 홈 외측에 형성되는 반도체층을 식각하여 제거하는 단계가 더 포함되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
5. 제 4항에 있어서, 상기 반도체층을 식각하여 제거하는 단계 후에는, 상기 홈과 홈 사이의 영역에 관통홀을 형성하는 단계가 더 포함되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
6. 제 5항에 있어서, 상기 절연막은, 상기 관통홀과 반도체층의 외측 테두리를 덮는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
7. 제 1항에 있어서, 상기 복수의 반도체층을 형성하는 단계는,

   기판 상에 제1전도성 반도체층을 형성하는 단계와;

   상기 제1전도성 반도체층 상에 발광층을 형성하는 단계와;

   상기 발광층 상에 제2전도성 반도체층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
8. 제 7항에 있어서, 상기 제1전도성 반도체층은, 기판 상에 위치하는 버퍼층에 형성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
9. 제 8항에 있어서, 상기 버퍼층은, GaN, ZnO, 및 AlN 중 어느 하나로 형성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
10. 제 7항에 있어서, 상기 전극을 형성하는 단계는,

    상기 제1전도성 반도체층에 연결되는 제1전극을 형성하는 단계와;

    상기 제2전도성 반도체층에 연결되는 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
11. 기판에 제1전극을 형성하는 단계와;

    상기 기판에 적어도 하나의 층이 상기 제1전극과 연결되는 복수의 반도체층을 형성하는 단계와;

    상기 기판의 외측면에 절연막을 형성하는 단계와;

    상기 반도체층과 연결되는 제2전극을 형성하는 단계와;

    상기 반도체층 상측을 채우는 봉지층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
12. 제 11항에 있어서, 상기 제1전극은, 기판에 형성되는 절연막 위에 형성되는 것을 특징으로 하는 발광 소자 패키지의 제조방법.
13. 실리콘 반도체로 형성되는 패키지 바디와;

    상기 패키지 바디 상의 홈에 직접 형성되는 복수의 반도체층과;

    상기 반도체층의 테두리부와 상기 패키지 바디의 외측면을 덮는 절연층과;

    상기 반도체층과 연결되는 한 쌍의 전극을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
14. 제 13항에 있어서, 상기 반도체층은,

    상기 패키지 바디 상에 형성되는 제1전도성 반도체층과;

    상기 제1전도성 반도체층 상에 형성되는 발광층과;

    상기 발광층 상에 형성되는 제2전도성 반도체층을 포함하여 구성되는 것을 특징으로 하는 발광 소자 패키지.
15. 제 13항에 있어서, 상기 전극과 연결되는 와이어 본딩 패드를 더 포함하는 것을 특징으로 하는 발광 소자 패키지.
16. 제 13항에 있어서, 상기 패키지 바디와 복수의 반도체층과 사이에는, 버퍼층을 더 포함하는 것을 특징으로 하는 발광 소자 패키지.

Images