KR20050013048A - 발광 다이오드 및 그 제조 방법 - Google Patents

발광 다이오드 및 그 제조 방법

Info

Publication number
KR20050013048A
KR20050013048A KR20030100016A KR20030100016A KR20050013048A KR 20050013048 A KR20050013048 A KR 20050013048A KR 20030100016 A KR20030100016 A KR 20030100016A KR 20030100016 A KR20030100016 A KR 20030100016A KR 20050013048 A KR20050013048 A KR 20050013048A
Authority
KR
South Korea
Prior art keywords
layer
receptor
contact layer
light emitting
electrode
Prior art date
Application number
KR20030100016A
Other languages
English (en)
Other versions
KR100497338B1 (ko
Inventor
김성진
김창연
최용석
한영헌
김돈수
유순재
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR20030100016A priority Critical patent/KR100497338B1/ko
Priority to JP2004162374A priority patent/JP2005150675A/ja
Priority to TW93115611A priority patent/TWI234298B/zh
Priority to US10/858,715 priority patent/US20050104081A1/en
Priority to CNA200410048731XA priority patent/CN1619845A/zh
Priority to PCT/KR2004/002186 priority patent/WO2005050749A1/en
Publication of KR20050013048A publication Critical patent/KR20050013048A/ko
Application granted granted Critical
Publication of KR100497338B1 publication Critical patent/KR100497338B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Led Devices (AREA)

Abstract

사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극, 광 반사층을 차례로 적층하는 단계, 리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계, 광 반사층의 위와 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계, 사파이어 기판의 광 반사층과 리셉터 기판의 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계, 사파이어 기판을 이면 연마하는 단계, 이면 연마된 사파이어 기판과 버퍼층을 식각하여 제거하는 단계, n형 접촉층과 제1 리셉터 접촉층 위에 각각 제2 전극과 제1 전극을 형성하는 단계를 포함하는 방법을 통하여 발광 다이오드를 제조한다.

Description

발광 다이오드 및 그 제조 방법{Light emitting diode with vertical electrode structure and manufacturing method of the same}
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것이다.
발광 다이오드는 정방향 전류가 흐를 경우 빛을 발생하는 전자 소자이다. 발광 다이오드는 갈륨비소(GaAs) 등의 화합물 반도체를 p-n 접합한 구조를 가지며 적색, 녹색을 내는 발광 다이오드에 이어 청색을 내는 발광 다이오드가 개발되어 디스플레이, 광원용 장치에 널리 이용되고 있으며, 근래 들어서는 형광체를 이용하여 백색을 내는 백색 발광 다이오드가 개발되어 조명으로도 그 응용 범위가 넓어지고 있다.
이러한 발광 다이오드에서 질화물 계열을 발광 물질로 사용하는 경우에는 에피택셜 성장시 결정 결함이 발생하는 것을 줄이기 위하여 결정 구조가 유사한 사파이어를 기초 기판으로 사용한다.
그런데 사파이어는 절연체이기 때문에 제2 전극과 제1 전극을 모두 에피층의 성장면 측에 형성한다. 이와 같이 두 전극을 모두 같은 면에 형성하게 되면 와이어 본딩에 필요한 전극의 면적을 확보하여야 하므로 발광 다이오드의 칩 면적도 일정 크기 이상이 되어야 한다. 따라서 웨이퍼 당 칩 생산량의 향상에 장애가 된다. 또한, 절연체를 기판으로 사용하기 때문에 외부로부터 유입되는 정전기를 방출하기가 어려워 정전기로 인한 불량 유발 가능성이 크다. 이는 소자의 신뢰성을 저하시키고 패키지 공정에 있어서 여러 가지 제약을 가져온다. 또, 사파이어는 열전도도가 낮아 발광 다이오드 구동 중에 발생하는 열을 외부로 방출하는데 어려움이 있어서 고출력을 위한 대전류 인가에 제약이 따른다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 수직형 전극 구조를 가지는 발광 다이오드를 제조하기 위하여 기초 기판을 제거하는 공정을 단순화하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.
도 2는 본 발명의 제1 실시예에 따라 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이다.
도 3은 도 2의 다음 단계에서의 단면도로서 에피층과 접촉층이 형성된 기초 기판에 전극용 기판을 접합하는 단계를 나타내는 단면도이다.
도 4는 도 3의 다음 단계에서의 단면도로서 기초 기판을 제거하는 단계를 나타내는 단면도이다.
도 5는 도 4의 다음 단계에서의 단면도로서 제1 및 제2 전극을 형성하는 단계를 나타내는 단면도이다.
도 6은 이면연마와 식각을 통하여 사파이어 기판을 제거한 후의 n형 접촉층의 단면 프로파일과 광 집충 효과를 나타내는 도면이다.
도 7은 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다.
도 8은 황산(H2SO4)과 인산(H3PO4)을 혼합 용액으로 사파이어와 GaN을 습식식각할 경우의 식각 속도를 나타내는 그래프이다.
도 9는 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체 버퍼층의 표면 사진이다.
도 10은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체층의 전압-전류 특성 곡선이다.
도 11은 제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.
도 12는 본 발명의 제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드 칩을 사파이어 기판 쪽에서 바라본 평면도이다.
도 13은 본 발명의 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 과정에서 질화물 반도체 에피층을 일정간격으로 메사 식각한 후의 평면도이다.
1 사파이어 기판
2 반도체 버퍼층
3 n형 접촉층
4 n형 클래드층
5 발광층
6 p형 클래드층
7 p형 접촉층
8 도전성 투명 전극
9 광반사층
10 에피측 접합 금속층
11 리셉터측 접합 금속층
12 제2 리셉터 접촉층
13 리셉터 기판
14 제1 리셉터 접촉층
15 제2 전극
16 제1 전극
19 제2 전극 오믹층
20 형광 물질
21 본딩 와이어
500 도전성 페이스트
101 제1 전극 리드프레임
102 제2 전극 리드프레임
100 칩
600 몰딩 수지
상기 목적을 달성하기 위하여 본 발명에서는 다음과 같은 발광 다이오드를 제안한다.
상하 양면을 가지며 도전성이 있는 리셉터 기판, 상기 리셉터 기판의 하면에 형성되어 있는 제1 전극, 상기 리셉터 기판의 상면에 형성되어 있으며 도전성을 가지는 접합층, 상기 접합층 위에 형성되어 있는 광반사층, 상기 광 반사층 위에 형성되어 있는 제1 클래드층, 상기 제1 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 전극을 포함하는 발광 다이오드를 마련한다.
이 때, 상기 제1 전극과 상기 리셉터 기판 사이에 형성되어 있는 제1 리셉터 접촉층, 상기 리셉터 기판과 상기 접합층 사이에 형성되어 있는 제2 리셉터 접촉층, 상기 광 반사층과 상기 제1 클래드층 사이에 형성되어 있는 제1 도전형 접촉층 및 상기 제2 클래드층과 상기 제2 전극 사이에 형성되어 있는 제2 도전형 접촉층을 더 포함할 수 있다.
또, 상기 광 반사층과 상기 제1 도전형 접촉층 사이에 형성되어 있는 도전성 투명 전극, 상기 제2 전극과 상기 제2 도전형 접촉층 사이에 형성되어 있는 제2 전극 오믹층을 더 포함할 수 있고,
상기 접합층은 Ti, Ni, In, Pd, Ag, Au, Sn, 중의 적어도 하나를 포함하는 금속으로 이루어질 수 있으며, 상기 접합층은 도전성을 가지는 에폭시 필름일 수 있다.
또, 상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형일 수 있고, 상기 리셉터 기판은 Si, GaAs, SiC, Au, Al, CuW, Mo, W 중의 적어도 하나를 포함하여 이루어질 수 있고, 상기 광 반사층은 Ti, Ni, Cr, Al, Ag, Au, Cu, Pt, Rh 중의 적어도 하나를 포함하여 이루어질 수 있으며, 제2 도전형 접촉층 위에 형성되어 있으며 상기 제2 도전형 접촉층의 일부를 노출하는 접촉구를 가지는 버퍼층과 사파이어 기판을 더 포함할 수 있다. 또, 상기 사파이어 기판의 두께는 10um 내지 300um인 것이 바람직하고, 상기 사파이어 기판의 표면에는 광 결정 특성을 가지는 요철이 형성되어 있을 수 있다.
이러한 발광 다이오드는 사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 차례로 적층하는 단계, 리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계, 상기 p형 접촉층 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계, 상기 사파이어 기판의 상기 p형 접촉층과 상기 리셉터 기판의 상기 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계, 상기 사파이어 기판과 상기 버퍼층을 제거하는 단계, 상기 n형 접촉층과 상기 제1 리셉터 접촉층 위에 각각 제2 전극과 제1 전극을 형성하는 단계를 포함하는 방법을 통하여 제조한다.
이 때, 상기 p형 접촉층 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에접합층을 형성하는 단계 이전에 상기 p형 접촉층 위에 도전성 투명 전극층과 광반사층을 형성하는 단계를 더 포함할 수 있고, 상기 사파이어 기판과 상기 버퍼층을 제거하는 단계에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액을 식각액으로 사용하는 습식 식각 방법, CMP(chemical mechanical polishing) 및 ICP/RIE 건식 식각 방법 중의 적어도 어느 하나를 이용할 수 있다. 이 때, 상기 사파이어 기판과 상기 버퍼층을 제거하는 단계에서는 상기 습식 식각 방법과 상기 건식 식각 방법을 함께 사용하며 상기 습식 식각 방법은 상기 사파이어 기판을 식각하는데 사용하고, 상기 건식 식각 방법은 상기 버퍼층을 식각하는데 사용할 수 있고, 상기 열압착하는 단계는 Ar, He, Kr, Xe, Rn, N2, O2 중의 적어도 하나의 가스를 포함하는 분위기에서 진행할 수 있으며, 상기 열압착하는 단계는 200℃에서 500℃ 사이의 온도와 1MPa에서 6MPa 사이의 압력을 가하여 진행할 수 있다.
또, 사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 차례로 적층하는 단계, 리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계, 상기 p형 접촉층 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계, 상기 사파이어 기판의 상기 p형 접촉층과 상기 리셉터 기판의 상기 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계, 상기 사파이어 기판과 상기 버퍼층에 접촉구를 형성하는 단계, 상기 제1 리셉터 접촉층에 접촉하는 제1 전극과 상기 접촉구를 통하여 상기 n형 접촉층에 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함하는 방법을 통하여 제조한다.
이 때, 상기 p형 접촉층 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계 이전에 상기 p형 접촉층 위에 도전성 투명 전극층과 광반사층을 형성하는 단계를 더 포함할 수 있다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 수직형 전극 구조를 가지는 발광 다이오드의 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이다.
본 발명의 제1 실시예에 따른 발광 다이오드는 리드 프레임(101, 102), 리드 프레임(101)에 접착되어 있는 칩(100), 칩(100)의 한쪽 전극을 리드 프레임(102)에 연결하는 와이어(21) 등을 포함하여 이루어진다. 리드 프레임(101)의 위에는 인(P) 등을 포함하는 형광 물질(20)이 칩(100)을 덮고 있고, 리드 프레임(101,102)의 전체를 수지(600)가 감싸고 있다. 칩(100)이 내는 빛을 그대로 사용하는 경우에는 형광 물질(20)을 생략될 수 있다.
칩(100)은 제1 전극(16), 제1 리셉터 접촉층(14), 리셉터 기판(13), 제2 리셉터 접촉층(12), 리셉터측 접합 금속층(11), 에피측 접합 금속층(10), 광반사층(9), 도전성 투명 전극(8), p형 접촉층(7), p형 클래드층(6), 발광층(5), n형 클래드층(4) 및 n형 접촉층(3)이 아래부터 위로 차례로 적층되어 있고, n형 접촉층(3) 위에 제2 전극 오믹층(19) 및 제2 전극(15)이 형성되어 있다.
여기서, 리셉터 기판(13)은 발광 다이오드의 지지대 및 전류흐름의 통로로 사용된다. 리셉터 기판(13)으로는 Si, GaAs, GaP, InP, InAs 등의 반도체 기판, ITO(Indium Tin Oxide), ZrB, ZnO 등의 전도성 산화막 기판 및 Cu, W, CuW, Au, Ag, Mo, Ta등의 금속기판 중의 어느 하나를 사용한다. 리셉터 기판(13)은 발광 다이오드의 구성 요소로 쓰이기 때문에 도전성의 성질이 요구되며 일반적으로 반도체 기판인 경우는 발광다이오드의 접착면의 극성이 p형이기 때문에 p형 기판이 바람직하고, 금속기판인 경우는 n, p형에 관계없다.
리셉터측 접합 금속층(11)과 에피측 접합 금속층(10)은 저융점 금속인 AuSn, In, Pd, Ag, Au, Sn, InPd, AgIn 등의 유테틱 메탈로 형성한다. 이들 두 접합 금속층(11, 10)이 열압착에 의하여 접합됨으로써 리셉터 기판(13)과 에피층이 서로 부착된다. 여기서, 접합 금속층(11, 10)은 도전성을 가지는 에폭시 필름 등으로 대체될 수 있다.
또, 버퍼층(2), n형 접촉층(3), n형 클래드층(4), 발광층(5), p형클래드층(6) 및 p형 접촉층(7)은 Inx(AlyGa1-y)N (x≥0, y≥0) 등으로 형성하며, 광 반사층(9)은 Ti, Ni, Cr, Al, Ag, Au, Cu, Rh, Pd 군중 적어도 하나 이상을 포함하는 단일층 또는 복수층으로 형성하여 광 반사 특성이 우수하도록 형성한다. 광 반사층(9)은 생략될 수 있으나 광추출 효율을 높이기 위해서는 형성하는 것이 바람직하다. 여기서, n형 접촉층(3)은 Si 불순물이 1018이상의 농도로 도핑되어 있고, p형 접촉층(7)은 Mg 불순물이 1818이상의 농도로 도핑되어 있다.
제1 전극(16)은 Ni, Cr, Rh, Pd, Au, Ti, Pt, Au, Ta, Al 중의 어느 하나 또는 이들 금속의 합금으로 이루어져 있고, 제2 전극(15)은 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au 중의 어느 하나 또는 이들 금속의 합금으로 이루어져 있다. 여기서, 제1 전극(16)과 제2 전극(15)은 ITO, ZrB, ZnO, InO, SnO, Inx(AlyGa1-y)N (x≥0, y≥0) 등의 투명한 도전 물질로 형성할 수도 있고, Al, Ti/Al, Ti/Al/Au, Rh/Au, Pd/Au, Al/Pt/Au 등을 하나이상 포함하는 단일층 또는 복수층으로 형성할 수도 있다.
제2 전극 오믹층(19)은 제2 전극(15)과 n형 접촉층(3)의 접촉 저항을 줄이는 역할을 하며, 제2 전극 오믹층(19)을 ITO, ZrB, ZnO, InO, SnO 등의 투명 도전체로 형성하면 전류확산을 용이하게 할 뿐만 아니라 광 추출효율을 높일 수 있다.
제2 리셉터 접촉층(12)은 NiO, NiAu, Ti, Ni, Au, Pd, Rh, Pt, Al, Cr 중의 어느 하나로 이루어지거나 이들 중의 둘 이상을 포함하는 합금을 증착한 금속으로 이루어져 있으며, 투명 도전체 특성을 갖도록 얇게 증착할 수도 있다.
칩(100)은 도전성 페이스트(500)에 의하여 제1 전극(16) 면이 리드 프레임(101)에 접착되어 있고, 제2 전극(15)은 와이어를 통하여 리드 프레임(102)에 연결되어 있다.
이러한 구조의 발광 다이오드에서는 제2 전극(15)과 제1 전극(16)이 칩의 상하 양면에 별도로 형성되므로 칩의 면적을 줄일 수 있다. 따라서 웨이퍼 당 칩 생산량을 향상시킬 수 있다. 또한 열전도성과 전기 전도성이 우수한 리셉터 기판(13)을 칩의 구조체로 사용함으로써 열 방출과 정전기 방출이 효율적으로 이루어진다. 아울러, 전류가 칩의 면적 전체를 통하여 균일하게 흐르므로 대전류에서도 구동이 가능하다. 따라서 단위 소자에서 높은 광출력을 얻을 수 있다.
그러면, 이러한 구조의 발광 다이오드를 제조하는 방법을 설명한다.
도 2는 본 발명의 실시예에 따라 수직형 전극 구조를 가지는 발광 다이오드를 제조하는 중간 단계의 단면도이고, 도 3은 도 2의 다음 단계에서의 단면도로서 에피층과 콘택층이 형성된 기초 기판에 전극용 기판을 접합하는 단계를 나타내는 단면도이며, 도 4는 도 3의 다음 단계에서의 단면도로서 기초 기판을 제거하는 단계를 나타내는 단면도이고, 도 5는 도 4의 다음 단계에서의 단면도로서 p형 및 제2 전극을 형성하는 단계를 나타내는 단면도이다.
먼저, 도 2에 나타낸 바와 같이, 사파이어(Sapphire, Al2O3) 기판(1) 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(2), n형 접촉층(3), n형 클래드층(4), 발광층(5), p형 클래드층(6) 및p형 접촉층(7)을 차례로 적층한다.
다음, 도 3에 나타낸 바와 같이, p형 접촉층(7) 위에 도전성 투명 전극(8)과 광반사층(9)을 형성하고, 광반사층(9) 위에 접합을 위한 에피측 접합 금속층(10)을 형성한다. 여기서, 광반사층(9)과 도전성 투명 전극(8)의 증착은 전자빔(E-Beam), 열 증착(Thermal Evaporation), 스퍼터링(Sputtering) 등을 사용하여 진행한다.
이 단계에서 사파이어 기판(13)을 제거한 후 질화물계 반도체 에피층이 받는 응력을 최소화하기 위하여, 도 13에 나타낸 바와 같이, 질화물계 반도체 에피층(26)을 x-방향(27)과 y-방향(28)의 일정간격으로 메사 식각할 수 있다. 이때, 메사 식각은 RIE(reactive ion etching), ICP/RIE(inductive coupled plasma/reactive ion etching)를 이용한 건식 식각 방법을 사용하며 질화물계 반도체 에피층을 거의 전부 식각하는 것이 바람직하다.
또, 반도체 또는 금속으로 이루어진 리셉터 기판(13)의 윗면에 제1 리셉터 접촉층(14)을 형성하고, 아래 면에 제2 리셉터 접촉층(12)과 리셉터측 접합 금속층(11)을 형성한다.
이어서, 에피측 접합 금속층(10)과 리셉터측 접합 금속층(11)을 접촉시킨 상태에서 200~500℃의 온도와 1~6MPa의 압력으로 1분 내지 1시간동안 가하여 두 접합 금속층(10, 11)을 융착시킨다. 이 때, 온도는 300℃, 융착 시간은 10분 정도가 특히 바람직하며, 열압착 온도가 너무 높거나 열압착 압력이 너무 높으며 에피(3, 4, 5, 6, 7) 및 리셉터 기판(13)에 손상이 갈 수 있다. 또, 이러한 열압착 공정은 고온으로 인하여 각 층이 산화되는 것을 방지하기 위하여 Ar, He, Kr, Xe, Rn 등의가스 분위기에서 진행하거나, 또는 N2, 할로겐, 공기(O2포함) 등의 분위기에서 진행하여 접촉층으로 하여금 금속과 반도체 사이의 에너지 간격을 극복하고 접촉 저항을 낮출 수 있도록 한다.
한편, 접합 금속층(10, 11) 대신 전도성을 갖는 에폭시 필름 등을 사용하여 에피층 위에 리셉터 기판을 부착할 수도 있다.
다음, 도 4에 나타낸 바와 같이, 사파이어 기판(1)을 기계적 연마, 습식 식각, 및 건식 식각을 하나 이상 조합하여 사용함으로써 제거한다. 이 때, 버퍼층(2) 및 n형 접촉층(3)의 일부도 함께 제거한다. 버퍼층(2)은 다른 층에 비하여 낮은 온도에서 성장시켜 비정질 구조를 가지는데 이러한 비정질 구조는 단파장을 흡수하기 때문에 광 효율을 높이기 위하여 제거한다. 그러나 장파장의 빛을 방출하는 발광 다이오드를 제조하는 경우에는 버퍼층(2)을 제거하지 않을 수도 있다. 또, n형 접촉층(3)은 나중에 형성된 것일수록 막질이 우수하다. 따라서 하부에서 상부로 갈수록 막질이 좋아지므로 막질이 떨어지는 하부 일부를 제거하는 것이 바람직하다.
그러면, 사파이어 기판(1)과 버퍼층(2) 및 n형 접촉층(3)의 일부를 제거하는 방법에 대하여 상세히 설명한다.
먼저, 반도체 표면 및 리셉터 기판이 습식 식각시에 식각되거나 손상을 방지하기 위하여 SOG(spin on glass), SiNx, SiO2같은 보호막을 1um 내지 2um 정도 증착한 후, 사파이어 기판(1)을 연마(grinding)하여 깎아 내고, 연마된 면을 경면 연마(lapping)하여 매끄럽게 만든다. 여기서 사파이어 기판(1)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al2O3) 가루를 이용한 기계적 연마 또는 염산(HCl), 황산(H2SO4), 인산(H3PO4), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 하는 습식 식각에 의하여 진행한다.
이 때, 사파이어 기초 기판(1)의 두께는 가능한 한 얇게 하는 것이 좋으나 너무 얇으면 질화물 반도체 박막이 손상될 염려가 있으므로 약 5um~300um(바람직하게는 20um~150um) 정도로 하는 것이 바람직하다. 또, 경면 연마된 사파이어 기판(1) 표면의 거칠기는 10um 이하가 되도록 하여야 한다. 이는 사파이어 기초 기판(1) 표면의 거칠기가 사파이어 기초 기판(1) 및 버퍼층(2) 식각시에 n형 접촉층(2)에 그대로 전달되어 발광 다이오드의 층 구조가 손상될 수 있기 때문이다.
이후 랩핑과 폴리싱이 끝난 시료는 습식과 건식 식각 방법을 어느 하나 이상 조합하여 사파이어 기초 기판(1)을 식각하게 된다. 사파이어 식각에는 건식을 선행 할 수도 있고, 습식식각이 선행 될 수도 있다. 건식식각에는 ICP/RIE 또는 RIE식각방법이 바람직하며, 습식식각에는 염산(HCl), 황산(H2SO4), 인산(H3PO4), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 식각하는 것이 바람직하다. 건식식각 방법으로 사파이어 기초 기판(1)을 빠르게 식각하기 위하여 ICP 와 RIE파워를 가능한 한 높이는 것이 좋지만 질화물계 반도체 에피층이 손상될 수 있기 때문에 주의가 필요하다.
이 때, 사파이어 기초 기판(1)의 습식 식각은 다음과 같은 방법으로 진행한다.
테스트 사파이어 기판을 이용하여 황산(H2SO4), 인산(H3PO4) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 이상을 조합한 혼합 용액 의한 사파이어 기초 기판(1)의 식각 속도를 측정하여 사파이어 기초 기판(1)의 110% 내지 120%에 해당하는 두께의 사파이어를 식각할 수 있는 시간동안 식각 용액에 담가둔다. 110% 내지 120%를 식각하는 이유는 랩핑 이후에 사파이어 기판(1) 두께의 불균일성을 초래 할 수 있는 문제를 최소화하기 위함이다. 여기서 버퍼층(2)의 식각 속도는 사파이어 기초 기판(1)에 비하여 1/50 이하의 식각속도를 나타낸다. 즉, 사파이어 기초 기판(1)에 대한 버퍼층(2)의 식각 선택비가 50 이상이다. 따라서 사파이어 기초 기판(1)을 완전히 식각하고도 남을 시간동안 식각을 진행하더라도 버퍼층(2)의 식각 속도가 느리기 때문에 그 하부의 층의 손상될 염려는 적다. 한편, 식각 용액의 온도는 100℃ 이상으로 유지하는 것이 식각 시간 단축을 위하여 바람직하다. 식각 용액의 온도를 100℃ 이상으로 유지하기 위한 가열방법은 히터 위에 용액을 올려놓거나, 히터를 직접 용액에 접촉하도록 하는 직접가열방식과 광 흡수를 이용한 간접 가열 방식으로 할 수 있다. 또한 에칭용액의 온도를 용액의 끓는점보다 높은 온도로 높여 주기 위해서 압력을 높여 줄 수도 있다.
사파이어 기초 기판(1)을 습식 식각할 경우 사파이어 기초 기판(1)은 20분 동안에 22.16um 식각되어 1.1um/min의 식각 속도를 나타냈다. 이러한 식각 속도는 건식 식각속도와 견줄 수 있는 괄목할 만한 결과이고 칩 양산성을 고려해 보더라도 전혀 문제가 없을 것으로 판단되며, 습식식각은 장비의 생산성에 제약을 받지 않으므로 대량생산 측면에서 그 어떤 방법보다 많은 장점이 있다고 할 수 있다.
본 발명을 양산에 적용했을 경우에 중요한 요소는 사파이어 기초 기판(1)과 질화물계 반도체인 버퍼층(2)과의 식각 선택비를 높일 수 있는 공정 조건을 확보하는 것이며, 특히 버퍼층(2)을 사파이어 식각 정지층 (etch stop layer)으로 활용하는 것이 효과적이다. 도에 예시하지는 않았지만, 사파이어 식각 정지층으로 SiN, SiO와 같은 보호막 또는, Inx(AlyGa1-y)N (x≥0, y≥0)을 사용할 수 있으며, 바람직하게는 Al의 조성비를 증가시키는 것이 효과적이다. 또한 습식 식각시에 리셉터층(12)위에 SOG, SiN, SiO 중 어느 하나의 보호막을 증착하여 리셉터 기판(13)이 손상되지 않도록 하거나 리셉터 기판(13)을 식각용액에 손상을 받지 않는 Au, Pt, Rh, Pd 중의 어느 하나이상 포함시켜 형성하는 것이 바람직하다.
실험결과, Pt, Au와 같은 금속 및 SOG, SiN, SiO와 같은 박막은 염산(HCl), 황산(H2SO4), 인산(H3PO4), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O)의 어느 하나이상을 포함하는 혼합용액에 거의 식각되지 않을 뿐만 아니라, ICP/RIE같은 건식 에칭에서도 높은 내식각성을보여 그 활용 범위는 크다고 하겠다.
도 7은 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다.
도 7에서 알 수 있는 바와 같이, 사파이어 및 질화물계 반도체는 ICP 및 RIE 파워를 증가시킴에 따라 식각 속도가 증가하고 있지만, 사파이어와 질화물계 반도체 사이의 식각비는 감소한다. 이러한 결과는 ICP/RIE 식각방법으로 사파이어 기초 기판(1)을 식각할 경우, 질화물계 반도체로 이루어진 버퍼층(2)에서 식각을 정지하기 어렵다는 것을 의미하며, 버퍼층(2)에서 식각을 멈추기 위해서는 광학적 분석 방법 또는 잔류 가스 분석 방법 같은 ESD(etch stop detector)기술을 활용해야만 한다. 설사 이러한 분석기술을 사용한다 할지라도 성공 할 확률은 낮다. 그러나 습식식각 방법에서는 질화물 반도체 버퍼층(2)을 식각 정지층으로 이용함으로서 대량생산에서 필수 요건인 공정 마진을 확보할 수 있다.
도 8은 황산(H2SO4)과 인산(H3PO4)을 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다.
도 8에서 볼 수 있는 바와 같이, 황산과 인산을 혼합한 용액의 질화물계 반도체에 대한 사파이어의 식각 선택비는 100 이상이 될 수 있다. 이러한 결과는 사파이어 기초 기판(1)의 식각 정지층으로 버퍼층(2)을 효과적으로 활용할 수 있음을 의미하며, 100℃의 고온에서도 100 이상의 식각 선택비를 얻을 수 있었다. 특히 사파이어의 식각 속도는 특정 온도에서 1um/min 이상 되므로 생산비용, 생산성, 공정 안정화를 고려해 볼 때 본 발명에서 제시한 방법은 기존의 그 어떤 방법보다 아주 유리하다는 것을 알 수 있다.
도 9는 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체 버퍼층의 표면사진이다.
도 9에서 알 수 있는 바와 같이, 사파이어 기초 기판(1)이 제거된 후에도 응력에 의한 박막의 깨짐이나 손상을 거의 발견할 수 없었고 표면도 아주 깨끗하다는 것을 알 수 있다.
도 10은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체층의 전압-전류 특성 곡선이다.
도 10에서 알 수 있는 바와 같이, 사파이어 기초 기판(1)이 제거되기 전에는 전류가 흐르지 않는다는 것을 알 수 있고, 사파이어 기초 기판(1)이 제거된 후에는 1V에서 1pA가 흐르지만, ICP/RIE 또는 RIE 기술로 질화물계 반도체 버퍼층(2)을 제거 한 후에는 전류가 40pA로 급격히 증가했다는 것을 알 수 있다. 이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL3, Cl2, HBr, Ar 중의 어느 하나 이상을 포함하는 혼합 가스를 사용한다.
이러한 결과로 미루어 볼 때 습식 및 건식식각 기술은 사파이어 기초 기판(1)과 질화물계 반도체 버퍼층(2)을 효과적으로 식각하여 n형 질화물계 반도체 접촉층(2)을 노출시킨다는 것을 알 수 있다. 이러한 특성은 각 공정 단계마다 프로브(probe station)를 이용하여 노출표면의 전기적 특성을 측정함으로서 효과적으로 식각 과정을 모니터링 할 수 있음을 보여주는 아주 중요한 결과이다.
다음, 도 5에 나타낸 바와 같이, n형 접촉층(3) 위에 ITO, InSnO와 같은 투명 전극 또는 오믹 접촉을 형성할 수 있는 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착하여 리프트 오프하고, 질소 또는 산소가 포함된 분위기에서 300도 내지 700도의 온도로 열처리하여 n형 접촉층(3)과의 오믹 접촉을 형성하는 제2 전극 오믹층(19)을 형성하고, 제2 전극 오믹층(19) 위에 제2 전극(15)을 형성한다. 바람직하게는 Ti/Ni/Au, Ti/Au, Ti/Cr, Cr/Au이고, 광투과성이 양호하도록 얇게 증착하여야 한다. 또, 제1 리셉터 접촉층(14) 위에는 제1 전극(16)을 형성한다.
이어서, 형성된 발광 다이오드 기판을 다이싱(Dicing, Sawing)하여 개별 칩으로 분리한다.
다음, 칩을 도전성 페이스트(500)를 이용하여 리드 프레임(101)에 실장하고, 와이어를 본딩하여 제2 전극(15)을 맞은편 리드 프레임(102)에 연결한다.
이어서, 인 등의 형광 물질(20)을 도포한다.
이상과 같이, 이면 연마와 건식 또는 습식 식각을 이용하여 사파이어 기판(1)을 제거하기 때문에 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다.
또한, 이면 연마와 식각을 통하여 사파이어 기판을 다양한 모양을 갖도록 패턴하면 n형 접촉층(3)의 표면이 미세한 산과 골을 형성하게 되어, 도 6에 나타낸 바와 같이, 빛을 집중시키는 역할을 한다.
도 6은 이면연마와 식각을 통하여 사파이어 기판을 제거한 후의 n형접촉층(3)의 단면 프로파일과 광 집충 효과를 나타내는 도면이다.
제2 실시예에 대하여 설명한다.
도 11은 제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드의 단면도이고, 도 12는 본 발명의 제2 실시예에 따른 수직형 전극 구조를 가지는 발광 다이오드 칩을 사파이어 기판 쪽에서 바라본 평면도이다.
본 발명의 제2 실시예에 따른 발광 다이오드는 리드 프레임(101, 102), 리드 프레임(101)에 접착되어 있는 칩(100), 칩(100)의 한쪽 전극을 리드 프레임(102)에 연결하는 와이어(21) 등을 포함하여 이루어진다. 리드 프레임(101, 102) 전체를 몰딩 수지(600)가 감싸고 있다. 형광 물질을 이용하여 칩(100)이 내는 파장을 색변환하는 경우에는, 제1 실시예에서와 같이, 칩(100)을 덮도록 형광 물질을 형성한다.
칩(100)은 제1 전극(16), 제1 리셉터 접촉층(14), 리셉터 기판(13), 제2 리셉터 접촉층(12), 리셉터측 접합 금속층(11), 에피측 접합 금속층(10), 광반사층(9), 도전성 투명 전극(8), p형 접촉층(7), p형 클래드층(6), 발광층(5), n형 클래드층(4), n형 접촉층(3) 및 버퍼층(2) 이 아래부터 위로 차례로 적층되어 있고, 버퍼층(2)의 위에는 사파이어 기판(1)이 부착되어 있다. 이 때, 사파이어 기판(1)과 버퍼층(2)에는 접촉구가 형성되어 있어서 이 접촉구(via hole)를 통하여 n형 접촉층(3)과 접촉하는 제2 전극 오믹층(19) 및 제2 전극(15)이 형성되어 있다. 여기서 접촉구는 아래로 갈수록 폭이 약간 좁아지는 형태를 가지는 것이 바람직하다. 또한 접촉구의 수평 단면 모양은 원, 사각형 등 다양하게 변형될 수 있고, 접촉구의 수는 하나는 물론 복수 개로 형성될 수도 있다.
본 실시예에서는 제2 전극(15)에 와이어(21)를 본딩할 때 가해지는 압력으로 인하여 질화물계 반도체 박막(3, 4, 5, 6, 7) 등이 손상되는 것을 방지하기 위하여 제2 전극 오믹층(19)과 제2 전극(15)을 접촉구 외부까지 연장하여 사파이어 기판(1) 위에 패드를 형성한다.
사파이어 기판(1)의 두께는 10um에서 300um 사이의 두께를 가지는 것이 바람직하고, 특히 30um~150um 사이가 바람직하다.
한편, 사파이어 기판(1)의 표면에는 요철을 형성하여 발광되는 빛을 사파이어 기판(1)의 법선 방향으로 집중시킬 수 있다. 여기서, 요부와 철부의 단위 길이는 발광 다이오드가 내는 빛의 파장의 1/4n(n은 매질의 굴절률이다. 따라서, 철부의 경우 사파이어의 굴절률이고, 요부의 경우 공기의 굴절률이다.) 정도가 되도록 하여 광 결정(photonic crystal) 특성을 가지도록 하는 것이 바람직하다.
이상과 같이, 본 발명의 제2 실시예에서는 사파이어 기판(1)과 버퍼층(2)을 남겨 둔 상태에서 접촉구를 통하여 제2 전극(15) 및 제2 전극 오믹층(19)이 n형 접촉층(3)과 접촉하도록 한다. 이 때, 제2 전극 오믹층(19)은 ITO, ZrB, ZnO, InO, SnO 등의 투명 도전체로 형성할 수 있다. 이 경우에는 제2 전극 오믹층(19)을 사파이어 기판(1) 위에 넓게 형성할 수 있다.
이러한 구조의 발광 다이오드에서는 제2 전극(15)과 제1 전극(16)이 칩의 상하 양면에 별도로 형성되므로 칩의 면적을 줄일 수 있다. 따라서 웨이퍼 당 칩 생산량을 향상할 수 있다. 또한 열전도성과 전기 전도성이 우수한 리셉터 기판(13)을 칩의 구조체로 사용함으로써 열 방출과 정전기 방출이 효율적으로 이루어진다. 아울러, 전류가 칩의 면적 전체를 통하여 균일하게 흐르므로 대전류에서도 구동이 가능하다. 따라서 단위 소자에서 높은 광출력을 얻을 수 있다.
그러면, 이러한 구조의 발광 다이오드를 제조하는 방법을 설명한다.
에피층(2, 3, 4, 5, 6, 7), 도전성 투명 전극(8), 광반사층(9) 및 접합 금속층(11)을 형성하는 과정, 리셉터 기판(13)에 접촉층(14, 12) 및 접합 금속층(12)을 형성하는 과정, 접합 금속층(11, 12)을 이용하여 리셉터 기판(13)을 접착하는 과정까지는 제1 실시예에 따른 발광 다이오드의 제조 과정과 동일한 과정을 거친다.
다음, 사파이어 기판(1)을 기계적 연마, 습식 식각, 및 건식 식각을 하나 이상 조합하여 사용함으로 두께 일부를 깎아내고 접촉구를 형성한다. 이 때, 접촉구를 통하여 노출되는 버퍼층(2) 및 n형 접촉층(3)의 일부도 함께 제거한다.
그러면, 사파이어 기판(1)의 두께 일부를 깎아내고 접촉구를 형성하는 과정에 대하여 상세히 설명한다.
먼저, 사파이어 기판(1)을 랩핑(lapping)하여 깎아 내고, 랩핑된 면을 경면 연마하여 매끄럽게 만든다. 여기서 사파이어 기판(1)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al2O3) 가루를 이용한 기계적 연마 또는 황산(H2SO4), 인산(H3PO4) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액으로 하는 습식 식각에 의하여 진행한다.
이 때, 사파이어 기판(1)의 두께는 가능한 한 얇게 하는 것이 좋으나 너무얇으면 기판(1)이 휠 염려가 있고 취급하기가 어려우므로 약 10um~300um(바람직하게는 30um~150um) 정도로 하는 것이 바람직하다. 또, 경면 연마된 사파이어 기판(1) 표면의 거칠기는 1um 이하가 되도록 하여야 한다. 이는 사파이어 기판(1) 표면의 거칠기가 사파이어 기판(1) 및 버퍼층(2) 식각시에 n형 접촉층(3)에 그대로 전달되어 발광 다이오드의 층 구조가 손상될 수 있기 때문이다.
경면 연마후 사파이어 기판(1) 표면에 SOG, SiNx, SiO2등의 보호막 증착하고 사진 식각하여 요철을 형성하기 위한 식각 마스크를 형성한 후 사파이어 기판(1)을 식각하여 요철을 형성한다. 이 때, 접촉구가 형성될 부분에는 보호막을 남겨 이후 사파이어 기판(1)을 식각할 때 접촉구가 형성될 부분의 경면이 보호되도록 한다. 이러한 요철 형성 과정은 생략할 수 있다. 이러한 요철 형성 과정은 생략할 수도 있고 접촉구를 형성할 때 동시에 형성할 수 있다.
요철 형성이 끝난 대상물은 사파이어 기판(1)표면에 있는 보호막을 제거하고 사파이어 기판(1) 표면에 SOG나 산화 규소를 증착하거나 에폭시 또는 BCB(Benzo Cyclo Butin)를 도포하여 보호막을 형성한다.
이어서, 사파이어 기판(1) 표면에 형성되어 있는 보호막을 사진 식각하여 접촉구가 형성될 사파이어 기판(1)의 부분을 노출한다. 이 때, 보호막의 식각은 RIE(Reactive Ion Etching)을 이용하거나 BOE(buffer oxide echant) 용액을 사용하여 진행한다.
리셉터 기판(13)을 부착하여 사파이어 기판을 남기는 발광다이오드를 제조하는 경우에는 사파이어 기판이 단당하기 때문에 개별 칩으로 분리하기 위한 다이싱 라인을 형성해야 한다. 다이싱을 하기 위한 사파이어 기판을 제거하지 않으면 다이싱 블레이드(dicing blade)가 쉽게 파손되어 생산성이 저하되기 때문이다. 이러한 문제를 해결하기 위하여 사파이어 기초 기판(1)의 습식 식각 특성을 활용하여 접촉구 형성 시에 소자의 스크라이빙 라인(scribing line) 또는 벽개(cleve) 라인을 함께 형성할 수 있다. 즉 사이이어 기판(1)은 습식 식각에서 방향성을 갖게 된다. 도시의 예로 제시하지는 않았지만 대부분 질화물계 반도체 박막 성장시 사용되는 사파이어 기초 기판(1)은 (0001)의 C-면이며 습식 식각을 하면 식각면은 바닥면을 기준으로 40도 정도의 경사면을 갖게 된다. 이러한 현상은 (0001)의 C-면과 식각되어 형성된 A, R, M의 파셋면(etched facet)의 식각 속도가 다르기 때문이다. 다시 말하면 식각 깊이는 선폭 또는 오픈된 면적에 따라 다르고 특히, 일정한 깊이까지 식각하면 식각된 단면은 뾰족한 삼각형 형태 (V-grooved shaped)를 갖게 되어 그 어떤 다이아몬드 펜으로 다이싱 라인을 형성했을 때보다 깨끗하게 만들 수 있다. 다이싱 라인(dicing line)은 1um 선폭을 가지면 충분하고 접촉구를 식각하는 동안에 일정 깊이에서 식각이 정지되어 자동으로 다이싱 라인이 형성되므로 추가 공정없이 사파이어 기판(1)을 개별 칩으로 분리하기 위한 다이싱 라인을 형성할 수 있다. 본 발명에서 제시한 방법은 습식 또는 건식 방법을 하나 이상 조합한 방법으로 소자를 분리할 장소에 미세한 다이싱 라인을 형성시켜 줌으로서 용이하게 소자를 분리 할 수 있을 뿐만 아니라, 절단된 면을 깨끗한 경면으로 만들 수 있다.
다음, 사파이어 기판(1)을 ICP/RIE 또는 RIE 하여 접촉구를 소정 깊이까지형성하고, 이어서 황산(H2SO4), 인산(H3PO4) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액에 담가 사파이어 기판(1)을 식각하여 접촉구를 완성한다. 이와 같이, 건식과 습식을 함께 적용하는 것은 접촉구의 수평 단면적 비가 지나치게 증가하는 것을 방지하기 위한 것이다. 즉, 건식 식각으로 비아의 소정 깊이까지 수평 단면적을 거의 일정하게 유지하고, 그 아래에서는 접촉구의 측면이 일정한 경사를 이루도록 습식 식각하는 것이다. 바람직하게는 접촉구 바닥과 접촉구 위의 단면적 비가 0.9 정도가 되는 것이 바람직하지만 소자를 제작함에 있어서는 단면적비가 그 반대인 경우도 가능하다.
다음, ICP/RIE 또는 RIE 기술을 사용하여 버퍼층(2)을 건식 식각하여 n형 접촉층(3)을 노출하는 접촉구를 형성한다.
이상과 같은 과정을 통하여 접촉구를 형성한 다음, 도 11에 나타낸 바와 같이, n형 접촉층(3) 위에 ITO, InSnO와 같은 투명 도전체 또는 오믹 접촉을 형성할 수 있는 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착하여 리프트 오프하고, 질소 또는 산소가 포함된 분위기에서 300도 내지 700도의 온도로 열처리하여 n형 접촉층(3)과의 오믹 접촉을 형성하는 제2 전극 오믹층(19)을 형성하고, 제2 전극 오믹층(19) 위에 제2 전극(15)을 형성한다. 또, 제1 리셉터 접촉층(14) 위에는 제1 전극(16)을 형성한다.
이어서, 형성된 발광 다이오드 기판을 다이싱(Dicing, Sawing)하여 개별 칩으로 분리한다.
다음, 칩을 도전성 페이스트(500)를 이용하여 리드 프레임(101)에 실장하고, 와이어를 본딩하여 제2 전극(15)을 맞은편 리드 프레임(102)에 연결한다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예를 안출할 수 있음을 이해할 수 있을 것이다.
이상과 같이, 발광 다이오드를 제조하면 제2 전극과 제1 전극이 칩의 상하 양면에 별도로 형성되므로 칩의 면적을 줄일 수 있다. 따라서 웨이퍼 당 칩 생산량을 향상할 수 있다. 또한 열전도성과 전기 전도성이 우수한 리셉터 기판을 칩의 구조체로 사용함으로써 열 방출과 정전기 방출이 효율적으로 이루어진다. 아울러, 전류가 칩의 면적 전체를 통하여 균일하게 흐르므로 대전류에서도 구동이 가능하다. 따라서 단위 소자에서 높은 광출력을 얻을 수 있다. 본 발명에서는 이면 연마와 건식 또는 습식 식각을 이용하여 사파이어 기판을 제거하기 때문에 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다.

Claims (21)

  1. 상하 양면을 가지며 도전성이 있는 리셉터 기판 ,
    상기 리셉터 기판의 하면에 형성되어 있는 제1 전극,
    상기 리셉터 기판의 상면에 형성되어 있으며 도전성을 가지는 접합층,
    상기 접합층 위에 형성되어 있는 제1 클래드층,
    상기 제1 클래드층 위에 형성되어 있는 발광층,
    상기 발광층 위에 형성되어 있는 제2 클래드층,
    상기 제2 클래드층 위에 형성되어 있는 제2 전극
    을 포함하는 발광 다이오드.
  2. 제1항에서,
    상기 제1 전극과 상기 리셉터 기판 사이에 형성되어 있는 제1 리셉터 접촉층,
    상기 리셉터 기판과 상기 접합층 사이에 형성되어 있는 제2 리셉터 접촉층,
    상기 광 반사층과 상기 제1 도전형 접촉층 사이에 형성되어 있는 광 반사층,
    상기 광 반사층과 상기 제1 클래드층 사이에 형성되어 있는 제1 도전형 접촉층 및
    상기 제2 클래드층과 상기 제2 전극 사이에 형성되어 있는 제2 도전형 접촉층
    을 더 포함하는 발광 다이오드.
  3. 제2항에서,
    상기 광 반사층과 상기 제1 도전형 접촉층 사이에 형성되어 있는 도전성 투명 전극,
    상기 제2 전극과 상기 제2 도전형 접촉층 사이에 형성되어 있는 제2 전극 오믹층을 더 포함하는 발광 다이오드.
  4. 제1항 내지 제3항 중의 어느 한 항에서,
    상기 접합층은 Ti, Ni, Sn, In, Pd, Ag, Au 중의 적어도 하나를 포함하는 금속으로 이루어지는 발광 다이오드.
  5. 제1항 내지 제3항 중의 어느 한 항에서,
    상기 접합층은 도전성을 가지는 에폭시 필름인 발광 다이오드.
  6. 제1항 내지 제3항 중의 어느 한 항에서,
    상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 발광 다이오드.
  7. 제1항 내지 제3항 중의 어느 한 항에서,
    상기 리셉터 기판은 Si, GaAs, SiC, Au, Al, CuW, Mo, W 중의 적어도 하나를포함하여 이루어지는 발광 다이오드.
  8. 제1항 내지 제3항 중의 어느 한 항에서,
    상기 광 반사층은 Ti, Ni, Cr, Al, Ag, Au, Cu, Pt, Rh 중의 적어도 하나를 포함하여 이루어지는 발광 다이오드.
  9. 제2항에서,
    상기 제2 도전형 접촉층 위에 형성되어 있으며 상기 제2 도전형 접촉층의 일부를 노출하는 접촉구를 가지는 버퍼층과 사파이어 기판을 더 포함하는 발광 다이오드.
  10. 제9항에서,
    상기 사파이어 기판의 두께는 10um 내지 300um인 발광 다이오드.
  11. 제9항에서,
    상기 사파이어 기판의 표면에는 광 결정 특성을 가지는 요철이 형성되어 있는 발광 다이오드.
  12. 사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 차례로 적층하는 단계,
    리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계,
    상기 p형 접촉층 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계,
    상기 사파이어 기판의 상기 p형 접촉층과 상기 리셉터 기판의 상기 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계,
    상기 사파이어 기판과 상기 버퍼층을 제거하는 단계,
    상기 n형 접촉층과 상기 제1 리셉터 접촉층 위에 각각 제2 전극과 제1 전극을 형성하는 단계
    를 포함하는 발광 다이오드의 제조 방법.
  13. 제12항에서,
    상기 p형 접촉층 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계 이전에 상기 p형 접촉층 위에 도전성 투명 전극층과 광반사층을 형성하는 단계를 더 포함하는 발광 다이오드의 제조 방법.
  14. 제12항 또는 제13항에서,
    상기 사파이어 기판과 상기 버퍼층을 제거하는 단계에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들 하나 이상의 조합에 의한혼합 용액을 식각액으로 사용하는 습식 식각 방법, CMP(chemical mechanical polishing) 및 ICP/RIE 건식 식각 방법 중의 적어도 어느 하나를 이용하는 발광 다이오드의 제조 방법.
  15. 제14항에서,
    상기 사파이어 기판과 상기 버퍼층을 제거하는 단계에서는 상기 습식 식각 방법과 상기 건식 식각 방법을 함께 사용하며 상기 습식 식각 방법은 상기 사파이어 기판을 식각하는데 사용하고, 상기 건식 식각 방법은 상기 버퍼층을 식각하는데 사용하는 발광 다이오드의 제조 방법.
  16. 제12항 또는 제13항에서,
    상기 열압착하는 단계는 Ar, He, Kr, Xe, Rn, N2, O2 중의 적어도 하나의 가스를 포함하는 분위기에서 진행하는 발광 다이오드의 제조 방법.
  17. 제12항 또는 제13항에서,
    상기 열압착하는 단계는 200℃에서 500℃ 사이의 온도와 1MPa에서 6MPa 사이의 압력을 가하여 진행하는 발광 다이오드의 제조 방법.
  18. 사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층을 차례로 적층하는 단계,
    리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계,
    상기 p형 접촉층 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계,
    상기 사파이어 기판의 상기 p형 접촉층과 상기 리셉터 기판의 상기 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계,
    상기 사파이어 기판과 상기 버퍼층에 접촉구를 형성하는 단계,
    상기 제1 리셉터 접촉층에 접촉하는 제1 전극과 상기 접촉구를 통하여 상기 n형 접촉층에 전기적으로 연결되는 제2 전극을 형성하는 단계
    를 포함하는 발광 다이오드의 제조 방법.
  19. 제18항에서,
    상기 p형 접촉층 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계 이전에 상기 p형 접촉층 위에 도전성 투명 전극층과 광반사층을 형성하는 단계를 더 포함하는 발광 다이오드의 제조 방법.
  20. 제18항에서,
    상기 사파이어 기판과 상기 버퍼층에 접촉구를 형성하는 단계에서 상기 사파이어 기판에 다이싱 라인을 함께 형성하는 발광 다이오드의 제조 방법.
  21. 제12항 또는 제18항에서,
    상기 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층 및 제2 도전형 접촉층은 Inx(AlyGa1-y)N (0≥x, 0≥y)으로 이루어지는 발광 다이오드의 제조 방법.
KR20030100016A 2003-11-18 2003-12-30 발광 다이오드 및 그 제조 방법 KR100497338B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR20030100016A KR100497338B1 (ko) 2003-12-30 2003-12-30 발광 다이오드 및 그 제조 방법
JP2004162374A JP2005150675A (ja) 2003-11-18 2004-05-31 半導体発光ダイオードとその製造方法
TW93115611A TWI234298B (en) 2003-11-18 2004-05-31 Semiconductor light emitting diode and method for manufacturing the same
US10/858,715 US20050104081A1 (en) 2003-11-18 2004-06-01 Semiconductor light emitting diode and method for manufacturing the same
CNA200410048731XA CN1619845A (zh) 2003-11-18 2004-06-15 半导体发光二极管及其制造方法
PCT/KR2004/002186 WO2005050749A1 (en) 2003-11-18 2004-08-31 Semiconductor light emitting diode and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030100016A KR100497338B1 (ko) 2003-12-30 2003-12-30 발광 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050013048A true KR20050013048A (ko) 2005-02-02
KR100497338B1 KR100497338B1 (ko) 2005-06-23

Family

ID=37224763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030100016A KR100497338B1 (ko) 2003-11-18 2003-12-30 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100497338B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007001144A1 (en) * 2005-06-27 2007-01-04 Lg Chem, Ltd. Method for preparing light emitting diode device having heat dissipation rate enhancement
WO2007046656A1 (en) * 2005-10-20 2007-04-26 Bnp Science Method of producing light emitting diode having vertical structure
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
KR100813070B1 (ko) * 2006-09-29 2008-03-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100959080B1 (ko) * 2005-06-27 2010-05-20 한빔 주식회사 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의 제조방법
US8742429B2 (en) 2005-07-25 2014-06-03 Lg Innotek Co., Ltd. Semiconductor light emitting device and fabrication method thereof
US9484496B2 (en) 2010-02-04 2016-11-01 Lg Innotek Co., Ltd. Light emitting device, method of manufacturing the same, light emitting device package and lighting system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007001144A1 (en) * 2005-06-27 2007-01-04 Lg Chem, Ltd. Method for preparing light emitting diode device having heat dissipation rate enhancement
KR100959080B1 (ko) * 2005-06-27 2010-05-20 한빔 주식회사 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의 제조방법
KR100959079B1 (ko) * 2005-06-27 2010-05-20 한빔 주식회사 열방출이 개선된 전면발광형 발광다이오드 소자 및 이의 제조방법
US8742429B2 (en) 2005-07-25 2014-06-03 Lg Innotek Co., Ltd. Semiconductor light emitting device and fabrication method thereof
US9147797B2 (en) 2005-07-25 2015-09-29 Lg Innotek Co., Ltd. Semiconductor light emitting device and fabrication method thereof
WO2007046656A1 (en) * 2005-10-20 2007-04-26 Bnp Science Method of producing light emitting diode having vertical structure
KR100752348B1 (ko) * 2005-10-20 2007-08-27 (주) 비앤피 사이언스 수직 구조 발광 다이오드 제조 방법
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
KR100813070B1 (ko) * 2006-09-29 2008-03-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
US9484496B2 (en) 2010-02-04 2016-11-01 Lg Innotek Co., Ltd. Light emitting device, method of manufacturing the same, light emitting device package and lighting system

Also Published As

Publication number Publication date
KR100497338B1 (ko) 2005-06-23

Similar Documents

Publication Publication Date Title
JP2005150675A (ja) 半導体発光ダイオードとその製造方法
TWI284431B (en) Thin gallium nitride light emitting diode device
KR100890467B1 (ko) 박막형 질화갈륨계 발광 다이오드 소자의 제조 방법
KR100613272B1 (ko) 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법
KR20070042214A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
US20060214173A1 (en) Light emitting diodes and methods of fabrication
US7625778B2 (en) Method of manufacturing a substrate-free flip chip light emitting diode
KR20110031999A (ko) 윈도우 층 및 광 지향 구조를 포함하는 반도체 발광 장치
JP2007266571A (ja) Ｌｅｄチップ、その製造方法および発光装置
KR100648136B1 (ko) 발광 다이오드 및 그 제조 방법
JP2009117744A (ja) ＺｎＯ系半導体素子の製造方法
KR100613273B1 (ko) 발광 다이오드 및 그 제조 방법
KR20070044099A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR100946441B1 (ko) 수직 전극구조를 갖는 발광소자 및 그 제조방법
KR100497338B1 (ko) 발광 다이오드 및 그 제조 방법
GB2426123A (en) Substrate-free flip chip light emitting diode
KR100576317B1 (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
KR100530986B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR100629929B1 (ko) 수직 전극 구조를 가지는 발광 다이오드
KR100629210B1 (ko) 수직형 발광 다이오드 및 그 제조 방법
KR100663321B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR100557855B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR100934636B1 (ko) 발광다이오드 소자의 제조방법 및 그의 제조 중간체
KR100663324B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR20060079159A (ko) 수직전극형 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee