KR101081055B1 - 발광소자 패키지 및 그 제조방법 - Google Patents

발광소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101081055B1
KR101081055B1 KR1020090067782A KR20090067782A KR101081055B1 KR 101081055 B1 KR101081055 B1 KR 101081055B1 KR 1020090067782 A KR1020090067782 A KR 1020090067782A KR 20090067782 A KR20090067782 A KR 20090067782A KR 101081055 B1 KR101081055 B1 KR 101081055B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
emitting device
groove
layer
Prior art date
Application number
KR1020090067782A
Other languages
English (en)
Other versions
KR20110010296A (ko
Inventor
김태윤
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090067782A priority Critical patent/KR101081055B1/ko
Priority to EP10169315.8A priority patent/EP2278633B1/en
Priority to US12/837,094 priority patent/US8659046B2/en
Priority to JP2010160366A priority patent/JP5739118B2/ja
Priority to TW099123496A priority patent/TWI513062B/zh
Priority to CN201010233464.9A priority patent/CN101964388B/zh
Publication of KR20110010296A publication Critical patent/KR20110010296A/ko
Application granted granted Critical
Publication of KR101081055B1 publication Critical patent/KR101081055B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

실시예는 발광소자 패키지 및 그 제조방법에 관한 것이다.
실시예에 따른 발광소자 패키지는 기판에 형성된 홈; 상기 기판의 홈의 제1 영역에 직접 성장된 발광구조물; 상기 기판 상에 전극; 상기 전극과 상기 발광구조물을 연결하는 와이어 본딩; 및 상기 홈을 메우는 충진제;를 포함할 수 있다.
발광소자, 발광소자 패키지

Description

발광소자 패키지 및 그 제조방법{LIGHT EMITTING DEVICE PACKAGE AND METHOD FOR FABRICATING THE SAME}
실시예는 발광소자 패키지 및 그 제조방법에 관한 것이다.
발광소자(Light Emitting Device : LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 LED가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
한편, 종래기술에 의한 발광소자 패키지는 발광소자를 기판 상에 제작하고, 절단(sawing)공정인 다이 분리(die separation)를 통해 발광소자 칩을 분리한 후 , 발광소자 칩을 패키지 몸체(package body)에 다이 본딩(die bonding)하고 와이어 본딩(wire bonding), 몰딩(molding)을 진행 후 테스트를 진행한다.
그런데, 종래기술에 의하면 발광소자 칩의 제조공정과 패키징 공정이 별도로 진행됨에 따라 여러 복잡한 공정 및 여러 기판 등이 소요되는 문제가 있다.
실시예는 기판 상태에서 발광소자 에피층(LED Epi Growth)을 형성하고, 칩공정(Chip process), 패키지(Package)를 진행할 수 있는 발광소자 패키지 및 그 제조방법을 제공하고자 한다.
실시예에 따른 발광소자 패키지는 기판에 형성된 홈; 상기 기판의 홈의 제1 영역에 직접 성장된 발광구조물; 상기 기판 상에 전극; 상기 전극과 상기 발광구조물을 연결하는 와이어 본딩; 및 상기 홈을 메우는 충진제;를 포함할 수 있다.
또한, 실시예에 따른 발광소자 패키지의 제조방법은 기판에 홈을 형성하는 단계; 상기 홈의 제1 영역 상에 발광구조물을 형성하는 단계; 상기 기판 상에 전극을 형성하는 단계; 상기 전극과 상기 발광구조물 간의 와이어 본딩하는 단계; 및 충진제로 상기 홈을 메우는 단계;를 포함할 수 있다.
실시예에 따른 발광소자 패키지 및 그 제조방법에 의하면, 기판 상태에서 발광소자 에피층 성장(LED Epi Growth)을 하고, 칩공정(Chip process), 패키지(Package)를 진행함으로써 수직형 칩공정(Fab processing)과 같은 별도의 칩(Chip) 공정이 필요없는 장점이 있다.
또한, 종래기술이 발광소자 칩(LED Chip)과 패키지 몸체 다이 접착시 Ag계열 또는 에폭시 계열을 이용하여 부착한 제품에 비해, 실시예는 동종의 화합물 반도체 를 이용한 방식이기에 열전도도 및 전기 전도도가 우수하다.
또한, 실시예는 수직형 칩(Vertical Chip)과 같은 동일한 전류 주입 방식을 적용할 수 있기 때문에 전류 스프레딩의 효과가 있고, 패키지 효율이 우수하다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 실시예에 따른 발광소자 패키지의 단면도이며, 도 2 내지 도 9는 실시예에 따른 발광소자 패키지의 제조방법의 공정단면도이다.
실시예에 따른 발광소자 패키지 및 그 제조방법에 의하면, 기판 상태에서 발광소자 에피층 성장(LED Epi Growth), 칩공정(Chip process), 패키지(Package)를 진행함으로써 수직형 칩공정(Fab processing)과 같은 별도의 칩(Chip) 공정이 필요없는 장점이 있다.
또한, 실시예는 기존 발광소자 칩(LED Chip)과 패키지 몸체 다이 접착시 Ag계열 또는 에폭시 계열을 이용하여 부착한 제품에 비해 실시예는 동종의 화합물 반도체를 이용한 방식이기에 열전도도 및 전기 전도도가 우수하다.
또한, 실시예는 수직형 칩(Vertical Chip)과 같은 동일한 전류 주입 방식을 적용할 수 있기 때문에 전류스프레딩 효과와 패키지 효율이 우수하다.
이하, 도 2 내지 도 9를 참조하여 실시예에 따른 발광소자 패키지의 제조방법을 설명한다.
우선, 도 2와 같이 기판(110)에 홈(C)을 형성한다. 예를 들어, 기판(110) 상에 제1 패턴(310)을 형성하고, 이를 마스크로 하여 기판(110)을 식각함으로써 홈(C)을 형성할 수 있다. 예를 들어, 상기 기판(110)이 실리콘 기판인 경우에는 그 결정방향에 따라 소정의 각도를 가지고 홈이 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 제1 패턴(310)은 기판(110) 상외에 기판의 하측에도 형성될 수 있다.
상기 기판(110)은 전도성 기판, 결정방향이 있는 기판 등일 수 있다. 예를 들어, 상기 기판(110)은 실리콘 기판, GaN 기판, GaO 기판 등일 수 있으나 이에 한정되는 것은 아니다.
이러한 식각공정에 의해 제1 칩 영역(100)과 제2 칩 영역(200)이 형성될 수 있다. 이하에서는 제1 칩 영역(100)을 위주로 설명하나 칩공정 및 패키징 공정이 완성될 때 까지 제1 칩 영역(100)과 제2 칩 영역(200)이 기판(110)으로 부터 분리공정(Sawing)이 진행되지 않고, 패키징 공정이 완료된 후 분리공정이 진행될 수 있 다.
다음으로, 도 3은 제1 칩 영역(100)에 대한 확대도이다. 한편, 앞서 기술한 바와 같이 실시예에 의하면 제1 칩 영역(100)이 기판(110)으로 부터 분리공정이 진행된 것이 아니며, 도 3은 단지 제1 칩 영역(100)을 개념화하여 도시한 것이다.
물론, 관통홀(미도시) 형성공정이 진행되고, 이러한 관통홀을 기준으로 단면도를 도시하는 경우 도 3과 같은 형상이 될 수도 있다. 이때, 관통홀은 기판(110)의 결정방향에 따라 습식식각이 진행되는 경우 도 3과 같이 일부 경사가 진 상태로 형성될 수도 있으나 이에 한정되는 것이 아니며, 관통홀은 수직으로 직선의 형태일 수도 있다.
다음으로, 도 4와 같이 상기 홈의 제1 영역(A)을 제외하고 상기 기판(110)의 표면에 절연층(120)을 형성한다. 예를 들어, 상기 절연층(120)은 상기 제1 영역(A) 상에 제2 패턴(미도시)을 형성하고 열산화 등에 의해 SiO2막으로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 절연층(120)은 기판(110)에 홈이 형성되는 영역 등의 원하는 부분에 발광소자 칩(LED chip)을 성장시키는 마스크 역할을 한다.
다음으로, 도 5와 같이 상기 제2 패턴을 제거하고, 상기 홈의 제1 영역 상에 버퍼층(130)을 형성할 수 있다.
상기 버퍼층(130)은 이후 형성되는 발광구조물(140)과 기판(110) 간의 결정격자가 상이함에 따라 발생할 수 있는 결정격자 결함을 방지하기 위해 결정격자가 일치할 수 있도록 실리콘 카바이드(SiC) 등으로 형성할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 버퍼층(130)은 고온에서 RF-CVD와 같은 장비를 이용하여 형성할 수 있으나 이에 한정되는 것은 아니다.
실시예는 상기 버퍼층(130)을 형성하기 전에 제1 반사층(reflector metal)(미도시)을 형성할 수 있다. 예를 들어, 실시예는 Ti, Pa 등으로 제1 반사층을 형성할 수 있으며, 이러한 재질로 형성된 제1 반사층은 이후 진행되는 버퍼층(130) 공정에서의 산화 등이 진행되지 않을 수 있다.
다음으로, 도 6과 같이 상기 제1 영역의 상기 기판(110) 또는 상기 버퍼층(130) 상에 발광구조물(140)을 형성한다. 실시예에 의하면, 상기 발광구조물(140)을 형성하기 위해 별도의 패턴이 필요하지 않을 수 있다. 이는 발광구조물(140)의 에피층이 상기 절연층(120) 상에서는 성장이 되지 않기 때문이다.
실시예는 기존 발광소자 칩(LED Chip)과 패키지 몸체 다이 접착시 Ag계열 또는 에폭시 계열을 이용하여 부착한 제품에 비해 실시예는 동종의 화합물 반도체를 이용한 방식이기에 열전도도 및 전기 전도도가 우수하다.
또한, 다이 접착제의 내열성에 따른 변색 또는 변형으로 인한 신뢰성 문제도 해결할 수 있다.
도 7은 발광구조물(140)의 확대도이다.
실시예에서의 발광구조물은 GaN, GaAs, GaAsP, GaP 등의 물질로 형성될 수 있다. 예를 들어, Green~Blue LED는 GaN 또는 InGaN을, Yellow~Red LED는 InGaAIP 또는 AIGaAs를 사용할 수 있으며, 물질의 조성의 변경에 따라 다양한 색상(Full Color)의 구현도 가능하다.
상기 발광구조물(140)은 제2 도전형 반도체층(142), 활성층(144), 제1 도전형 반도체층(146)을 포함할 수 있으며, 그 형성되는 순서가 도 7의 적층 순서에 한정되는 것은 아니다.
상기 제2 도전형 반도체층(142)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(144)은 제1 도전형 반도체층(146)을 통해서 주입되는 전자와 제2 도전형 반도체층(142)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(144)은 에너지 밴드가 서로 다른 질화물 반도체 박막층을 교대로 한 번 혹은 여러 번 적층하여 이루어지는 양자우물구조를 가질 수 있다. 예를 들어, 상기 활성층(144)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 반도체층(146)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(146)은 챔버에 트리 메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
다음으로, 도 8과 같이 상기 기판(110) 상에 전극(150)을 형성한다. 예를 들어, 상기 절연층(120)의 일부 영역에 전극(150)을 형성할 수 있다. 이에 따라 상기 전극(150)과 상기 기판(110) 사이에는 절연층(120)이 개재됨으로써 전기적으로 분리될 수 있다.
실시예에서 상기 발광구조물(140) 하부의 경우 전기전도도를 갖는 버퍼층 또는 기판이 n 또는 p형 전극으로 형성되어 있기 때문에 발광소자 상부에서 하부와 다른 극성을 갖는 p 또는 n형 전극을 형성할 수 있다.
상기 전극(150)은 반사성능이 우수한 물질로 형성함으로써 반사층의 기능도 겸비할 수 있다. 한편, 전극(150)이 형성되지 않은 홈의 측면에 제2 반사층(미도시)을 형성할 수도 있다.
이후, 상기 전극(150)과 상기 발광구조물(140) 간의 와이어 본딩(160)이 진행될 수 있다.
다음으로, 도 9와 같이 충진제(170)로 상기 홈을 메우는 몰딩 단계를 진행하여 패키징 공정이 완료될 수 있다. 예를 들어, 에폭시 수지, 실리콘 수지 등으로 홈을 메울 수 있으나 이에 한정되는 것은 아니다.
또한, 실시예는 백색(white) 구현을 위해 형광체(미도시)를 포함하여 몰딩이 진행될 수 있다. 예를 들어, 청색 LED에 황색 형광체(YAG, TAG 등의 형광체를 사 용)를 더하거나, UV LED에 적/녹/청 삼색 형광체를 사용할 수 있다.
다음으로, 발광소자가 형성된 발광소자 패키지를 기판으로 부터 각 칩의 영역 별로 절단(sawging)한 후 측정 및 테스트를 통해 제품화될 수 있다.
실시예에 따른 발광소자 패키지 및 그 제조방법에 의하면, 기판 상태에서 발광소자 에피층 성장(LED Epi Growth), 칩공정(Chip process), 패키지(Package)를 진행함으로써 수직형 칩공정(Fab processing)과 같은 별도의 칩(Chip) 공정이 필요없는 장점이 있다.
또한, 실시예는 기존 발광소자 칩(LED Chip)과 패키지 몸체 다이 접착시 Ag계열 또는 에폭시 계열을 이용하여 부착한 제품에 비해 실시예는 동종의 화합물 반도체를 이용한 방식이기에 열전도도 및 전기 전도도가 우수하다.
또한, 실시예는 수직형 칩(Vertical Chip)과 같은 동일한 전류 주입 방식을 적용할 수 있기 때문에 전류 스프레딩의 효과가 있고, 패키지 효율이 우수하다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 발광소자 패키지의 단면도.
도 2 내지 도 9는 실시예에 따른 발광소자 패키지의 제조방법의 공정단면도.

Claims (11)

  1. 기판에 형성된 홈;
    상기 홈의 제1 영역 상에 제1 반사층;
    상기 제1 반사층 상에 버퍼층;
    상기 기판의 홈의 제1 영역의 상기 버퍼층 상에 직접 성장된 발광구조물;
    상기 기판 상에 전극;
    상기 전극과 상기 발광구조물을 연결하는 와이어 본딩; 및
    상기 홈을 메우는 충진제;를 포함하며,
    상기 전극은 반사층을 포함하고,
    상기 기판은 상기 발광구조물과 동종의 화합물 반도체를 포함하는 발광소자 패키지.
  2. 제1 항에 있어서,
    상기 홈의 제1 영역 외의 상기 기판의 표면에 절연층을 포함하는 발광소자 패키지.
  3. 삭제
  4. 제1 항에 있어서,
    상기 버퍼층은
    실리콘 카바이드층을 포함하는 발광소자 패키지.
  5. 삭제
  6. 기판에 홈을 형성하는 단계;
    상기 홈의 제1 영역 상에 제1 반사층을 형성하는 단계;
    상기 제1 반사층 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 발광구조물을 성장하는 단계;
    상기 기판 상에 전극을 형성하는 단계;
    상기 전극과 상기 발광구조물 간의 와이어 본딩하는 단계; 및
    충진제로 상기 홈을 메우는 단계;를 포함하며,
    상기 전극은 반사층을 포함하고,
    상기 기판은 상기 발광구조물과 동종의 화합물 반도체를 포함하는 패키지의 제조방법.
  7. 제6 항에 있어서,
    상기 홈의 제1 영역 상에 발광구조물을 형성하는 단계는,
    상기 기판에 홈을 형성하는 단계 후에,
    상기 홈의 제1 영역 외의 상기 기판의 표면에 절연층을 형성하는 단계;
    상기 제1 영역의 상기 버퍼층 상에 발광구조물을 형성하는 단계;를 포함하는 발광소자 패키지의 제조방법.
  8. 삭제
  9. 제6 항에 있어서,
    상기 버퍼층은
    실리콘 카바이드층을 포함하는 발광소자 패키지의 제조방법.
  10. 제7 항에 있어서,
    상기 기판 상에 전극을 형성하는 단계는,
    상기 절연층의 일부 영역에 전극을 형성하는 발광소자 패키지의 제조방법.
  11. 삭제
KR1020090067782A 2009-07-24 2009-07-24 발광소자 패키지 및 그 제조방법 KR101081055B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090067782A KR101081055B1 (ko) 2009-07-24 2009-07-24 발광소자 패키지 및 그 제조방법
EP10169315.8A EP2278633B1 (en) 2009-07-24 2010-07-12 Light emitting device package and method for fabricating the same
US12/837,094 US8659046B2 (en) 2009-07-24 2010-07-15 Light emitting device package and method for fabricating the same
JP2010160366A JP5739118B2 (ja) 2009-07-24 2010-07-15 発光素子パッケージ及びその製造方法
TW099123496A TWI513062B (zh) 2009-07-24 2010-07-16 發光元件封裝結構及其製造方法
CN201010233464.9A CN101964388B (zh) 2009-07-24 2010-07-19 发光器件封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090067782A KR101081055B1 (ko) 2009-07-24 2009-07-24 발광소자 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110010296A KR20110010296A (ko) 2011-02-01
KR101081055B1 true KR101081055B1 (ko) 2011-11-07

Family

ID=42937201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090067782A KR101081055B1 (ko) 2009-07-24 2009-07-24 발광소자 패키지 및 그 제조방법

Country Status (6)

Country Link
US (1) US8659046B2 (ko)
EP (1) EP2278633B1 (ko)
JP (1) JP5739118B2 (ko)
KR (1) KR101081055B1 (ko)
CN (1) CN101964388B (ko)
TW (1) TWI513062B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969433A (zh) * 2012-12-06 2013-03-13 上海顿格电子贸易有限公司 Led晶片模组化封装工艺
KR102008315B1 (ko) * 2013-01-23 2019-10-21 삼성전자주식회사 발광 소자 패키지
JP6294113B2 (ja) * 2014-03-17 2018-03-14 新光電気工業株式会社 キャップ及びその製造方法、半導体装置及びその製造方法
CN114038967B (zh) * 2021-07-27 2023-05-16 重庆康佳光电技术研究院有限公司 Led外延结构及其制造方法、led器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813070B1 (ko) * 2006-09-29 2008-03-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5436473B2 (ko) * 1972-01-18 1979-11-09
JP2898320B2 (ja) * 1989-11-30 1999-05-31 京セラ株式会社 半導体素子の製造方法
JPH07106702A (ja) * 1993-10-05 1995-04-21 Hitachi Ltd 受発光装置の製造方法
JPH0983015A (ja) * 1995-09-20 1997-03-28 Oki Electric Ind Co Ltd モノリシック発光ダイオードアレイの製造方法
JPH09249499A (ja) * 1996-03-15 1997-09-22 Matsushita Electron Corp Ｉｉｉ族窒化物半導体のエピタキシャル成長方法
JPH10173236A (ja) * 1996-12-13 1998-06-26 Sharp Corp 窒化ガリウム系化合物半導体発光素子の製造方法
JP3785820B2 (ja) * 1998-08-03 2006-06-14 豊田合成株式会社 発光装置
JP4307113B2 (ja) * 2002-03-19 2009-08-05 宣彦 澤木 半導体発光素子およびその製造方法
JP4277583B2 (ja) * 2003-05-27 2009-06-10 パナソニック電工株式会社 半導体発光装置
JP3976723B2 (ja) * 2003-10-30 2007-09-19 三洋電機株式会社 半導体素子およびその製造方法
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
KR20060037638A (ko) 2004-10-28 2006-05-03 엘지이노텍 주식회사 실리콘 기판을 이용한 질화물 반도체 발광소자 및 그제조방법
JP2006237141A (ja) * 2005-02-23 2006-09-07 Stanley Electric Co Ltd サブマウント型ｌｅｄ
JP2006253288A (ja) * 2005-03-09 2006-09-21 Fuji Photo Film Co Ltd 発光装置及びその製造方法
KR100746783B1 (ko) * 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
JP4830768B2 (ja) * 2006-05-10 2011-12-07 日亜化学工業株式会社 半導体発光装置及び半導体発光装置の製造方法
JP5148849B2 (ja) * 2006-07-27 2013-02-20 スタンレー電気株式会社 Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法
TWI418054B (zh) * 2006-08-08 2013-12-01 Lg Electronics Inc 發光裝置封裝與製造此封裝之方法
KR100850945B1 (ko) 2006-11-08 2008-08-08 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
JP4836769B2 (ja) * 2006-12-18 2011-12-14 スタンレー電気株式会社 半導体発光装置およびその製造方法
KR100851183B1 (ko) * 2006-12-27 2008-08-08 엘지이노텍 주식회사 반도체 발광소자 패키지
JP4907476B2 (ja) * 2007-03-13 2012-03-28 コバレントマテリアル株式会社 窒化物半導体単結晶
KR100896282B1 (ko) * 2007-11-01 2009-05-08 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100891800B1 (ko) * 2007-11-23 2009-04-07 삼성전기주식회사 발광소자 어레이 제조방법 및 발광소자 어레이
JP5258285B2 (ja) * 2007-12-28 2013-08-07 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子
KR101114592B1 (ko) * 2009-02-17 2012-03-09 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813070B1 (ko) * 2006-09-29 2008-03-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법

Also Published As

Publication number Publication date
CN101964388A (zh) 2011-02-02
JP5739118B2 (ja) 2015-06-24
US20110018021A1 (en) 2011-01-27
JP2011029640A (ja) 2011-02-10
CN101964388B (zh) 2016-05-04
EP2278633B1 (en) 2019-05-08
TW201110428A (en) 2011-03-16
EP2278633A2 (en) 2011-01-26
TWI513062B (zh) 2015-12-11
EP2278633A3 (en) 2015-12-02
US8659046B2 (en) 2014-02-25
KR20110010296A (ko) 2011-02-01

Similar Documents

Publication Publication Date Title
KR101144351B1 (ko) 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
KR101979944B1 (ko) 발광소자
KR101134731B1 (ko) 발광소자 및 그 제조방법
KR20110128545A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20110126793A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101047652B1 (ko) 발광소자 및 그 제조방법
KR100969127B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
WO2007111432A1 (en) Light emitting device having zener diode therein and method of fabricating the same
KR101081055B1 (ko) 발광소자 패키지 및 그 제조방법
KR101114047B1 (ko) 발광소자 및 그 제조방법
KR20120039587A (ko) 웨이퍼 레벨 발광다이오드 패키지
KR101011757B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101138947B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
KR102237149B1 (ko) 발광소자 및 조명시스템
US20230076963A1 (en) Light emitting diode and light emitting device having the same
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101232069B1 (ko) 발광 소자 및 그 제조 방법
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
KR102427040B1 (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR102432225B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR20130068701A (ko) 발광소자 및 이를 포함하는 발광 소자 패키지
KR20160115217A (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR102200075B1 (ko) 자외선 발광소자 및 조명시스템
KR101103675B1 (ko) 발광 소자, 그 제조방법 및 발광 소자 패키지
KR20140059522A (ko) 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 8