KR101114592B1 - 발광 디바이스 패키지 및 그 제조방법 - Google Patents

발광 디바이스 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101114592B1
KR101114592B1 KR1020090013153A KR20090013153A KR101114592B1 KR 101114592 B1 KR101114592 B1 KR 101114592B1 KR 1020090013153 A KR1020090013153 A KR 1020090013153A KR 20090013153 A KR20090013153 A KR 20090013153A KR 101114592 B1 KR101114592 B1 KR 101114592B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
conductive
package body
emitting device
Prior art date
Application number
KR1020090013153A
Other languages
English (en)
Other versions
KR20100093973A (ko
Inventor
조범철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090013153A priority Critical patent/KR101114592B1/ko
Priority to US12/656,740 priority patent/US8410513B2/en
Priority to EP10153875.9A priority patent/EP2219235B1/en
Priority to CN2010101215939A priority patent/CN101807569B/zh
Publication of KR20100093973A publication Critical patent/KR20100093973A/ko
Application granted granted Critical
Publication of KR101114592B1 publication Critical patent/KR101114592B1/ko
Priority to US13/794,140 priority patent/US8829538B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/641Heat extraction or cooling elements characterized by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 발광 디바이스 패키지 및 그 제조방법에 관한 것이다.
실시 예에 따른 발광 디바이스 패키지는, 실리콘 기반의 제1도전형의 패키지 몸체; 상기 패키지 몸체의 표면에 형성된 절연층; 상기 패키지 몸체 위의 제1영역에 형성된 도전형 버퍼층; 상기 도전형 버퍼층 위에 3족 및 5족 화합물 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 위에 형성된 제2전극; 상기 패키지 몸체의 아래에 접촉된 제1금속층; 상기 절연층의 타측에 제2금속층을 포함한다.
LED, 실리콘 웨이퍼, 패키지

Description

발광 디바이스 패키지 및 그 제조방법{Lighting emitting device and fabrication method thereof}
실시 예는 발광 디바이스 패키지 및 그 제조방법에 관한 것이다.
발광다이오드(LED: Light Emitting Diode)는 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다.
이러한 발광다이오드는 패키지화되어 다양한 색을 방출하는 발광 장치로 이용되고 있으며, 상기 발광 장치는 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.
실시 예는 도전형 패키지 몸체 위에 직접 성장된 발광 소자를 포함하는 발광 디바이스 패키지 및 그 제조방법을 제공한다.
실시 예는 발광 소자와 도전형 패키지 사이에 전류가 흐를 수 있도록 한 발광 디바이스 패키지 및 그 제조방법을 제공한다.
실시 예는 발광 소자로부터 발생된 열을 상기 도전형 패키지를 통해 방열할 수 있도록 한 발광 디바이스 패키지 및 그 제조방법을 제공한다.
실시 예는 도전형 패키지에 제너 다이오드를 포함하는 발광 디바이스 패키지 및 그 제조방법을 제공한다.
실시 예에 따른 발광 디바이스 패키지는, 실리콘 기반의 제1도전형의 패키지 몸체; 상기 패키지 몸체의 표면에 형성된 절연층; 상기 패키지 몸체 위의 제1영역에 형성된 도전형 버퍼층; 상기 도전형 버퍼층 위에 3족 및 5족 화합물 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 위에 형성된 제2전극; 상기 패키지 몸체의 아래에 접촉된 제1금속층; 상기 절연층의 타측에 제2금속층을 포함한다.
실시 예에 따른 발광 디바이스 패키지 제조방법은, 제1도전형의 패키지 몸체의 표면에 절연층을 형성하는 단계; 상기 패키지 몸체 위의 제1영역을 패터닝하여 도전형 버퍼층을 형성하는 단계; 상기 도전형 버퍼층 위에 3족-5족 화합물 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 발광 구조물 위에 제1전극을 형 성하는 단계; 상기 패키지 몸체의 아래를 패터닝한 후 제1금속층을 형성하고, 상기 절연층의 타측에 제2금속층을 형성하는 단계를 포함한다.
실시 예는 발광 소자가 도전형 패키지 몸체에 직접 성장되므로, 발광 소자의 전류 특성이 개선될 수 있다.
실시 예는 발광 디바이스 패키지의 제조 공정을 개선시켜 줄 수 있다.
실시 예는 발광 구조물을 패키지 위에 직접 성장하므로, 사파이어 같은 기판을 절감할 수 있다.
실시 예는 발광 소자의 방열 특성이 개선될 수 있다.
실시 예는 ESD 특성이 개선될 수 있다.
이하, 첨부된 도면을 참조하여 실시 예에 대하여 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 층의 도면의 일 예이며, 도면의 두께로 한정하지는 않는다.
도 1은 제1실시 예에 따른 발광 디바이스 패키지를 나타낸 단면도이다.
도 1을 참조하면, 발광 디바이스 패키지(100)는 패키지 몸체(110), 절연층(120), 제1도핑층(130), 제2도핑층(135), 제1리드 전극(140), 제2리드 전극(145), 발광 소자(150)를 포함한다.
상기 패키지 몸체(110)는 실리콘(silicon) 재질을 이용한 wafer level package(WLP)로 형성될 수 있다. 상기 패키지 몸체(110) 위의 제1영역에는 소정 깊 이의 캐비티(103)가 형성된다. 상기 캐비티(103)는 베이스 튜브 형태의 홈, 다각형 홈 또는 원형 홈 중 어느 한 형태로 형성될 수 있으며, 상기 홈 형태는 단층 또는 다층 형태로 구현될 수 있으며, 상기 홈의 형태 및 층 종류로 한정하지는 않는다.
상기 패키지 몸체(110)는 제1도전형 특성으로 이루어지는 데, 상기 제1도전형 특성은 상기 패키지 몸체 내부에 제1도전형 도펀트가 주입 또는 확산시켜 형성할 수 있다.
상기 패키지 몸체(110)의 캐비티(103)의 측면(101)은 바닥면에 수직하게 형성되고, 상기 바닥면에 수직한 축을 기준으로 소정의 각도 또는 소정의 곡률로 경사지게 형성될 수 있다.
상기 패키지 몸체(110)의 표면에는 절연층(120)이 형성된다. 상기 절연층(120)은 각 종 산화막(예: SiO2), 실리콘 열 산화막, AlN, SiC, 알루미나, 실리콘 질화막 등의 여러 종류의 절연 재질로 형성될 수 있으며, 상기 재료로 한정하지는 않는다. 여기서, 상기 절연층(120)은 상기 패키지 몸체(110)에 제너 다이오드 구조의 형성을 위해 실리콘 열 산화막으로 형성할 수 있다.
상기 패키지 몸체(110)의 캐비티 바닥면에서 상기 패키지 몸체(110)의 배면까지의 두께는 실리콘 기판이 깨어지지 않고 효과적인 열 전달을 위해 예컨대, 500㎛~2000㎛로 형성될 수 있으며, 상기 두께로 한정하지는 않는다.
상기 절연층(120)은 상기 캐비티(103)의 바닥면 일측에서 상기 패키지 몸체(110)의 상면 내측, 상면, 양 측면 및 배면 일부에 연장되어 형성한다. 상기 절연층(120)의 일부(123,125)는 상기 제2도핑층(135)이 노출되도록 개방된다.
상기 절연층(120)은 발광 소자 영역, 제1도핑층 영역, 배면 센터 영역 등이 개방될 수 있으며, 이러한 개방 영역은 패터닝 과정에 의해 다른 영역에도 형성될 수 있다.
상기 패키지 몸체(110)의 제3영역에는 제1도핑층(130)이 형성되고, 상기 제1도핑층(130)의 일부에는 제2도핑층(135)이 형성된다. 상기 제1도핑층(130)은 상기 패키지 몸체(110)와 반대의 극성 즉, 제2도전형 도펀트가 상기 패키지 몸체(110)의 제 3영역에 주입 또는 확산되어 형성된다. 상기 제2도핑층(135)은 상기 제1도핑층(130)의 일부에 상기 제1도전형 도펀트가 주입 또는 확산되어 형성된다.
상기 제1도핑층(130)은 상기 패키지 몸체(110)와 상기 제2도핑층(135) 사이에 연결되고, 상기 제2도핑층(135)은 상기 제1도핑층(130)과 상기 제2금속층(145) 사이에 연결된다. 상기 제1 및 제2도핑층(130,135)는 상기 발광 소자(150)에 연결된 제너 다이오드로 구현될 수 있다. 실시 예는 제너 다이오드를 상기 패키지 몸체의 어느 한 측면에 배치하였으나, 양 측면 또는 배면 등에 배치할 수 있으며, 상기 위치 및 개수에 대해 한정하지는 않는다.
상기 절연층(120) 위에는 소정 패턴의 제1 및 제2금속층(140,145)이 형성된다. 상기 제 1및 제2금속층(140,145)은 전기적으로 분리되고, 상기 캐비티 영역, 상기 패키지 몸체(110)의 상면, 측면 및 배면 일부에 연장된다.
상기 제1 및 제2금속층(140,145)은 구리(Cu), 니켈(Ni), 금(Au), 티타늄(Ti)중 적어도 하나를 이용하여 단층 또는 멀티 층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제 1및 제2금속층(140,145)은 적어도 2개의 전극 리드로 이용될 수 있으며, 이러한 리드 개수는 금속층 패턴에 따라 달라질 수 있다.
상기 제1금속층(140)은 배면(142)에서 일부(143)가 상기 패키지 몸체(110)에 연결되고, 단부(144)가 상기 제1도핑층(130)에 연결될 수 있다. 상기 제1금속층(140)은 상기 패키지 몸체(110)를 통해 상기 발광 소자(150)에 전기적으로 연결된다.
상기 패키지 몸체(110)의 캐비티(103)에는 발광 소자(150)가 직접 성장되는 구조이다.
도 1 및 도 2를 참조하면, 상기 발광 소자(150)는 상기 캐비티(103)의 바닥면(즉, 패키지 몸체 표면)에 성장되는 것으로, 도전형 버퍼층(151), 제1도전형 반도체층(152), 활성층(153), 제2도전형 반도체층(154), 투명전극층(155), 제2전극(156)을 포함한다.
상기 도전형 버퍼층(151)은 상기 패키지 몸체(110) 위에 형성되며, 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등에서 어느 하나로 구현될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 또는 상기 도전형 버퍼층(151)은 ZnOx로 형성될 수 있다.
상기 도전형 버퍼층(151) 위에는 제 1도전형 반도체층(152)이 형성되며, 상기 제1도전형 반도체층(152)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로 구현될 수 있으며, 제1도전형 도펀트가 도핑된다. 상기 제1도전형 반도체층(152)은 예컨대, 3족 원소와 5족 원소의 결합으로 이루어지는 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등에서 선택될 수 있다. 상기 제1도전형 반도체층(152)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트이며, 상기 N형 도펀트는 Si, Ge, Sn 등을 포함한다.
상기 제 1도전형 반도체층(152) 위에는 상기 활성층(153)이 형성된다. 상기 활성층(153)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 갖는다. 상기 활성층(153)은 3족 원소와 5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기 예컨대, InGaN 우물층/GaN 장벽층의 주기 또는 AlGaN 우물층/GaN 장벽층의 주기를 포함할 수 있다.
상기 활성층(153)은 발광시키는 빛의 파장에 따른 밴드 캡 에너지를 갖는 재료로 선택되며, 예를 들면, 파장이 460~470nm의 청색 발광의 경우, InGaN 우물층/GaN 장벽층의 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(153)은 청색 파장의 광, 레드 파장의 광, 녹색 파장의 광 등의 유색 광을 발광하는 재료를 포함할 수 있다. 상기 활성층(153)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 클래드층은 AlGaN층으로 구현될 수 있다.
상기 활성층(153) 위에는 제 2도전형 반도체층(154)이 형성된다. 상기 제 2도전형 반도체층(154)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로 구현될 수 있으며, 제2도전형 도펀트가 도핑된다. 상기 제2도전형 반도체층(154)은 예컨대, 3족 원소와 5족 원소의 결합으로 이루어지는 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등에서 선택될 수 있다. 상기 제2도전형 반도 체층(154)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트이며, 상기 P형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함한다
또한 상기 제 2도전형 반도체층(154) 위에는 제 3도전형 반도체층(미도시)이 형성될 수 있으며, 상기 제3도전형 반도체층은 상기 제2도전형 반도체층(154)이 P형 반도체층인 경우 N형 반도체층으로 형성될 수 있고, 상기 제2도전형 반도체층(154)이 N형 반도체층인 경우 P형 반도체층으로 형성될 수 있다.
또한 상기 제1도전형 반도체층(152), 활성층(153) 및 제2도전형 반도체층(154) 사이 또는 내부에는 다른 반도체층이 형성될 수 있으며, 상기 구조로 한정하지 않는다.
또한 상기 제1도전형 반도체층(152), 활성층(153) 및 제2도전형 반도체층(154)은 발광 구조물로 정의할 수 있으며, 상기 발광 구조물은 실시 예의 기술적 범위 내에서 P-N접합, N-P 접합, P-N-P 접합, N-P-N 접합 등으로 형성될 수 있고, 각 층의 위 또는 아래에 다른 반도체층이 추가될 수 있으며, 이러한 요소들의 적층 구조로 한정하지는 않는다.
상기 제2도전형 반도체층(154) 위에는 투명전극층(155)이 형성될 수 있으며, 상기 투명전극층(155)은 ITO( indium tin oxide), IZO(indium zinc oxide), IZTO( indium zinc tin oxide), IAZO( indium aluminum zinc oxide), IGZO( indium gallium zinc oxide), IGTO( indium gallium tin oxide), AZO( aluminium zinc oxide), ATO( antimony tin oxide) 등으로 형성될 수 있다.
상기 투명전극층(155) 위에는 제2전극(156)이 형성되며, 상기 제2전극(156) 은 Cr, Ag, Ag alloy, Ni, Al, Al alloy, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등 중에서 적어도 하나를 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 제1전극(156)은 상기 투명전극층(155) 또는/및 상기 제2도전형 반도체층(154)에 직접 또는 간접적으로 접촉될 수 있다.
상기 발광 소자(150)는 상기 제1전극(156)과 상기 제2리드 전극(145)는 와이어(158)로 연결될 수 있다.
상기 캐비티(103)에는 실리콘 또는 에폭시와 같은 투광성 수지물(107)이 형성될 수 있으며, 또는 형광체가 첨가된 상기 수지물이 형성될 수 있다. 또한 상기 수지물(107) 위에는 렌즈(예: 볼록 렌즈)가 부착 또는 몰딩될 수 있다.
상기 패키지 몸체(110)는 상기 제1 및 제2리드 전극(140,145)를 이용하여 베이스 기판(예:MCPCB)에 표면실장기술(SMT)로 솔더 본딩될 수 있다.
이때 상기 발광 소자(150)는 제1리드 전극(140) 및 제2리드 전극(145)을 통해 전원을 공급받게 되며, 상기 제2리드전극(145)에 공급된 캐리어는 와이어(158), 제2전극(156), 투명전극층(155), 제2도전형 반도체층(154)의 경로로 활성층(153)에 공급되며, 상기 제1리드 전극(140)로 공급된 캐리어는 패키지 몸체(110), 도전형 버퍼층(151), 제1도전형 반도체층(152)의 경로로 활성층(153)에 공급된다.
상기 활성층(153)은 발광하게 되며, 상기 광은 전 방향으로 방출되며, 캐비티 측면(101)에 형성된 상기 제 1 및 제2 금속층(140,145)은 입사된 광을 반사시켜 준다. 이때 상기 제1리드 전극(140)의 배면(142)에서 일부(143)는 소정 면적으로 상기 패키지 몸체(110) 배면에 접촉되어 있어서, 전기적인 특성을 제공하고 방열을 효과적으로 수행할 수 있게 된다.
상기 제1 및 제2도핑층(130,135)은 상기 발광 소자(150)와 회로적으로 병렬로 연결되어 있어서, 상기 발광 소자(150)에 인가될 수 있는 ESD로부터 상기 발광 소자(150)를 보호하게 된다.
도 3은 제1실시 예에 따른 발광 디바이스 패키지 제조공정을 나타낸 도면이다. 상기 도3을 설명함에 있어서, 상기 도 1의 구성 요소를 인용하여 설명하기로 한다.
도 3 및 도 1을 참조하면, 패키지 몸체(110) 위의 제1영역에 캐비티(103)를 형성하게 된다(S101). 상기 패키지 몸체(110)는 제1도전형 특성을 갖거나 제1도전형 도펀트를 주입 또는 확산시켜 줄 수 있다. 상기 캐비티(103)는 에칭 방식 예컨대, 습식 또는/및 건식 에칭으로 형성될 수 있으며, 형성하지 않을 수도 있다.
상기 패키지 몸체(110)의 표면에 절연층(120)이 형성된다(S102). 여기서, 상기 절연층(120)의 형성 영역은 리드 전극과 패키지 몸체 사이의 영역에 형성될 수 있으며, 표면 전체 영역으로 한정하지는 않는다.
상기 절연층(120)의 발광 소자(LED) 영역을 패터닝하여 상기 패키지 몸체(110)를 노출시켜 준다(S103). 즉, 상기 발광 소자 영역의 상기 절연층 에칭하여 노출시키고, 상기 발광 소자 이외의 영역은 마스크 패턴으로 마스킹하게 된다. 상기 발광 소자 영역은 상기 캐비티 영역의 바닥면 일부일 수 있으며, 최대 크기로 형성할 수 있다.
상기 패키지 몸체(110)의 발광 소자 영역이 노출되면, 상기 노출된 패키지 몸체(110) 위에 LED 에피층을 형성시켜 준다(S104). 상기 LED 에피층은 반응 챔버(예:MOCVD) 내에서 3족-5족 화합물 반도체를 이용한 도전형 버퍼층(151), 제1도전형 반도체층(152), 활성층(153), 제2도전형 반도체층(154)이 순차적으로 성장된다.
상기 도전형 버퍼층(151)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, 또는 InAlGaN, AlInN 중 어느 하나로 형성될 수 있다. 상기 제1도전형 도펀트는 Si와 같은 4족 원소를 포함한다. 상기 제도전형 버퍼층(151)이 GaN 버퍼층인 경우, NH3, TMGa, 및 Si와 같은 n형 도펀트를 포함한 가스를 공급하여 형성될 수 있다. 상기 도전형 버퍼층(151) 위에는 제1도전형 반도체층(152), 활성층(153), 제2도전형 반도체층(154)이 순차적으로 형성되며, 상기 각 층의 구체적인 성장 과정에 대해서는 생략하기로 한다.
여기서, 상기 도전형 버퍼층(151)은 질화물 반도체 대신, ZnOx로 형성될 수 있다.
상기 제2도전형 반도체층(154) 위에는 투명전극층(155)이 형성된다. 상기 투명전극층(155)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등에서 선택될 수 있다.
상기 패키지 몸체(110)의 외주변에 대해 제1도핑 영역을 패터닝하여 제1이온을 주입하여 제1도핑층을 형성하며(S105,S106), 상기 제1도핑층의 일부 영역에 대 해 제2도핑 영역을 패터닝하여 제2이온을 주입하여 제2도핑층을 형성하게 된다(S107,S108). 상기 제1이온은 제2도전형 도펀트이며, 상기 제2이온은 제1도전형 도펀트를 포함한다.
이후, 전극 영역을 패터닝하여 제1전극(156)을 증착하게 된다(S109,S110). 여기서, 상기 제1전극(156)은 Cr, Ag, Ag alloy, Ni, Al, Al alloy, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등 중에서 적어도 하나를 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 제2전극(156)은 상기 발광 소자 형성시 형성하거나, 리드 전극 형성시 형성할 수 있으며, 이에 대해 한정하지는 않는다.
상기 패키지 몸체(110) 상에서 SMT(Surface-mount technology) 메탈 영역을 패터닝하고 SMT 메탈을 형성하게 된다(S111,S112). 상기 SMT 메탈 영역은 상기 제1 및 제2금속층 형성 영역이며, 상기 제 1 및 제2금속층(140,145)은 스퍼터링 장비도 도금 공정을 통해 Ti, Cu, Ni, Au 등에서 선택적으로 상기 제1 및 제2금속층 영역에 형성할 수 있다.
상기 도 1에서 상기 제1금속층(140)은 캐비티 일측 일부, 좌측면, 배면 일부로 연장되어 형성되며, 상기 발광 소자 영역의 하부에 배치된다. 상기 제2금속층(145)은 캐비티 타측 일부, 우측면, 배면 일부에 연장되어 형성되며, 상기 제2도핑층(135)과 전기적으로 연결된다.
이후, 상기 패키지 몸체(110)의 캐비티에 수지물 및/또는 렌즈를 형성할 수 있다. 이후, 패키지별 다이싱 공정을 수행할 수 있다.
도 4는 제2실시 예에 따른 발광 디바이스 패키지 제조공정을 나타낸 도면이다. 상기 도4를 설명함에 있어서, 상기 도 1의 구성 요소를 인용하여 설명하기로 하며, 상기 도 3과 동일 부분에 대해서는 중복 설명은 생략하기로 한다.
도 4 및 도 1을 참조하면, 패키지 몸체(110) 위의 제1영역에 캐비티(103)를 형성하게 된다(S121). 상기 캐비티는 형성하지 않을 수 있다.
상기 패키지 몸체(110)의 표면에 절연층(120)이 형성된다(S122). 여기서, 상기 절연층(120)의 형성 영역은 리드 전극과 패키지 몸체 사이의 영역에 형성될 수 있으며, 표면 전체 영역으로 한정하지는 않는다.
상기 절연층(120)의 제1도핑 영역을 패터닝하고(S123), 상기 발광 소자(LED) 영역을 패터닝하게 된다(S124). 여기서, 상기 제1도핑 영역과 상기 발광 소자 영역의 패터닝 순서는 변경될 수 있다.
이후, 제1확산 공정을 통해 상기 패키지 몸체(110)의 제1도핑 영역에 제1이온을 확산시켜 준다(S125). 상기 제1확산 영역 중에서 제2도핑 영역을 패터닝하고 제2확산 공정을 통해 상기 패키지 몸체(110)의 제2도핑 영역에 제2이온을 확산시켜 준다(S127). 여기서, 상기 제1이온은 제2도전형 도펀트이며, 상기 제2이온은 제1도전형 도펀트를 포함한다.
상기 발광 소자(LED) 영역에 LED 에피층을 형성시켜 준다(S128). 상기 LED 에피층은 반응 챔버(예:PEMOCVD) 내에서 3족-5족 화합물 반도체를 이용한 도전형 버퍼층(151), 제1도전형 반도체층(152), 활성층(153), 제2도전형 반도체층(154)이 순차적으로 성장된다.
이후, 전극 영역을 패터닝하여 제1전극(156)을 증착하게 된다(S129,S130).
상기 패키지 몸체(110) 상에서 SMT 메탈 영역을 패터닝하고 SMT 메탈을 형성하게 된다(S131,S132).
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제1실시 예에 따른 발광 디바이스 패키지를 나타낸 측 단면도이다.
도 2는 도 1의 발광 소자를 확대한 도면이다.
도 3은 제1실시 예에 따른 발광 디바이스 패키지 제조과정을 나타낸 도면이다.
도 4는 제2실시 예에 따른 발광 디바이스 패키지 제조과정을 나타낸 도면이다.

Claims (13)

  1. 실리콘 기반의 제1도전형의 패키지 몸체;
    상기 패키지 몸체의 표면에 형성되며 상기 패키지 몸체 위의 제1영역이 개방된 절연층;
    상기 패키지 몸체 위의 상기 제1영역에 형성된 도전형 버퍼층;
    상기 도전형 버퍼층 위에 3족 및 5족 화합물 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물 위에 형성된 전극;
    상기 패키지 몸체의 아래에 접촉된 제1금속층; 및
    상기 절연층의 타측 위에 제2금속층을 포함하는 발광 디바이스 패키지.
  2. 제1항에 있어서,
    상기 패키지 몸체의 일부 영역은 도전형 도펀트가 도핑된 도핑층을 포함하며, 상기 도핑층은 상기 제2금속층에 연결되는 발광 디바이스 패키지.
  3. 제1항에 있어서,
    상기 전극은 상기 제2금속층에 전기적으로 연결되는 발광 디바이스 패키지.
  4. 제1항에 있어서,
    상기 패키지 몸체 위에 상부가 개방된 캐비티를 포함하며,
    상기 캐비티 내에는 상기 도전형 버퍼층 및 상기 발광 구조물이 배치되는 발광 디바이스 패키지.
  5. 제1항에 있어서,
    상기 발광 구조물은 상기 도전형 버퍼층 위에 형성된 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 형성된 활성층; 및 상기 활성층 위에 형성된 제2도전형 반도체층을 포함하는 발광 디바이스 패키지.
  6. 제1항 또는 제5항에 있어서,
    상기 도전형 버퍼층은 제1도전형 도펀트가 도핑된 질화물 반도체 또는 ZnOx를 포함하는 발광 디바이스 패키지.
  7. 제1항에 있어서,
    상기 발광 구조물과 상기 전극 사이에 투명 전극층을 포함하는 발광 디바이스 패키지.
  8. 제4항에 있어서,
    상기 캐비티에 투광성 수지물을 포함하는 발광 디바이스 패키지.
  9. 제8항에 있어서,
    상기 투광성 수지물에 첨가된 형광체를 포함하는 발광 디바이스 패키지.
  10. 제1항에 있어서,
    상기 도전형 버퍼층은 제1도전형 도펀트를 포함하는 발광 디바이스 패키지.
  11. 제1도전형의 패키지 몸체의 표면에 절연층을 형성하는 단계;
    상기 패키지 몸체 위의 제1영역을 패터닝하여 도전형 버퍼층을 형성하는 단계;
    상기 도전형 버퍼층 위에 3족-5족 화합물 반도체층을 포함하는 발광 구조물을 형성하는 단계;
    상기 발광 구조물 위에 제1전극을 형성하는 단계; 및
    상기 패키지 몸체의 아래를 패터닝한 후 제1금속층을 형성하고, 상기 절연층의 타측에 제2금속층을 형성하는 단계를 포함하는 발광 디바이스 패키지 제조방법.
  12. 제11항에 있어서,
    상기 패키지 몸체는 실리콘 웨이퍼 재질이며, 상기 제1영역을 포함하는 캐비티를 포함하는 발광 디바이스 패키지 제조방법.
  13. 제11항에 있어서,
    상기 발광 구조물 형성단계는 상기 도전형 버퍼층 위에 형성된 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 형성된 활성층; 및 상기 활성층 위에 형성된 제2도전형 반도체층을 포함하는 발광 디바이스 패키지 제조방법.
KR1020090013153A 2009-02-17 2009-02-17 발광 디바이스 패키지 및 그 제조방법 KR101114592B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090013153A KR101114592B1 (ko) 2009-02-17 2009-02-17 발광 디바이스 패키지 및 그 제조방법
US12/656,740 US8410513B2 (en) 2009-02-17 2010-02-16 Light emitting device package
EP10153875.9A EP2219235B1 (en) 2009-02-17 2010-02-17 Light emitting device package
CN2010101215939A CN101807569B (zh) 2009-02-17 2010-02-20 发光器件封装
US13/794,140 US8829538B2 (en) 2009-02-17 2013-03-11 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090013153A KR101114592B1 (ko) 2009-02-17 2009-02-17 발광 디바이스 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100093973A KR20100093973A (ko) 2010-08-26
KR101114592B1 true KR101114592B1 (ko) 2012-03-09

Family

ID=42126387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013153A KR101114592B1 (ko) 2009-02-17 2009-02-17 발광 디바이스 패키지 및 그 제조방법

Country Status (4)

Country Link
US (2) US8410513B2 (ko)
EP (1) EP2219235B1 (ko)
KR (1) KR101114592B1 (ko)
CN (1) CN101807569B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101081055B1 (ko) * 2009-07-24 2011-11-07 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
TW201133944A (en) * 2010-03-30 2011-10-01 Orbit Semicon Ltd Light-emitting diode chip and package structure thereof
KR101209732B1 (ko) 2010-09-28 2012-12-07 현대자동차주식회사 차량 배기 파이프용 테일 트림 어셈블리
US20120112237A1 (en) * 2010-11-05 2012-05-10 Shenzhen China Star Optoelectronics Technology Co. Ltd. Led package structure
KR20130011088A (ko) * 2011-07-20 2013-01-30 삼성전자주식회사 발광소자 패키지 및 그 제조방법
US9208938B2 (en) * 2013-10-02 2015-12-08 Globalfoundries Inc. Inductor structure having embedded airgap
KR102422246B1 (ko) 2015-07-30 2022-07-19 삼성전자주식회사 발광 소자 패키지
US10115711B2 (en) * 2017-01-25 2018-10-30 International Business Machines Corporation Vertical light emitting diode with magnetic back contact

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016744A (ja) 2006-07-10 2008-01-24 Matsushita Electric Ind Co Ltd 半導体発光装置用パッケージおよびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774395A (ja) * 1993-08-31 1995-03-17 Victor Co Of Japan Ltd 発光ダイオード装置及びその製造方法
SG94712A1 (en) 1998-09-15 2003-03-18 Univ Singapore Method of fabricating group-iii nitride-based semiconductor device
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US7408203B2 (en) 2004-04-17 2008-08-05 Lg Electronics Inc. Light emitting device and fabrication method thereof and light emitting system using the same
US7683393B2 (en) 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
KR100670532B1 (ko) 2005-01-28 2007-01-16 엘지이노텍 주식회사 Led 패키지
KR101155197B1 (ko) 2005-02-07 2012-06-13 엘지이노텍 주식회사 광 모듈 및 그 제조 방법
JP2008204966A (ja) 2005-05-23 2008-09-04 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
JP4037423B2 (ja) * 2005-06-07 2008-01-23 株式会社フジクラ 発光素子実装用ホーロー基板の製造方法
KR20070062686A (ko) 2005-12-13 2007-06-18 엘지이노텍 주식회사 질화물 반도체 발광 소자 및 제조 방법
KR100746783B1 (ko) * 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
KR100764432B1 (ko) * 2006-04-05 2007-10-05 삼성전기주식회사 아노다이징 절연 층을 갖는 엘이디 패키지 및 그 제조방법
KR100854328B1 (ko) 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
RU2326993C2 (ru) 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
JP5148849B2 (ja) 2006-07-27 2013-02-20 スタンレー電気株式会社 Ledパッケージ、それを用いた発光装置およびledパッケージの製造方法
US8735920B2 (en) * 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
KR100850945B1 (ko) 2006-11-08 2008-08-08 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20080057881A (ko) 2006-12-21 2008-06-25 엘지전자 주식회사 인쇄회로기판, 이를 포함하는 발광 장치 및 그 제조 방법
KR100845856B1 (ko) 2006-12-21 2008-07-14 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100851183B1 (ko) 2006-12-27 2008-08-08 엘지이노텍 주식회사 반도체 발광소자 패키지
KR20080099090A (ko) 2007-05-08 2008-11-12 주식회사 옵토필 발광다이오드 패키지
US8436371B2 (en) * 2007-05-24 2013-05-07 Cree, Inc. Microscale optoelectronic device packages
KR101423723B1 (ko) * 2007-10-29 2014-08-04 서울바이오시스 주식회사 발광 다이오드 패키지
KR101526567B1 (ko) 2008-05-07 2015-06-10 엘지이노텍 주식회사 발광 다이오드 패키지
KR101047801B1 (ko) * 2008-12-29 2011-07-07 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016744A (ja) 2006-07-10 2008-01-24 Matsushita Electric Ind Co Ltd 半導体発光装置用パッケージおよびその製造方法

Also Published As

Publication number Publication date
US20100207156A1 (en) 2010-08-19
CN101807569B (zh) 2013-03-27
EP2219235B1 (en) 2017-04-05
US20130200335A1 (en) 2013-08-08
US8410513B2 (en) 2013-04-02
KR20100093973A (ko) 2010-08-26
EP2219235A3 (en) 2010-11-17
US8829538B2 (en) 2014-09-09
EP2219235A2 (en) 2010-08-18
CN101807569A (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
US8324649B2 (en) Light emitting device
KR101007130B1 (ko) 발광소자 및 그 제조방법
US8071973B2 (en) Light emitting device having a lateral passivation layer
KR101114592B1 (ko) 발광 디바이스 패키지 및 그 제조방법
EP2246891B1 (en) Light emitting device, light emitting device package, and lighting system including the same
KR102175345B1 (ko) 발광소자 및 조명시스템
JP2010206207A (ja) 発光素子、発光素子パッケージ及びこれを備える照明システム
US9911901B2 (en) Light emitting device having buffer layer with graded composition
US10270009B2 (en) Light-emitting device and light-emitting device package having same
KR102163956B1 (ko) 발광소자 및 조명시스템
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102181429B1 (ko) 발광소자 및 조명시스템
KR102153125B1 (ko) 발광소자 및 조명시스템
KR102445539B1 (ko) 발광소자 및 조명장치
KR102181404B1 (ko) 발광소자 및 조명시스템
KR101500027B1 (ko) 반도체 발광소자
KR102181398B1 (ko) 발광소자 및 조명시스템
KR102299735B1 (ko) 발광소자 및 조명시스템
KR20160054331A (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR101540762B1 (ko) 발광 소자 및 발광 소자 패키지
KR102175329B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102163967B1 (ko) 발광소자 및 조명시스템
KR20120015882A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8