JP5148849B2 - Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法 - Google Patents

Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法 Download PDF

Info

Publication number
JP5148849B2
JP5148849B2 JP2006204833A JP2006204833A JP5148849B2 JP 5148849 B2 JP5148849 B2 JP 5148849B2 JP 2006204833 A JP2006204833 A JP 2006204833A JP 2006204833 A JP2006204833 A JP 2006204833A JP 5148849 B2 JP5148849 B2 JP 5148849B2
Authority
JP
Japan
Prior art keywords
silicon substrate
horn
led package
plane
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006204833A
Other languages
English (en)
Other versions
JP2008034530A (ja
Inventor
喜昭 安田
喜郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2006204833A priority Critical patent/JP5148849B2/ja
Priority to KR1020070073658A priority patent/KR101378406B1/ko
Priority to US11/881,222 priority patent/US7851817B2/en
Publication of JP2008034530A publication Critical patent/JP2008034530A/ja
Application granted granted Critical
Publication of JP5148849B2 publication Critical patent/JP5148849B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Description

本発明は、半導体発光素子に関し、特にＬＥＤを搭載するパッケージ、それを用いた発光装置およびＬＥＤパッケージの製造方法に関する。
ＬＥＤパッケージに反射構造を設け、外部光取り出し効率を向上する種々の提案がなされている。特開２００５−２７７３８０号公報には、シリコン基板に、液相エッチングによって形成されたホーンと、ホーン内に形成された少なくとも２つの電極と、ホーン内にマウントされかつ電極に電気的に接続された少なくとも１つのＬＥＤチップとを含むＬＥＤが提案されている。
特開２００５−２７７３８０号公報
現在、ＬＥＤパッケージは、光取り出し効率を向上しつつ、電極配線の信頼性の向上や製造工程の簡素化も求められている。
本発明の目的は、反射構造を有し、電極配線の信頼性が高く、製造工程が簡素化されたＬＥＤパッケージおよびその製造方法を提供することである。
本発明の一観点によれば、（ａ）表面と裏面とに絶縁膜を備えた（１００）シリコン基板を準備する工程と、（ｂ）前記絶縁膜上にレジストパターンを形成し、該絶縁膜を部分的にエッチングすることにより、表面と裏面にエッチングマスクを形成する工程と、（ｃ）前記シリコン基板に対して面方位に依存する異方性エッチングを施して、（１００）面を底面とし、４つの（１１１）面を傾斜側面とするホーンと、該シリコン基板の表面および裏面から内部に向かって次第に狭まり、該シリコン基板途中に狭窄部を有する形態で、側面が（１１１）面であるスリットを形成する工程と、（ｄ）前記ホーン底面上にＬＥＤチップを実装する工程と、（ｅ）前記スリットを横切るようにダイシングを行う工程とを含むＬＥＤパッケージの製造方法が提供される。
また、本発明の他の観点によれば、（ａ）表面と裏面とに絶縁膜を備えた（１００）シリコン基板を準備する工程と、（ｂ）前記絶縁膜上にレジストパターンを形成し、該絶縁膜を部分的にエッチングすることにより、表面と裏面にエッチングマスクを形成する工程と、（ｃ）前記シリコン基板に対して面方位に依存する異方性エッチングを施して、（１００）面を底面とし、４つの（１１１）面を傾斜側面とするホーンと、該シリコン基板の表面および裏面から内部に向かって次第に狭まり、該シリコン基板途中に狭窄部を有する形態で、側面が（１１１）面であるスルーホールを前記ホーンの周りを囲むように形成する工程と、（ｄ）前記ホーン底面上にＬＥＤチップを実装する工程とを含むＬＥＤパッケージの製造方法が提供される。
本発明の他の観点によれば、表面から内部に向かって形成され、（１００）面の底面と、４つの（１１１）面の傾斜側面からなるホーンと、該ホーンの外側に形成され、側面途中に頂辺を有する形態で、傾斜側面が（１１１）面であるコンタクトエッジとを有するシリコン基板と、前記ホーンの底面上に実装されたＬＥＤチップとを含み、前記コンタクトエッジが、前記シリコン基板の向かい合う一対の側面の各々に形成され、前記頂辺を境に上下１つずつの（１１１）面を有する形態であるＬＥＤパッケージが提供される。
本発明のさらに他の観点によれば、表面から内部に向かって形成され、（１００）面の底面と、４つの（１１１）面の傾斜側面からなるホーンと、該ホーンの外側に形成され、側面途中に頂辺を有する形態で、傾斜側面が（１１１）面であるコンタクトエッジとを有するシリコン基板と、前記ホーンの底面上に実装されたＬＥＤチップとを含み、前記コンタクトエッジが、前記シリコン基板のすべての側面に形成され、該シリコン基板の各々の側面において、前記頂辺を境に上下１つずつの（１１１）面を有する形態であるＬＥＤパッケージが提供される。
ＬＥＤを載置するためのホーンと電極配線を外部電極と接続するためのスルーホールを一回の異方性エッチングにより形成することができ、工程が簡素化する。また、電極配線が断線しにくい構造であり、電極配線の信頼性が向上する。
図１を参照して第１の実施例におけるＬＥＤパッケージの製造方法について説明する。図１に、第１の実施例によるＬＥＤパッケージの製造工程を表した断面図を示す。
図１（Ａ）に示すように、ＬＥＤチップを実装するための基体として、厚さ５２５μｍの（１００）単結晶シリコン基板１を用いる。単結晶シリコン基板１の表面は光学研磨処理によって平坦化されている。まず、シリコン基板１の表面と裏面に例えば拡散炉を用いた熱酸化により厚さ５００ｎｍの酸化シリコン膜１ａを形成する。
図１（Ｂ）に示すように、フォトリソグラフィー技術によって酸化シリコン膜１ａ上に［１１０］方向の辺からなる矩形の開口を有するレジストパターンを形成し、その後バッファードフッ酸（ＢＨＦ）によって酸化シリコン膜１ａを部分的にエッチング除去し、表面と裏面に開口が設けられた酸化シリコン膜のパターンを形成する。図示の例では、表面に３箇所（中央付近に開口１ｈ１、１ｈ１から間をおいて左右にそれぞれ開口１ｈ２、１ｈ３）、裏面に２箇所の開口１ｈ４、１ｈ５が設けられている。表面の開口１ｈ２（１ｈ３）と裏面の開口１ｈ４（１ｈ５）とは相似形であり、上下で重なるように位置合わせをする。
図１（Ｃ）に示すように、酸化シリコン膜パターン１ａをマスクにして、シリコン基板１に対して例えば２５％水酸化テトラメチルアンモニウム（ＴＭＡＨ）溶液により異方性エッチングを施す。本実施例ではシリコン基板１の表面は（１００）面であり、ＴＨＡＨ溶液は、（１１１）面に対するエッチングレートが遅い。従って、（１００）面から（１１１）面以外の方向にエッチングが進行し、（１１１）面が露出される。開口の辺が［１１０］方向であるので、４つの（１１１）傾斜側面が現れる。異方性エッチングを施すことにより、シリコン基板１中にホーン２およびスルーホール３が形成される。
スルーホール３について説明する。開口１ｈ１の底面の（１００）面が異方性エッチングされると、（１１１）面はほとんどエッチングされず、傾斜側面として残り、（１００）面のエッチングが進行する。開口１ｈ２、１ｈ３の底面の（１００）面についても同様に、（１１１）面を残して異方性エッチングが進行する。一方、裏面の（１００）面についても、開口１ｈ４、１ｈ５から異方性エッチングが進行し、（１１１）面を残して基板の上方にエッチングが進行する。一点鎖線Ａ１およびＡ２と平行な方向に表面と裏面からエッチングが進行することにより、表面と裏面から基板内側に向かうに従って狭くなり、基板途中に狭窄部を持つスルーホール（貫通孔）３が形成される。スルーホール３が形成された時点でエッチングを終了する。こうして、ＬＥＤチップをマウントするための基板が形成される。
狭窄部は、（１１１）面に囲まれた矩形の開口である。シリコン基板表面側の開口１ｈ２（１ｈ３）と裏面側の開口１ｈ４（１ｈ５）の大きさを調整することで、狭窄部の位置を調整することが可能である。つまり、裏面側の開口１ｈ４（１ｈ５）を小さくすると、表面側の開口１ｈ２（１ｈ３）の底面の（１００）面のエッチングよりも速く裏面側の開口１ｈ４（１ｈ５）の底面の（１００）面のエッチング面が終了し、エッチングの進行が止まる。このエッチング深さによって狭窄部の位置を調整することが可能である。
開口１ｈ１からのエッチングは、開口１ｈ２、１ｈ３からのエッチングとほぼ同じ速度で進行しているため、基板を貫通することなく終了し、ホーン２が形成される。ホーン２は、その垂直断面が台形で、水平断面が四角形となる。すなわち、（１００）面である底面と、４つの（１１１）面である傾斜側面からなる。（１１１）面である傾斜側面は、（１００）面である底面に対して５４．７°の傾斜角を取る。
ホーン２の底面とスルーホール３の狭窄部の厚さ方向の位置関係は、通常ほぼ同じ位置か、狭窄部がシリコン基板表面側に近くなる。なお、スルーホール３は、図１に示すような、狭窄部からシリコン基板表面までの長さの方が狭窄部からシリコン基板裏面までの長さよりも長い形態が好ましい。また、ホーン２の底面上に載置するＬＥＤチップ５の放出する熱を効率的に回路基板側へ放熱するためには、ホーン２の底部のシリコン基板の厚みは薄い方が良い。
図１（Ｄ）に示すように、一旦酸化シリコン膜パターン１ａを除去し、再び熱酸化によりシリコン基板１の表面全体に酸化シリコン膜１ｓを形成する。
図１（Ｅ）に示すように、シリコン基板１の表面上の酸化シリコン膜１ｓの上に、スパッタ法等の成膜法よってＴｉ、Ｃｕ、Ｎｉ、Ｐｔ等かならなるバリア層を成膜する。続いて、バリア層の上に、Ａｇ、Ａｕ、Ａｌ、もしくはそれらの合金等の反射膜を成膜する。さらに、ストライプ状のスリットを有するレジストパターンを反射膜の上に成膜する。このレジストパターンをマスクとして金属層であるバリア層と反射膜の選択エッチングを行うことにより、シリコン基板１表面に、パターニングされた反射膜兼電極４ａ、４ｂが形成される。
図１（Ｆ）に示すように、裏面についても上記と同様のパターニングにより、電極４ｃ、４ｄが形成される。ここで、シリコン基板表面にパターンニングされた反射膜兼電極４ａ、４ｂと裏面にパターニングされた電極４ｃ、４ｄはスルーホール３を介して狭窄部で接続され、配線部の導通が得られる。従来の例では裏面側へ導通する配線を形成する場合には鋭角なエッジを含むため、スパッタ等の膜で電極材料を形成する際にエッジ部での断線が生じやすかった。しかし、本実施例ではこの狭窄部は鈍角に形成されており、断線し難い構成となっている。
なお、パターンニングの手法として、酸化シリコン膜１ｓの上に、レジストパターンを形成しておき、その上にバリア層、反射膜を成膜し、最後にレジストの上に積層されたバリア層、反射膜をレジストパターンと共に除去してバリア層、反射膜のパターンニングを行う「リフトオフ」という手法を用いてもよい。
図１（Ｇ）に示すように、ホーンの底面上に画定された反射膜兼電極４ａ上に、ＬＥＤチップ５の下部電極をダイボンドする。ＬＥＤチップ５は、赤（Ｒ）、緑（Ｇ）又は青（Ｂ）の発光色を有する単色ＬＥＤである。例えば、赤色の場合、半導体層にアルミガリウム砒素（ＡｌＧａＡｓ）を用いる。緑色の場合はガリウムリン（ＧａＰ）、青色の場合はガリウムナイトライド（ＧａＮ）等が用いられる。
図２に、ＬＥＤチップ５の構成を表した概略断面図を示す。その構成は、赤色の場合、例えば、図２に示すように、ガリウム砒素（ＧａＡｓ）基板５ｓに半導体層（ｐ型半導体層５ｐ、発光層５ｉ、ｎ型半導体層５ｎの順に積層）を積層し、最下部と最上部に金属電極５ａ、５ｋを設けている。緑色の場合は、例えば基板にＧａＰ等を用い、赤色の場合と同じように、ＧａＰ基板の上に半導体層を積層し、最下部と最上部に金属電極を設ける。青色の場合は、例えば特願２００５−１６７３１９号公報中の図１および「００１７」〜「００２３」に記載の構成からなっている。そのような構成のＬＥＤチップ５の下部電極をダイボンディング(例えばＡｕ−Ｓｎ共晶結合）すると、反射膜兼電極４ａとＬＥＤチップ５は電気的機械的に接続される。なお、ＬＥＤチップ５のダイボンディングにはハンダリフロー、銀ペースト等を用いても良い。
さらに、ＬＥＤチップ５の上部電極と反射膜兼電極４ｂとをＡｕ等のボンディングワイヤ５ｗでワイヤボンディングして電気的に接続する。反射膜兼電極４ａ、４ｂはホーン２底部から傾斜側面、表面を介して裏面の電極４ｃ、４ｄとそれぞれ電気的に接続されている。
図１（Ｈ）に示すように、ホーン２内部を透明樹脂６でモールドする。なお、白色ＬＥＤを作製する場合は、ＬＥＤチップ５として青色ＬＥＤを用い、透明樹脂６に波長変換用の蛍光体を添加しても良い。なお、樹脂が硬化する前に、予め用意したホーン開口部を内包する大きさの光学レンズをホーン上部に配置することにより、光学レンズつきのＬＥＤパッケージを作成することもできる。
図１（Ｉ）に示すように、電極４ｃ、４ｄと、外部の回路基板９上のＣｕ配線パターン８ａ、８ｂとを接続剤７で電気的に接続する。接続剤７には例えばクリーム半田リフローを用いる。こうしてＬＥＤパッケージが完成する。
図３に、本実施例によるＬＥＤパッケージの平面図を示す。本実施例によるＬＥＤパッケージを上から見ると、シリコン基板にホーン２と、２つのスルーホール３が形成されている。図３では、スルーホール３の狭窄部は正方形の開口である。ホーン２底部で分割された電極４ａ、４ｂが、シリコン基板表面を介してそれぞれ左右のスルーホール３まで連続している。
本実施例によるＬＥＤパッケージは、ＬＥＤチップをマウントするホーン部と、回路基板との接続のためのスルーホール部とを一回の異方性エッチングにより形成することができ、これにより工程が簡素化される。また、回路基板との接続の際、スルーホールの狭窄部からシリコン基板裏面側に向けて徐々に広くなる部分で半田付けを行うため、接続面が広くなり、接続強度が強くなる効果もある。さらに、電極４ａ（４ｂ）と電極４ｃ（４ｄ）との接続部が鈍角であることから、接続部の接触不良が起こりにくく、配線の信頼性が向上する。
なお、表面と裏面を別々にエッチングすることも可能である。この場合も、ホーンとスルーホールのエッチングは兼用できる。
図４を参照して、第２の実施例によるＬＥＤパッケージの製造方法について説明する。
図４（Ａ）〜図４（Ｆ）に示すように、表面に酸化シリコン膜１ｓが形成されたシリコン基板１に電極を積層するまでは第１の実施例と同様である。
図４（Ｇ）、（Ｈ）に示すように、スルーホール３を、その狭窄部におけるホーンに近い側の辺を通る切断面Ｂ１およびＢ２で切断する。すると、シリコン基板１には、ホーン２と、スルーホール３が分割されたコンタクトエッジ３ｅが残る。コンタクトエッジ３ｅは、基板途中の頂辺を境にそれぞれ３つの（１１１）面からなる上部溝および下部溝で構成される。
図４（Ｉ）〜（Ｋ）に示すように、第１の実施例と同様にＬＥＤチップ５を実装し、回路基板９上の銅配線パターン８ａ、８ｂと電極４ｃ、４ｄとを接続してＬＥＤパッケージが完成する。接続は、コンタクトエッジ３ｅの頂辺より下の山型の部分を例えば半田リフローで接続する。第１の実施例と同様に、接続面が広くなり、接続強度が増す。
図５に、第２の実施例によるＬＥＤパッケージの平面図を示す。中央にホーン２、左右に３つの（１１１）面からなるコンタクトエッジ３ｅが形成されている。シリコン基板をダイシングすることにより第１の実施例よりも小型のＬＥＤパッケージを作製できる。
図６に、第２の実施例の変型例の平面図を示す。図６に示すように、１枚のシリコン基板から複数のパッケージを作る際、コンタクトエッジとなる部分で、複数のパッケージに繋がるスリット３ｓを設け、点線Ｃでダイシングすることにより、シリコン基板の向かい合う一対の側面の各々に、頂辺を境に上下１つずつの（１１１）面で形成されたコンタクトエッジ３ｅを有するパッケージを作成することもできる。本変型例では、回路基板との接続面積が増加するので接続がし易くなり、接続部が低抵抗となる。
図７に、第２の実施例の他の変型例の平面図を示す。図７に示すように、エッチングマスクのパターンを変えることにより、ホーン２の周りを囲むスルーホール３を形成することも可能である。この場合、スルーホール３の開口がホーン２を含むシリコン基板を切り離しており、スルーホール３におけるホーン２に近い側の（１１１）側面がコンタクトエッジ３ｅとして機能する。本変型例によれば、シリコン基板１をダイシングする必要なくＬＥＤチップ５を実装するための基板を形成することも可能である。
図８を参照して、ＬＥＤパッケージの他の構成例について説明する。
上記の実施例において、ＲＧＢ３種の発光色を持ったＬＥＤチップを実装するＬＥＤパッケージの形態がある。ホーンを上記の実施例と同様に形成し、反射膜兼電極を３つのＬＥＤチップ５ｄ１、５ｄ２、５ｄ３が実装されるようにパターニングする形態である。
図８（Ａ）に示すように、３種のＬＥＤチップ５ｄ１、５ｄ２、５ｄ３の配列方法として、反射膜兼電極を４ｅ１〜４ｅ４のように４つに分割し、４ｅ１、４ｅ２、４ｅ３の底部にＬＥＤチップ５ｄ１、５ｄ２、５ｄ３を一つずつマウントし、直列接続となるように実装する方法がある。すなわち、ＬＥＤチップ５ｄ１、５ｄ２、５ｄ３の下部電極を反射膜兼電極４ｅ１、４ｅ２、４ｅ３の底部にそれぞれダイボンディングし、電気的機械的に接続する。次に、ＬＥＤチップ５ｄ１、５ｄ２、５ｄ３の上部電極を反射膜兼電極４ｅ２、４ｅ３、４ｅ４の底部にそれぞれワイヤボンディングして電気的に接続する。反射膜兼電極４ｅ１と４ｅ４を外部電源に接続し、ＬＥＤチップ５ｄ１、５ｄ２、５ｄ３に順バイアスが印加されるように回路を形成する。第１または第２の実施例と同様に、ＬＥＤチップが実装されたホーンに樹脂をモールドしてＬＥＤパッケージが完成する。
３つのＬＥＤチップ５ｄ１、５ｄ２、５ｄ３に同時に給電することにより、ＲＧＢ発光の混色としての白色発光が得られる。波長変換材料による吸収や散乱のロスが少ない、高外部光取り出し効率の白色ＬＥＤ発光装置を供給することができる。
３種のＬＥＤチップの他の配列方法として、図８（Ｂ）に示すように、４つに分割した反射膜兼電極４ｅ５〜４ｅ８のうち一つの反射膜兼電極４ｅ８をアースに接続した上で、ホーン底面上の反射膜兼電極４ｅ８にＬＥＤチップ５ｄ４、５ｄ５、５ｄ６を３つ配置し、ＬＥＤチップ５ｄ４、５ｄ５、５ｄ６のそれぞれの下部電極と反射膜兼電極４ｅ８とをダイボンド等で機械的電気的に接続する。
３つのＬＥＤチップ５ｄ４、５ｄ５、５ｄ６のそれぞれの上部電極を反射膜兼電極４ｅ５、４ｅ６、４ｅ７にワイヤボンディングにより接続する。第１または第２の実施例と同様に、ＬＥＤチップが実装されたホーンに樹脂をモールドしてＬＥＤパッケージが完成する。
反射膜兼電極４ｅ５、４ｅ６、４ｅ７にはそれぞれ、Ｖ１、Ｖ２、Ｖ３の電圧が印加されており、動作電圧の違う３つのＬＥＤチップ５ｄ４、５ｄ５、５ｄ６に対してそれぞれに給電することができる。このようなＬＥＤチップの実装形態でも、波長変換材料による吸収や散乱のロスが少ない、ＲＧＢ発光の混色としての高外部光取り出し効率の白色発光が得られる。また、ＲＧＢ各々に独立に電圧を印加できることから、これらのＬＥＤの組み合わせによって種々の発光色の選択発光が可能である。
図９を参照して、ＬＥＤパッケージにおける回路基板の他の形態について説明する。
図９（Ａ）に示すように、基板裏面に電極とは電気的に独立した金属膜４ｍを形成し、それを回路基板９上の配線８ａ、８ｂと電気的に独立する金属パターン８ｃに接続することで、ホーン底部裏側からＬＥＤチップ５が放出する熱を効率的に回路基板側へ放熱することができる。
図９（Ｂ）に示すように、放熱のための金属膜４ｍを、酸化シリコン膜１ｓを除去したシリコン基板裏面に形成し、放熱効果を向上させる構成もある。金属膜４ｍおよび電極部は絶縁シート１０を介して放熱板１１に接続されている。
図９（Ｃ）に示すように、放熱板１１を、放熱のためのヒダを有し、放熱板としての機能を高めたヒートシンク１２に置き換えても良い。
図１０に、ＬＥＤパッケージを搭載した自動車の概略図を示す。上記の方法で作製されたＬＥＤパッケージは、種々の発光装置に利用できる。例えば、図１０に示すように、自動車２０のヘッドライト２１に利用できる。その他、ストロボ、照明、バックライトなどにも利用可能である。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、電極４ａ〜４ｄのバリア層として、上記金属の他に、Ｐｄ、ＮｉＶ、ＴｉＮ、ＴｉＷ、ＴａＮ、ＴａＷなどを用いても良い。
その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
第１の実施例によるＬＥＤパッケージの製造方法を表した断面図である。 ＬＥＤチップの構造を表した断面図である。 第１の実施例によるＬＥＤパッケージの平面図である。 第２の実施例によるＬＥＤパッケージの製造方法を表した断面図である。 第２の実施例によるＬＥＤパッケージの平面図である。 第２の実施例の変形例によるシリコン基板のエッチング位置を表した平面図である。 第２の実施例の他の変形例によるシリコン基板のエッチング位置を表した平面図である。 ＬＥＤチップの実装形態の他の例を表した平面図である。 シリコン基板と回路基板との接続形態の他の例を表した断面図である。 ＬＥＤパッケージを用いた発光装置の例を表した概略図である。
符号の説明
１ シリコン基板
１ａ、１ｓ 酸化シリコン膜
１ｈ１、１ｈ２、１ｈ３、１ｈ４、１ｈ５ 開口
２ ホーン
３ スルーホール
３ｅ コンタクトエッジ
３ｓ スリット
４ａ、４ｂ 反射膜兼電極
４ｃ、４ｄ 電極
４ｅ１、４ｅ２、４ｅ３、４ｅ４、４ｅ５、４ｅ６、４ｅ７、４ｅ８ 電極パターン
４ｍ 金属膜
５、５ｄ１、５ｄ２、５ｄ３、５ｄ４、５ｄ５、５ｄ６ ＬＥＤチップ
５ａ 下部電極
５ｉ 発光層
５ｋ 上部電極
５ｎ ｎ型半導体層
５ｐ ｐ型半導体層
５ｓ 半導体層
５ｗ ボンディングワイヤ
６ 透明樹脂
７ 接続剤
８ａ、８ｂ 配線パターン
８ｃ 金属パターン
９ 回路基板
１０ 絶縁シート
１１ 放熱板
１２ ヒートシンク
２０ 自動車
２１ ヘッドライト

Claims (14)

  1. （ａ）表面と裏面とに絶縁膜を備えた（１００）シリコン基板を準備する工程と、
    （ｂ）前記絶縁膜上にレジストパターンを形成し、該絶縁膜を部分的にエッチングすることにより、表面と裏面にエッチングマスクを形成する工程と、
    （ｃ）前記シリコン基板に対して面方位に依存する異方性エッチングを施して、（１００）面を底面とし、４つの（１１１）面を傾斜側面とする、並んで形成された複数のホーンと、該シリコン基板の表面および裏面から内部に向かって次第に狭まり、該シリコン基板途中に狭窄部を有する形態で、側面が（１１１）面であり、前記ホーンの並ぶ方向に延伸する連続的なスリットを前記ホーンを挟んで対応する位置に形成する工程と、
    （ｄ）前記ホーン底面上にＬＥＤチップを実装する工程と、
    （ｅ）前記ホーンを挟む位置で前記スリットを横切るようにダイシングを複数回行い、前記スリットと共に前記ホーンを含む基板を切り離す工程と
    を含むＬＥＤパッケージの製造方法。
  2. 前記工程（ｂ）において、前記シリコン基板表面の絶縁膜に形成する前記スリット用開口面積を、該シリコン基板裏面の絶縁膜に形成する該スリット用開口面積より大きくすることにより、
    前記工程（ｃ）において、前記狭窄部から前記シリコン基板表面までの長さが、該狭窄部から該シリコン基板裏面までの長さより長くなるように前記スリットを形成する
    請求項１記載のＬＥＤパッケージの製造方法。
  3. 前記ホーンおよび前記スリットが一回の面方位に依存する異方性エッチングで形成される請求項１又は２記載のＬＥＤパッケージの製造方法。
  4. （ａ）表面と裏面とに絶縁膜を備えた（１００）シリコン基板を準備する工程と、
    （ｂ）前記絶縁膜上にレジストパターンを形成し、該絶縁膜を部分的にエッチングすることにより、表面と裏面にエッチングマスクを形成する工程と、
    （ｃ）前記シリコン基板に対して面方位に依存する異方性エッチングを施して、（１００）面を底面とし、４つの（１１１）面を傾斜側面とするホーンと、該シリコン基板の表面および裏面から内部に向かって次第に狭まり、該シリコン基板途中に狭窄部を有する形態で、側面が（１１１）面であるスルーホールを前記ホーンの周りを囲むように形成する工程と、
    （ｄ）前記ホーン底面上にＬＥＤチップを実装する工程と
    を含むＬＥＤパッケージの製造方法。
  5. 前記工程（ｂ）において、前記シリコン基板表面の絶縁膜に形成する前記スルーホール用開口面積を、該シリコン基板裏面の絶縁膜に形成する該スルーホール用開口面積より大きくすることにより、
    前記工程（ｃ）において、前記狭窄部から前記シリコン基板表面までの長さが、該狭窄部から該シリコン基板裏面までの長さより長くなるように前記スルーホールを形成する
    請求項４記載のＬＥＤパッケージの製造方法。
  6. 前記ホーンおよび前記スルーホールが一回の面方位に依存する異方性エッチングで形成される請求項４又は５記載のＬＥＤパッケージの製造方法。
  7. 表面から内部に向かって形成され、（１００）面の底面と、４つの（１１１）面の傾斜側面からなるホーンと、該ホーンの外側に形成され、側面途中に頂辺を有する形態で、傾斜側面が（１１１）面であるコンタクトエッジとを有するシリコン基板と、
    前記ホーンの底面上に実装されたＬＥＤチップと
    を含み、
    前記コンタクトエッジが、前記シリコン基板の向かい合う一対の側面の各々に形成され、前記頂辺を境に上下１つずつの（１１１）面を有する形態であるＬＥＤパッケージ。
  8. 表面から内部に向かって形成され、（１００）面の底面と、４つの（１１１）面の傾斜側面からなるホーンと、該ホーンの外側に形成され、側面途中に頂辺を有する形態で、傾斜側面が（１１１）面であるコンタクトエッジとを有するシリコン基板と、
    前記ホーンの底面上に実装されたＬＥＤチップと
    を含み、
    前記コンタクトエッジが、前記シリコン基板のすべての側面に形成され、該シリコン基板の各々の側面において、前記頂辺を境に上下１つずつの（１１１）面を有する形態であるＬＥＤパッケージ。
  9. 前記ホーンには複数に分割された電極が形成され、
    前記ＬＥＤチップは複数であって、各々が異なる前記電極と電気的に接続されていることを特徴とする請求項７又は８記載のＬＥＤパッケージ。
  10. 前記コンタクトエッジ中の頂辺から前記シリコン基板表面までの長さが、該頂辺から該シリコン基板裏面までの長さよりも長い請求項７〜９のいずれか１項に記載のＬＥＤパッケージ。
  11. 複数の電極パターンが前記ホーン底面から前記スルーホールもしくはコンタクトエッジを介して前記シリコン基板裏面にかけて形成されている請求項７〜１０のいずれか１項に記載のＬＥＤパッケージ。
  12. 前記ＬＥＤチップを実装する電極配線が該ホーン内部で反射膜を兼ねる請求項７〜１１のいずれか１項に記載のＬＥＤパッケージ。
  13. 前記電極配線としてＡｇ、Ａｕ、Ａｌおよびそれらの合金のいずれかを用い、その下地としてＰｄ、Ｐｔ、Ｎｉ、ＮｉＶ、Ｃｕ、Ｔｉ、ＴｉＮ、ＴｉＷ、ＴａＮ、ＴａＷのいずれかを含む請求項１２に記載のＬＥＤパッケージ。
  14. 請求項７〜１３のいずれか１項に記載のＬＥＤパッケージを用いた発光装置。
JP2006204833A 2006-07-27 2006-07-27 Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法 Active JP5148849B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006204833A JP5148849B2 (ja) 2006-07-27 2006-07-27 Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法
KR1020070073658A KR101378406B1 (ko) 2006-07-27 2007-07-23 (111)면이 있는 혼 및 컨택트 에지를 갖는 실리콘 ｌｅｄ패키지
US11/881,222 US7851817B2 (en) 2006-07-27 2007-07-26 Silicon LED package having horn and contact edge with (111) planes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006204833A JP5148849B2 (ja) 2006-07-27 2006-07-27 Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2008034530A JP2008034530A (ja) 2008-02-14
JP5148849B2 true JP5148849B2 (ja) 2013-02-20

Family

ID=39123661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006204833A Active JP5148849B2 (ja) 2006-07-27 2006-07-27 Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法

Country Status (3)

Country Link
US (1) US7851817B2 (ja)
JP (1) JP5148849B2 (ja)
KR (1) KR101378406B1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5188120B2 (ja) * 2007-08-10 2013-04-24 新光電気工業株式会社 半導体装置
JP4809308B2 (ja) * 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
KR100992778B1 (ko) 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
US7928458B2 (en) * 2008-07-15 2011-04-19 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
KR100999760B1 (ko) * 2008-09-26 2010-12-08 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
JP2010129870A (ja) * 2008-11-28 2010-06-10 Stanley Electric Co Ltd 半導体発光装置及びその製造方法
TW201114003A (en) * 2008-12-11 2011-04-16 Xintec Inc Chip package structure and method for fabricating the same
KR101565749B1 (ko) 2009-02-09 2015-11-13 삼성전자 주식회사 발광 장치의 제조 방법
KR101114592B1 (ko) 2009-02-17 2012-03-09 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
KR101063997B1 (ko) * 2009-02-18 2011-09-08 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
CN101515621B (zh) * 2009-02-19 2011-03-30 旭丽电子(广州)有限公司 发光二极管芯片、制法及封装方法
KR101072143B1 (ko) 2009-02-20 2011-10-10 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
JP2010219377A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体発光装置及びその製造方法
KR101673913B1 (ko) * 2009-07-20 2016-11-08 삼성전자 주식회사 발광 패키지 및 그 제조 방법
KR101081055B1 (ko) * 2009-07-24 2011-11-07 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
KR101072212B1 (ko) * 2010-01-05 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8129205B2 (en) 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
US20110284887A1 (en) * 2010-05-21 2011-11-24 Shang-Yi Wu Light emitting chip package and method for forming the same
CN102255029A (zh) * 2010-05-21 2011-11-23 精材科技股份有限公司 发光晶片封装体及其形成方法
TW201212303A (en) * 2010-09-03 2012-03-16 Delta Electronics Inc LED packaging structure and packaging method thereof
JP2012074423A (ja) 2010-09-27 2012-04-12 Panasonic Electric Works Sunx Co Ltd Ｌｅｄモジュール
CN102054913B (zh) 2010-11-09 2013-07-10 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置
CN102054914B (zh) 2010-11-09 2013-09-04 映瑞光电科技(上海)有限公司 发光二极管及其制造方法、发光装置
JP2012142410A (ja) 2010-12-28 2012-07-26 Rohm Co Ltd 発光素子ユニットおよびその製造方法、発光素子パッケージならびに照明装置
TWI442496B (zh) * 2011-03-01 2014-06-21 Lextar Electronics Corp 光機模組及其製作方法
CN103380502B (zh) * 2011-03-24 2016-10-12 株式会社村田制作所 发光元件用基座基板以及led器件
KR20120128962A (ko) 2011-05-18 2012-11-28 삼성전자주식회사 발광소자 패키지 및 그 제조방법
JP2013197456A (ja) 2012-03-22 2013-09-30 Stanley Electric Co Ltd Ｌｅｄアレイ及び車両用灯具
JP6209874B2 (ja) * 2012-08-31 2017-10-11 日亜化学工業株式会社 発光装置及びその製造方法
KR101358491B1 (ko) * 2012-11-05 2014-02-07 희성전자 주식회사 Led 패키지 및 led 패키지 제조방법
JP2016529729A (ja) * 2013-08-28 2016-09-23 キュベイコン リミテッド 半導体ダイおよびパッケージジグソーサブマウント
TWI580889B (zh) * 2014-04-14 2017-05-01 隆達電子股份有限公司 打線封裝基板及應用其之發光單元
JP6482785B2 (ja) * 2014-07-28 2019-03-13 ローム株式会社 半導体装置および半導体装置の製造方法
CN109216399A (zh) * 2018-09-29 2019-01-15 华南理工大学 倒装结构微尺寸光子晶体led阵列芯片及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2589629B1 (fr) * 1985-11-05 1987-12-18 Radiotechnique Compelec Composant opto-electronique pour montage en surface et son procede de fabrication
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
JP2000268387A (ja) * 1999-03-17 2000-09-29 Matsushita Electric Ind Co Ltd 半導体光源モジュールの製造方法及び半導体光源モジュール
JP2001308443A (ja) * 2000-04-26 2001-11-02 Hitachi Ltd サブマウント
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
US7732233B2 (en) * 2006-07-24 2010-06-08 Touch Micro-System Technology Corp. Method for making light emitting diode chip package
US20090273004A1 (en) * 2006-07-24 2009-11-05 Hung-Yi Lin Chip package structure and method of making the same
KR100992778B1 (ko) * 2008-05-23 2010-11-05 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20080011063A (ko) 2008-01-31
JP2008034530A (ja) 2008-02-14
KR101378406B1 (ko) 2014-03-27
US7851817B2 (en) 2010-12-14
US20090026472A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP5148849B2 (ja) Ｌｅｄパッケージ、それを用いた発光装置およびｌｅｄパッケージの製造方法
TWI663749B (zh) 發光裝置及其製作方法
US8816386B2 (en) Light emitting device and manufacture method thereof
US7488621B2 (en) Package-integrated thin film LED
JP4632690B2 (ja) 半導体発光装置とその製造方法
EP1878052B1 (en) Light emitting diode structure
US20060001055A1 (en) Led and fabrication method of same
WO2012086517A1 (ja) 発光素子ユニットおよび発光素子パッケージ
JPWO2005091383A1 (ja) 発光装置の製造方法
JP2007157805A (ja) Ｌｅｄパッケージ、発光装置及びｌｅｄパッケージの製造方法
CN113424315A (zh) 显示用发光元件转印方法及显示装置
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
JP4817820B2 (ja) Ｌｅｄパッケージ、発光装置及びｌｅｄパッケージの製造方法
KR20090033971A (ko) 발광 다이오드 패키지 및 그 제조방법
KR102471801B1 (ko) 반도체 발광소자
CN211088274U (zh) 显示装置
JP2000323754A (ja) チップ型発光素子
CN117766658A (zh) 一种对称的led芯片及其制备方法
JP2002043626A (ja) 半導体発光素子及びその製造方法
JP2009152425A (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120912

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

R150 Certificate of patent or registration of utility model

Ref document number: 5148849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250