JP4632690B2 - 半導体発光装置とその製造方法 - Google Patents

半導体発光装置とその製造方法 Download PDF

Info

Publication number
JP4632690B2
JP4632690B2 JP2004141380A JP2004141380A JP4632690B2 JP 4632690 B2 JP4632690 B2 JP 4632690B2 JP 2004141380 A JP2004141380 A JP 2004141380A JP 2004141380 A JP2004141380 A JP 2004141380A JP 4632690 B2 JP4632690 B2 JP 4632690B2
Authority
JP
Japan
Prior art keywords
region
mesa
electrode
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004141380A
Other languages
English (en)
Other versions
JP2005322847A (ja
Inventor
直史 堀尾
正彦 土谷
宗弘 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2004141380A priority Critical patent/JP4632690B2/ja
Priority to EP04024365A priority patent/EP1596441A3/en
Priority to US10/971,305 priority patent/US7271426B2/en
Priority to DE102005021090A priority patent/DE102005021090A1/de
Priority to US11/125,142 priority patent/US7605403B2/en
Publication of JP2005322847A publication Critical patent/JP2005322847A/ja
Application granted granted Critical
Publication of JP4632690B2 publication Critical patent/JP4632690B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Description

本発明は、半導体発光装置とその製造方法に関し、特にサファイアなどの透明単結晶基板上に半導体発光構造を形成した半導体発光装置とその製造方法に関する。
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ，ＩｎＡｌＧａＮ等の窒化物半導体（ＧａＮ系化合物半導体と呼ぶ）を利用した青色発光の半導体発光装置が広く知られている。青色発光する発光ダイオード（ＬＥＤ）を蛍光物質を含む波長変換層で被覆すると、白色光を発光させることもできる。白色光は、照明等の用途に用いることもできる。
ＧａＮ系半導体層は、一般的に絶縁性透明単結晶基板であるサファイア基板上に成長される。このため、ＬＥＤの電極はサファイア基板と逆側の表面側から引き出す必要がある。発光は全方位に生じる。サファイア基板側から出力光を取り出すこともできる。
近年、発光ダイオードの高出力化が進むと共に、従来使用されていた表示用分野から特殊照明、一般照明、自動車照明など照明用分野に市場が拡大してきた。同時に、ＬＥＤのダイサイズも□３００μｍ程度から□１ｍｍ、□２ｍｍと大型化が進んできた。しかし、ダイサイズの大型化に伴い、発光むら、電流供給障害、素子の発熱などの問題が顕在化してきた。
特開２００２−２７０９０５号は、サファイア基板上に複数の発光素子を形成し、シリコン基板で形成した１個のサブマウント素子にバンプを介して搭載することを提案している。複数個の発光素子を集積することにより大きな発光光量が得られ、サファイア基板より優れた放熱性を有するシリコン基板により、放熱が促進され、発熱による発光効率の低下が改善され、発光効率がよくなり、優れた照明用光源が得られる。
特開２００３−１１０１４８号は、サファイア基板上に半導体発光素子を形成し、実装基板上に実装すると共に、電気的導通を行うバンプと共に、電気的に絶縁されたダミーバンプを挟むことにより放熱性を向上した半導体発光装置を提案する。
特許第３１３６６７２号は、ｎ型窒化ガリウム系半導体層の上にｐ型不純物を添加したｉ型窒化ガリウム系半導体層を積層し、一方の電極を表面に形成し、その周囲をエッチングし、前記一方の電極を囲むように、側面を含む全周に他方の電極を形成し、電極間に流れる電流を均一化すると共に、側方に逃げる光を反射して出射させる構造を提案している。
特許第２９１４０６５号は、窒化ガリウム系発光ダイオードにおいて、一対の電極層の間の半導体層上に絶縁性保護膜を形成し、リード電極を接続する際の銀ペーストによる短絡を防止することを提案する。
特開２００２−２７０９０５号公報 特開２００３−１１０１４８号公報 特許第３１３６６７２号公報 特許 第２９１４０６５号公報
本発明の目的は、窒化物半導体発光層を有し、発光領域全域に電流供給が速やかに行え、高光出力を効率的に提供できる半導体発光装置とその製造方法を提供することである。
本発明の他の目的は、広い発光領域から効率的に発光を生じさせることのできる、窒化物半導体発光層を有する半導体発光装置とその製造方法を提供することである。
本発明の１観点によれば、透明基板と、前記透明基板上方に形成された第１導電型窒化物半導体層と、前記第１導電型窒化物半導体層上方に形成された窒化物半導体発光層と、前記窒化物半導体発光層上方に形成された、第１導電型と逆導電型の第２導電型窒化物半導体層と、前記第２導電型窒化物半導体層および前記窒化物半導体発光層を切断し、前記第１導電型窒化物半導体層を露出する深さの切欠き領域であって、複数のメサ状活性領域とメサ状電極引き上げ領域とを画定する切欠き領域と、前記複数のメサ状活性領域の各々を取り囲む前記切欠き領域に露出された第１導電型窒化物半導体層上に形成された第１導電型用オーミック電極部分及び前記第１導電型用オーミック電極部分から連続して前記メサ状電極引き上げ領域上に延在する第１導電型用パッド電極部分とを含む第１導電型用電極と、前記複数のメサ状活性領域の各々の第２導電型窒化物半導体層上に形成された第２導電型用オーミック電極と、前記透明基板と対向して配置され、前記第１導電型用パッド電極部分に対向接続された第１導電型用導電性接続部材と、各前記第２導電型用オーミック電極に対向接続された第２導電型用導電性接続部材とを有する支持基板と、を有する半導体発光装置が提供される。
本発明の他の観点によれば、（ａ）透明基板上方に第１導電型窒化物半導体層、窒化物半導体発光層、前記第１導電型と逆導電型である第２導電型窒化物半導体層を形成した発光素子基板を準備する工程と、（ｂ）前記第２導電型窒化物半導体層、窒化物半導体発光層の全厚さを切断し、前記第１導電型窒化物半導体層の一部厚さを除去するエッチングを選択的に行い、複数のメサ状活性領域、メサ状電極引き上げ領域を画定する切欠き領域を形成する工程と、（ｃ）前記複数のメサ状活性領域の各々を取り囲む切欠き領域に露出した前記第１導電型窒化物半導体層上に配置された第１導電型用オーミック電極部分と、前記第１導電型用オーミック電極部分から連続して前記メサ状電極引き上げ領域上に延在する第１導電型用パッド電極部分とを含む第１導電型用電極を形成する工程と、（ｄ）前記複数のメサ状活性領域の各々の前記第２導電型窒化物半導体層上に第２導電型用オーミック電極を形成する工程と、（ｅ）支持基板上に前記第１導電型用パッド電極部分に対向する第１導電型用導電性接続部材と、各前記第２導電型用オーミック電極に対向する第２導電型用導電性接続部材とを形成する工程と、（ｆ）前記支持基板と前記透明基板とを対向させて位置合わせし、前記第１導電型用パッド電極部分と前記第１導電型用導電性接続部材、前記第２導電型用オーミック電極と前記第２導電型用導電性接続部材を接続する工程と、を含む半導体発光装置の製造方法が提供される。
発光領域に、切欠き領域で囲まれた複数のメサ状活性領域を形成し、各メサ状活性領域を取り囲む切欠き領域に一方の電極を形成し、各メサ状活性領域の上に他方の電極を形成することにより発光領域のあらゆる位置に低抵抗で効率的に電流を供給することができる。
以下、図面を参照して、本発明の実施例を説明する。
図１Ａ−１Ｃ，２Ａ−２Ｃ，３，４Ａ，４Ｂ、５Ａ−５Ｃは、本発明の第１の実施例による半導体発光装置の製造方法を説明するための断面図および平面図である。図１Ａ−１Ｃ，２Ａ−２Ｃ，３は、半導体発光素子基板の断面図、平面図であり、図４Ａ，４Ｂは、支持基板の断面図、平面図であり、図５Ａ−５Ｃは、半導体発光素子基板を支持基板上に接着した半導体発光装置の断面図、平面図である。
図１Ａに示すように、サファイア基板１００の表面上に、ＧａＮ系窒化物半導体層のエピタキシャル成長を行う。エピタキシャル成長は、例えば有機金属気相エピタキシャル成長（ＭＯＶＰＥ）又は分子線エピタキシャル成長（ＭＢＥ）等により行なうことができる。
サファイア基板１００上に、必要に応じてエピタキシャル成長する温度よりも低温でＧａＮ系窒化物半導体のバッファ層を成長し、続いてエピタキシャル成長可能な温度でＧａＮ系ｎ型窒化物半導体層１０１をエピタキシャルに成長する。ｎ型窒化物半導体層１０１の上に、発光を行なう機能を有する、ＧａＮ系窒化物半導体発光層１０２、続いてｐ型不純物をドープしたｐ型ＧａＮ系窒化物半導体層１０３をエピタキシャルに成長する。発光層１０２とｐ型層１０３とを合わせた厚さは例えば０．４μｍである。
発光層は、単層でもバリア層とウェル層とを交互に積層した多重量子井戸構造でもよい。さらにスペーサ層などを形成してもよい。発光ダイオードの積層構造としては、公知の種々の構成を採用することができる。
図１Ｂに示すように、ｐ型層１０３表面上にメサ状活性領域２１０及びメサ状電極引き上げ領域２１１を覆い、それらの周辺を開口するホトレジストパターンＰＲ１を作成する。
図１Ｃに示すように、メサ状活性領域２１０は、矩形状発光領域ＥＲ内に行列状に配置された矩形状領域であり、メサ状電極引き上げ領域２１１は、矩形状発光領域の各頂点外側に配置されたＬ字型領域である。Ｌ字型領域の外側にも開口部が配置される。なお、１チップ部分を図示するが、実際の製造工程においては、ウエハには多数のチップが配列される。チップの平面形状は、例えば１辺１ｍｍの矩形である。メサ状活性領域の平面形状は、例えば１辺１８０μｍの矩形である。Ｌ字型領域２１１間の切欠き領域２１２の長さは例えば３００μｍである。各メサ状活性領域の面積は、０．０１ｍｍ２（□０．１００ｍｍ）〜０．２ｍｍ２（□０．４４７ｍｍ）とするのが好ましい。
全平面形状は９０度回転対称である。後の接着工程において、発光素子基板を９０度未満の回転で位置合わせすることができる。
ホトレジストパターンＰＲ１をエッチングマスクとして、ｐ型層１０３と発光層１０２との全厚さ、さらにｎ型層１０１の一部厚さを反応性イオンエッチングで除去して、トレンチ２１５、外周切欠き領域２１３を含む切欠き領域を形成する。切り欠き領域２１３及びトレンチ２１５の深さは、基板表面から例えば０．６μｍとし、厚さ０．４μｍのｐ型層１０３、発光層１０２を完全に貫通し、ｎ型層１０１の一部厚さに入り込む形状とする。
図１Ｃに示すように、トレンチ２１５は、交差する２方向にそれぞれ複数本形成され、行列状に配置されたｍ×ｎのメサ状活性領域２１０を画定する。外周切欠き領域２１３は、最外トレンチと協同して、メサ状電極引き上げ領域２１１を画定する。トレンチは、各メサ状活性領域とメサ状電極引き上げ領域を分離する機能を有し、分離領域と呼ぶこともできる。
矩形発光領域の各辺の中央部外側では、メサ状電極引き上げ領域が除去された切欠き領域２１２が形成される。従って、メサ状電極引き上げ領域２１１の平面形状はＬ字型になる。このＬ字を位置合わせマークとして利用することもできる。切欠き領域２１２は、両側のトレンチ２１５及び切欠き部２１３と同一平面を形成する。切欠き領域２１２は、後に説明する支持基板の配線領域と対向し、短絡を防止するのに有効である。
エッチングの後、ホトレジストパターンＰＲ１は除去する。このようにして、外周の切欠き領域２１３、メサ状電極引き上げ領域２１１間の切欠き領域２１２、メサ状活性領域を画定するトレンチ２１５を含む同一深さの切欠き領域を形成する。メサ状電極引き上げ領域２１１は、メサ状活性領域２１０と同一高さ（レベル）である。トレンチ２１５に露出したｎ型領域１０１上に形成するｎ側電極を連続的にメサ状電極引き上げ領域２１１上に延在させると、メサ状活性領域２１０上に形成する電極と同一高さ（レベル）にｎ側電極を引き上げられる。
図２Ａに示すように、基板表面に、メサ状活性領域の周辺部を除くｐ型領域１０３に開口を有するホトレジストパターンＰＲ２を形成する。電子ビーム蒸着により、厚さ１ｎｍのＰｔ（白金）層、厚さ１００ｎｍのＲｈ（ロジウム）層、厚さ１００ｎｍのＴｉ層、厚さ１００ｎｍのＰｔ層、厚さ１００ｎｍのＡｕ層、厚さ１００ｎｍのＰｔ層、厚さ２００ｎｍのＡｕ層（Ｐｔ／Ｒｈ／Ｔｉ／Ｐｔ／Ａｕ／Ｐｔ／Ａｕと表わす）を蒸着する。メサ状活性領域のｐ型層１０３の上に、ｐ側電極１０５が形成される。なお、ホトレジストパターンＰＲ２の上にも電極層が積層される。ホトレジストパターンＰＲ２を、その上に堆積した金属層と共に除去（リフトオフ）し、ｐ側電極１０５を残す。
図２Ｂに示すように、基板上に、トレンチ２１５内に露出したｎ型領域１０１の電極形成領域からメサ状電極引き上げ領域の電極形成領域に連続する開口を有するホトレジストパターンＰＲ３を形成する。電子ビーム蒸着により、厚さ３ｎｍのＡｌ層、厚さ１００ｎｍのＲｈ層、厚さ１００ｎｍのＴｉ層、厚さ１００ｎｍのＰｔ層、厚さ１００ｎｍのＡｕ層、厚さ１００ｎｍのＰｔ層、厚さ２００ｎｍのＡｕ層（Ａｌ／Ｒｈ／Ｔｉ／Ｐｔ／Ａｕ／Ｐｔ／Ａｕと表わす）を堆積する。トレンチ２１５内にｎ側オーミック電極１０４、最外トレンチからメサ状電極引き上げ領域２１１上に延在するｎ側パッド電極１０７が形成される。
ホトレジストパターンＰＲ３を除去すると共に、その上に堆積した金属層をリフトオフする。このようにして、メサ状活性領域及びメサ状電極引き上げ領域を形成した基板表面上に、ｐ側電極、ｎ側電極が形成される。なお、ｐ側電極のＰｔ／Ｒｈは、半導体ｐ型領域とオーミックコンタクトを形成することを主目的とした積層であり、半導体表面と接触及び近接するＰｔ／Ｒｈ層の代りに、Ｒｈ単層、Ｐｔ／Ａｇ積層、Ｒｈ／Ａｇ積層等を用いることもできる。この積層は、ｐ型領域とオーミック接触を形成すると共に、発光層１０２から放出した光に対して反射率の高い材料であることが好ましい。Ｔｉ層は接着層の機能を有する。連続蒸着する場合には、Ｔｉ層を省いてもよい。上層のＰｔ／Ａｕ／Ｐｔ／Ａｕは、用いる半導体発光素子の表面状態や、支持基板との接着性等を考慮し、各層の厚さを選択すればよい。電極層全体の厚さを変更する場合は、中間のＡｕ層の厚さで対応し、共晶の接着性を変える場合は表面のＡｕ層の厚さを選択する。
ｎ側電極のＡｌ／Ｒｈは、ｎ型領域１０１とオーミック接触を形成することを主目的とした電極であり、他にＡｌ／Ｐｔ積層、Ａｌ／Ｉｒ積層、Ａｌ／Ｐｄ積層等を用いることもできる。Ｔｉ層はｐ側電極のＴｉ層と同様である。上層のＰｔ／Ａｕ／Ｐｔ／Ａｕの積層は、ｐ側電極の上層と同様に調整することができる。ｐ側電極形成後にｎ側電極を形成する場合、ｐ型電極よりもわずかに高くしたり低くしたり又は同一レベルに揃えることも可能である。例えば、ウエハがエピ層側に凸にそり、周辺部が中央部よりも下がる場合には、ｎ側電極の高さをｐ側電極よりもわずかに高くして平坦面上に両電極表面が位置されるようにすることができる。逆に凹に反っている場合は、ｎ側電極の高さをｐ側電極よりもわずかに低くすることができる。
図２Ｃは、ｐ側電極１０５、ｎ側電極１０４，１０７を形成した発光素子基板表面の形状を示す。なお、ＩＩＢ‐ＩＩＢ線に沿う断面図が図２Ｂに相当する。各メサ状活性領域２１０の中央領域にｐ側電極１０５が形成され、トレンチ２１５の中央部にｎ側オーミック電極１０４、最外トレンチからメサ状電極引き上げ領域２１１の上にｎ側パッド電極１０７が連続して形成されている。ｎ側電極は、チップ周辺部においてメサ状電極引き上げ領域表面上のｎ側パッド電極１０７で電流を供給され、各メサ状活性領域２１０を取り囲んで形成されたｎ側電極１０４を介して各発光領域に電流を供給する。ｐ側電極１０５は、各メサ状活性領域の上表面に直接形成され、各発光領域に電流を供給する。
図３に示すように、基板上方からスパッタリングによりＳｉＯ２層１０６を厚さ１００〜３００ｎｍ堆積する。その後、ｐ側電極１０５、ｎ側パッド電極１０７上に開口を有するレジストパターンを形成し、ＳｉＯ２層１０６をウエットエッチングする。このようにして、ｐ側電極１０５、ｎ側パッド電極１０７表面を露出させる。ＳｉＯ２層１０６は、その後の電極接着工程において接続材料が濡れるのを防止する難濡れ性保護膜である。難濡れ性保護膜は、接触角が９０度以上の保護膜である。難濡れ性保護膜としては、ＳｉＯ２の他、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２等を用いることもできる。
なお、ｐ側電極１０５、ｎ側電極１０４、１０７表面上に、Ｔｉ層を厚さ１−３ｎｍ程度蒸着しておくと、難濡れ性保護膜との密着性を高くすることができる。Ｔｉ層は、ＳｉＯ２のウエットエッチングの際同時にエッチングされるので、露出された電極、およびパッド電極表面にはＡｕ層が表れる。電極形成を終了したサファイア基板発光素子ウエハは、研削、研磨して厚さを１００μｍ程度まで薄くする。その後、スクライブ、ブレーキングを行い、個々の発光素子基板に分離する。このようにして、発光素子基板が形成される。
図４Ａに示すように、支持基板２００として例えばＳｉ単結晶基板を用いる。まず、Ｓｉ単結晶基板を洗浄して、表面を清浄化する。Ｓｉ単結晶基板表面上に、スパッタリングでＳｉＯ２層２０１を厚さ３００ｎｍ堆積する。なお、熱酸化膜が形成されたＳｉ基板を用いる場合には改めてＳｉＯ２層２０１を形成する必要はない。ＡｌＮ基板等の絶縁基板を用いる場合は、表面に絶縁保護層を形成する必要がない。
基板表面上に、配線を形成しない領域にホトレジストパターンを形成し、電子ビーム蒸着により厚さ１０ｎｍのＴｉ層、厚さ１０００ｎｍ（１μｍ）のＡｕ層を堆積する。その後、レジストパターンを除去し、その上に堆積した金属層をリフトオフする。このようにして、ｎ側配線層２０２、ｐ側配線層２０４を形成する。配線層は、Ｔｉ／Ａｕの他、Ｎｉ／Ａｕ，Ａｌ／Ａｕ等を用いることもできる。
図４Ｂに示すように、ｐ側配線層２０４は、メサ状活性領域が配置されるチップ中央部の発光領域に対応する領域に連続的に形成される。ｎ側配線層２０２は、チップ周辺のメサ状電極引き上げ領域を接続する形状に作成される。
図４Ａに戻り、発光素子基板の接触部に対応する領域に開口を有するレジストパターンを形成し、厚さ１０ｎｍのＮｉ層、厚さ１００ｎｍのＡｕ層、厚さ１００ｎｍのＰｔ層、厚さ５０−２００ｎｍのＡｕ層と厚さ５０−２００ｎｍのＳｎ層をｎ回積層した層、及び厚さ５０−２００ｎｍのＡｕ層（Ｎｉ／Ａｕ／Ｐｔ／（Ａｕ／Ｓｎ）ｎ／Ａｕと表す）を積層し、レジストマスクを除去すると共にレジストマスク上の金属層をリフトオフし、ｎ側接続部材２０３及びｐ側接続部材２０５を作成する。
ｐ側接続部材２０５は、発光素子基板のメサ状活性領域上のｐ側電極１０５に対応した形状を有し、ｎ側接続部材２０３は、発光素子基板上のメサ状電極引き上げ領域２１１のパッド電極１０７に対応した形状を有する。
接続部材２０３，２０５の（Ａｕ／Ｓｎ）ｎの各Ａｕ層とＳｎ層の厚さは、共晶温度と共晶過程を考慮して決定することができる。例えば、Ａｕ層の厚さは７５．６ｎｍ、Ｓｎ層の厚さは１０９．３ｎｍとし、繰り返し回数ｎは５回とする。
初めから共晶金属を蒸着する場合よりも、積層構造を堆積し、その後共晶を行う方が安定性がよい。溶融後のＡｕとＳｎの組成比をＡｕ：Ｓｎ＝８０：２０（重量％）（Ａｕ／２０Ｓｎとも呼ぶ）とする場合、嵩高比は０．５４４：０．４５６となる。
上述の構成においては、支持基板上のＡｕ層の数がｎ＋１、Ｓｎ層の数はｎであり、発光素子基板の電極最表面にさらにＡｕ層が存在するため、Ａｕ層の総数はｎ＋２となる。
図５Ａ、５Ｂに示すように、支持基板上に発光素子基板を裏返した形で、フリップチップボンディングする。ｐ側接続部材２０５と発光素子基板上のｐ側電極１０５とが対向し、メサ状電極引き上げ領域上のｎ側電極１０７とｎ側接続部材２０３とが対向する。
発光素子基板と支持基板は、共晶ボンディング装置を用いて接着する。まず、発光素子部と支持基板の電極パターンの位置合わせを行い、次に共晶に適した圧力で圧接し、最後に適当な共晶温度プロファイルを用いて、加熱、保持、冷却を行い、発光素子基板と支持基板を接着する。共晶組成が、Ａｕ/２０Ｓｎ（Ｗｔ％）の場合、２８０℃〜３３０℃で共晶接着をおこなう。
図５Ｃは、発光素子基板を支持基板上に積層した状態を上方より見た平面図である。ＶＡ‐ＶＡ線が図５Ａに対応し、ＶＢ‐ＶＢ線が図５Ｂに対応する。発光素子基板よりも右側に、ボンディング領域が確保されており、ｎ側配線２０２にｎ側ワイヤ２５１をボンディングし、ｐ側配線２０４にｐ側ワイヤ２５２をボンディングする。
完成した発光素子は、例えば、フレーム、配線基板、ヒートシンク、ステムなどに接着する。接着には、Ａｇペースト、半田、共晶などを用いることができる。その用途に合わせて、支持基板の研磨面の粗さを調整することもできる。例えば、Ａｇペーストで接着する場合、支持基板の研削・研磨面側が少々荒れている方が接着性は良い。また半田や共晶で接着する場合には、研削・研磨面にＣｕ、Ａｇ、Ａｕ、Ｓｎ層を形成するので鏡面が良い。
本実施例によれば、各メサ状活性領域２１０の上面には、中央部に広くｐ側電極１０５が形成され、ｐ側接続部材２０５と接触を形成するため、ｐ側電極の付随抵抗は低くできる。又、メサ領域を取り囲むトレンチの表面には、ｎ側電極がメサを取り囲むように形成されており、全周辺部から付随抵抗低く、電流を供給することができる。ｎ側電極１０４は、格子状に配線されるため、冗長性が高く断線が生じてもその被害は抑制される。ｎ側パッド電極１０７が、メサ状活性領域２１０と同じ高さのメサ状電極引き上げ領域２１１上面に引き上げられるので、ｎ側接続部材２０３とｐ側接続部材２０５を同一層構造とすることができ、製造工程を簡略化できる。ｎ側配線の全抵抗も低くすることができる。
図５Ａを参照すると、発光層１０２から上方に発光した光Ｌ１は、ｎ型層１０１、透明基板１００を透過して上方に出射する。発光層１０２から下方に出射した光Ｌ２は、ｐ側電極１０５表面で上方に反射され、ｎ型層１０１、透明基板１００を透過して上方に出射する。このようにして、発光層１０２から放出された光は効率よく上方に取り出される。
ここで、共晶を形成するための積層構成の設計例について説明する。
＜ 構成 ＞
接続部材層：（Ａｕ/ Ｓｎ）ｎ / Ａｕ
パッド電極の表面層：Ａｕ
繰返し数：ｎ
＜ 総数 ＞
Ａｕ層の層数：ｎ＋２
Ｓｎ層の総数：ｎ
＜ 層厚 ＞
総厚： Ｌｔ
Ａｕの嵩高比： Ｄａｕ （Ａｕ/２０Ｓｎの場合０．５４４）
Ｓｎの嵩高比： Ｄｓｎ （Ａｕ/２０Ｓｎの場合０．４５６）
注記：スパッタで成膜した錫は、測定したところ灰色錫と判明したので
密度を５．７６（ｇ/ｃｍ３）として嵩高比を計算した。
Ａｕの膜厚：Ｌａｕ＝ Ｌｔ＊Ｄａｕ／（ｎ＋２）
Ｓｎの膜厚：Ｌｓｎ＝ Ｌｔ＊Ｄｓｎ／ｎ
共晶部材膜厚：Ｌｓｔ＝ Ｌａｕ＊（ｎ＋１）＋Ｌｓｎ＊ｎ
パッド表面Ａｕ厚：Ｌｐｄ＝Ｌａｕ
例えば、共晶金属層の総厚を１２００ｎｍ、繰返し数をｎ＝５とすると、Ａｕは７層となり１層の膜厚が９３．３ｎｍとなる、またＳｎは５層となり１層の膜厚が１０９．３ｎｍとなる。よって、接続部材の総膜厚は１１０６．７ｎｍ、対向する発光素子基板の電極表面Ａｕ層の最低膜厚を９３．３ｎｍ以上とする。
更に接着性を向上させる為に、対向する発光素子基板の電極表面Ａｕ層の最低厚みを２００ｎｍと固定した。よって各層の厚みは以下となる。
総厚： Ｌｔ ＝ １２００ｎｍ
パッド表面Ａｕ厚：Ｌｐｄ＝ ２００ｎｍ
繰返し数：ｎ＝ ５
共晶部材のＡｕ膜厚：Ｌａｕｓｔ＝ （Ｌｔ＊Ｄａｕ− ２００）／（ｎ＋１）
≒ ７５．６ｎｍ
共晶部材のＳｎ膜厚：Ｌｓｎｓｔ＝ Ｌｔ＊Ｄｓｎ／ｎ
≒ １０９．３ｎｍ
共晶部材膜厚：Ｌｓｔ＝ Ｌａｕｓｔ＊（ｎ＋１）＋Ｌｓｎｓｔ＊ｎ
≒ ４５３．６ ｎｍ ＋ ５４６．５ｎｍ
≒ １０００ｎｍ
この様に、接続部材のＳｎ比を共晶比より見掛け上大きくしておくと、接続合部材が溶融した時、対向する発光素子部の電極層表面のＡｕ層を溶融するため、接着性が向上する。
上述の実施例においては、以下の特徴が得られる。
（１）発光面を中央にアレイ状に緻密に並べ、ｎ側電極パッドを外周部に配置した構造としたことで、高い発光輝度を可能とし、外部観察上点的発光が可能となる。
（２）ｎ側オーミック電極とｎ側電極パッドとの機能を分離したので、発光面に占めるｎ側オーミック電極の線幅を極力狭くでき、発光面内の輝度分布を均一化できる。
（３）全体として発光面積を広くしても、区画された全素子に均等に電流を供給できる。また、格子状電極構造により、断線等の配線障害を抑制できる。
（４）ｎ側電極パッドを素子外周部に複数個配置でき、支持基板との接着障害を抑制できる。
（５）難濡れ性保護膜により発光面全面で支持基板と接着できる。高い放熱性を実現し、高注入・高出力を可能とする。
（６）格子状ｎ型オーミック電極配線と外周に設けた複数のｎ型電極パッド構造は、断線、給電障害に対して冗長性を著しく向上させる。
（７）ｎ×ｍ個のメサ状矩形活性領域に設けたｐ型オーミック電極（ｐ側電極パッド）は、支持基板部の接続部材との接着性を著しく向上させる。
（８）ｐ型オーミック電極（ｐ側電極パッド）とｎ側電極パッド以外を非濡れ性保護膜で覆い、接続部材のセルフカバレッジ、エリアキーピング、セルフプルアップ機能を持たせる。
このようにして、超高輝度、超高出力半導体発光素子が可能となる。高い信頼性と長寿命化が可能であり、製造面においても安定した製造方法が提供できる。
上述の実施例においては、メサ状電極引き上げ領域を位置合わせマークとしても利用できると説明したが、より積極的に位置合わせマークを形成することもできる。
図６Ａ，６Ｂは、位置合わせマークを作成する変形例を示す。図６Ａは、図２Ｃに対応する発光素子基板の平面図であり、図６Ｂは、図４Ｂに対応する支持基板の平面図である。メサ状電極引き上げ領域３０１は、Ｌ字状でなく角部が除去された形状である。角部の切欠き領域面上にｎ側電極を形成しない抜きパターン３０２を形成し、位置合わせパターンとしている。図６Ｂの支持基板は、メサ状電極引き上げ領域３０１に合わせた形状の接続部材３０３を有する。なお、支持基板としては、図４Ｂに示す構造のものを用いることもできる。
発光素子基板に位置合わせマークを形成するには、角部の位置合わせマークを形成する領域が開口したレジストマスクを用いてドライエッチングを行い、位置合わせマーク部に十字の形状が追加されたレジストマスクを用いて、ｎ側電極の蒸着、リフトオフを行えばよい。
４隅の位置合わせマーク３０２は、十字、Ｌ字などのＸ−Ｙ平面状で異なる方向を有し、交点を持つ形状が良い。また、径１００μｍ〜５００μｍ程度の多角形や円でもよい。位置合わせマークは、発光素子基板と支持基板の共晶工程において、共晶ボンダーのカメラで正確に発光素子基板の位置検出ができ、支持基板と位置精度の良い接着を可能とする。特に、透明基板上に透明な半導体堆積層が形成された発光素子基板の場合は、電極層とは反対側の基板側より発光素子基板の位置を検出・決定することが可能となる。
第１の実施例においては、メサ状活性領域を矩形状の発光領域内に行列状に配列し、その外側の角部にメサ状電極引き上げ領域を配置した。メサ状領域の配置は、これに限定されない。
図７Ａ，７Ｂは、本発明の第２の実施例を示す。図７Ａに示すように、メサ状活性領域４０１とメサ状電極引き上げ領域４０２との平面形状を同等の矩形とし、併せて矩形状領域内に行列状に配列する。メサ状領域以外の部分は第１の実施例同様リアクティブエッチングして、ｎ型窒化物半導体層を露出する切欠き領域とする。切欠き領域のｎ型窒化物半導体層から４隅のメサ状電極引き上げ領域４０２上に延在するｎ側電極４０３を形成し、メサ状活性領域４０１のｐ型窒化物半導体層上にｐ側電極４０５を形成する。４隅のメサ状電極引き上げ領域４０２上のｎ側電極４０３に＋型の位置合わせマークを形成する。
図７Ｂは、支持基板の平面形状を示す。絶縁表面を形成したシリコン基板上に４隅のメサ状電極引き上げ領域を接続する形状にｎ側配線層４０６、メサ状活性領域を接続するようにｐ側配線層４０７を形成し、メサ状配線引き上げ領域４０２上のパッド電極、メサ状活性領域４０１上のｐ側電極に接続するように、それぞれ接続部材４０８，４０９を形成する。ｐ側電極４０５とｎ側電極４０３のパッド部分が露出される様に保護膜を形成する。
その他の構成は上述の実施例と同様である。製造工程は上述の実施例と同様に行える。本実施例では、矩形部領域の４隅のメサを電極引き上げ領域とし、ｎ側電極パッドを形成したが、ｎ型電極パッドを形成できる位置ならば４隅に限るものではない。支持基板は、１つの発光素子基板に対応した大きさとする他、複数の発光素子基板を接着できる大きさでもよい。支持基板自体がステム、ホーン型ステム、配線基盤等でもよい。
メサ状領域は、行列状に配置する場合に限らない。メサ状活性領域の数が少ない場合は、各メサ状活性領域の平面形状を種々変化させることも可能である。難濡れ性保護膜を設けるのも発光素子基板に限らない。
図８Ａ−８Ｅは、第３の実施例を示す。本実施例においては、発光素子基板および支持基板の両方に難濡れ性保護膜を設け、メサ状活性領域の数を２とし、メサ状活性領域、メサ状電極引き上げ領域の形状を長方形とした。
図８Ａ、８Ｂは発光素子基板の断面図、平面図である。前述の実施例同様、透明単結晶基板５００上に、ＧａＮ系窒化物半導体でｎ型層５０１、発光層５０２、ｐ型層５０３を積層する。リアクティブイオンエッチングでメサ領域以外をエッチングし、メサ状活性領域５１０、メサ状電極引き上げ領域５１１を残す。
切欠き領域に露出したｎ型層５０１上に、ホトレジストマスクと電子ビーム蒸着を用いて、リフトオフにより、ｎ側オーミック電極５０４を形成し、連続してメサ状電極引き上げ領域５１１上に延在させて、ｎ側パッド電極５０７を形成する。メサ状活性領域５１０のｐ型層５０３上にｐ側オーミック電極５０５を形成する。ｎ側オーミック電極を覆い、ｐ側オーミック電極５０５とｎ側パッド電極５０７の間を覆うＳｉＯ２膜５２０を形成する。
図８Ｃ，８Ｄは、支持基板の断面図、平面図である。絶縁層５５１を備えたシリコン基板５５０上に、ホトレジストマスクと電子ビーム蒸着を用いて、リフトオフにより、ｎ側配線層５５２、ｐ側配線層５５４を形成し、メサ状領域の電極形状に合わせて、ｎ側接続部材５５３、ｐ側接続部材５５５を作成する。ｎ側配線層５５２、ｐ側配線層５５４を覆い、ｎ側接続部材５５３、ｐ側接続部材５５５間の表面を覆うようにＳｉＯ２膜５７０を形成する。このように、発光素子基板に加え、支持基板にも難濡れ性保護膜を形成する。
図８Ｅに示すように、発光素子基板を支持基板上にフリップチップボンディングする。発光素子基板上の電極５０５，５０７を、支持基板上の接続部材５５５，５５３に位置合わせし、圧着、加熱して、共晶を形成する。その他の点は上述の実施例と同様である。
発光素子部と支持基板部の両方に、難濡れ性保護膜を形成すると、接着工程において接続部材の溶融エリアが完全に規制される為、電極間が数ミクロン程度の狭い間隔でも、良好な接着が可能となる。
第１、第２の実施例においては、格子状の切欠き（区画溝）により、ｎ×ｍ個の矩形部活性領域にｐ型オーミック電極を形成し、放熱性を重要視し、熱抵抗層となる接続部材層の厚みを、０．３μｍ〜３μｍ程度の極薄い構造とした。以上、ｎ×ｍ個に細分化したｐ型オーミック電極（ｐ側電極パッドと兼用）と支持基板部のｐ側接続部材との接着における機能的利点を以下に説明する。
例えば、１ｍｍ２サイズの素子に３５０ｍＡの電流を流したときの駆動電圧を３．３Ｖ、外部量子効率を１５％とし、発光以外のエネルギーが単純に熱になるとすると、約９８ｋ（Ｗ/ｍ２）の熱流密度となる。即ち、大電流素子は発熱量が大きく、素子性能を有効に機能させるには、発光素子部が発生した熱量を十分に放熱させることが重要である。
フリップチップ型の半導体発光素子は、発光素子部で発した熱をｐ型オーミック電極 → ｐ側接続部材 → ｐ側引出し電極 → 支持基板 → 素子実装部（フレーム、ステム、配線基板、ヒートシンク等を含む）の順に伝達・放熱される。ここでは、支持基板と素子実装部の実装時の接着性・放熱性は十分だとし、ポイントを半導体発光素子基板内部の発光素子と支持基板の接着状態だけに絞る。
図９、図１０に接着過程を示す。共晶ボンディング装置を用いて、支持基板と発光素子基板の位置を合わせた後、圧接させる。次に加熱すると溶解が始まり図９（Ａ）で示す接触点から溶解・共晶が開始し（Ｂ）、（Ｃ）、（Ｄ）の順に接着・共晶が進行する。また、接着の進行中は、接着領域へ溶解した接続部材が流れ込む為、その外側に接続部材が不足する非接着領域が形成される。その為、適正荷重以下では図１０（Ａ）に示すように一部しか接着しないが、適正荷重を加えると、図１０（Ｂ）のように非接着領域は無くなり、ｐ型オーミック電極（ｐ側電極パッド）と支持基板は、接続部材を介して全面接着（図１０Ｂ）する。
図１１を用いて、設計接着面積と実接着面積について説明する。半導体発光素子ウエハの表面（ｐ型窒化物半導体層表面）には、約１０ｎｍ〜３０ｎｍ程度の凹凸があり、大きいものでは、約７０ｎｍ〜１００ｎｍ程度の凹凸もある。この凹凸は、ｐ型オーミック電極層（ｐ側電極パッド）形成後も電極表面に反映される。また、平面上で見た凹凸のうねりは、数μｍ〜数百μｍ程度の周期を持つ。
実際の接着過程では、この凹凸により溶解・接着が開始した部位に共晶部材が集中し、荷重を加えても非接着領域を無くすことが出来ない。
図１１（Ｃ）で示す様に、この現象はｐ型オーミック電極（ｐ側電極パッド）の面積が０．１ｍｍ２（□３００μｍ）程度未満では発生せず、図１１（Ｂ）に示す様に、ｐ型オーミック電極面積が０．２ｍｍ２程度より徐々に発生し、図１１（Ａ）に示すサイズである０．４ｍｍ２程度では相当数で観察された。
必要以上に荷重を加えると凸部のｐ型オーミック電極が損傷を受け、オーミック特性が損なわれたり、反射率が低下し完成後の素子性能が低下するので荷重だけでは解決できない。
トレンチ幅は一定幅以下に狭くすることは出来ないので、ｐ型オーミック電極（ｐ側電極パッド）サイズを極端に小さくすると、素子サイズに対するメサ状活性領域の矩形部面積（発光エリア）が小さくなり、発光出力の点で不利になる、従って０．０１ｍｍ２程度以上が現実的な面積となる。ｐ型オーミック電極（ｐ側電極パッド）形状は、接着領域が円形に拡大することより、円形が望ましいが、発光面積のロスが大きくなるので正方形が適当である。
図１１（Ａ）、（Ｂ）は、設計接着面積が得られず、電気的接続は得られているが、接着面積が小さいため支持基板側に必要な放熱が出来ず、熱劣化が早期に発生する。これらの不良素子は、外観検査（発光特性）では検出ができない為、全数熱抵抗測定、エージングテストを実施することが望まれ、量産性、コストおよび信頼性の面で不利である。対照的に、図１１（Ｃ）の素子は、量産性、コストおよび信頼性の面で優れていると言える。
ところで、図１１（Ａ）の様な大面積半導体発光素子では、接着の問題を解決する為に、図１１（Ｄ）に示すように接続部材、またはパッド側にバンプを用いて接着するケースが多い。バンプは最低でも３０μｍ〜５０μｍ程度の厚みがあり、熱抵抗が大きくなり、放熱性は低下する。
ｐ型オーミック電極（ｐ側電極パッド）のサイズを０．２ｍｍ２以下とすると、有効に非接着領域を無くすことができると同時に、接着性特性が全面接着、または未接着の２値的になる。即ち、図１１（Ａ）、（Ｂ）に示す様な中間的接着状態がなくなる為、外観検査で発光区画数を調べるだけで、素子の定格電流値の決定が可能となる。サイズを０．１ｍｍ２以下とすれば、この傾向はより顕著になる。
図１２（Ａ）に示す全９区画の発光素子で定格電流が３６０ｍＡの素子の場合、図１２（Ｂ）のように、検査で７区画だけが発光しているのならば、定格電流を２８０ｍＡと決定できる。また、図１２（Ｃ）の様に８区画発光していれば、定格電流を３２０ｍＡと決定できる。
以上、図１１（Ａ）、（Ｂ）では不良品となる素子が、ｎ×ｍ個で且つｐ型オーミック電極（ｐ側電極パッド）のサイズを０．２ｍｍ２以下の大きさとすることで、発光区画数に応じた定格電流を簡便に決定でき、別ランクの良品とすることが可能となる。
第１の実施例は、格子状の区画溝により、ｎ×ｍ個のメサ状矩形活性領域にｐ型オーミック電極を形成する構造と、外周に形成されたｎ側電極パッドと、前記ｐ型オーミック電極（ｐ側電極パッド）とｎ側電極パッドを除いた部分に非濡れ性保護膜を形成する構造とし、放熱性を重要視して、熱抵抗層となる支持基板部の接続部材層の厚みを、０．３μｍ〜３μｍ程度の極薄い構造とした。接着時の機能的利点を以下に説明する。
図１３（Ａ）（Ｂ）に、接続部材（Ａｕ/２０Ｓｎ）が溶解している温度（３００℃前後）での濡れ性を示す。図１３（Ａ）に示す様に、Ａｕに対する接続部材の接触角θは小さく濡れ性は良い。また、図１３（Ｂ）に示す様に、ガラスに対する接続部材の接触角θは大きく濡れ性は悪い、俗に接触部材がボールアップした状態となる。以上の関係は、図１３（Ｃ）に示す接触角と表面張力（界面張力）で説明され、相互の関係は式（１）で表される。
即ち、接続部材と接触表面の間で濡れ易ければ、溶解した接続部材は接触表面に拡がりやすく、また濡れ難ければ、拡がらないことになる。
図１４（Ａ），（Ｂ）を用いて、実際の接着工程について説明する。まず、図１４（Ａ）に示す様に、支持基板部の引出し電極層（Ａｕ）上に設けられた接続部材（Ａｕ/２０Ｓｎ）へ、接続部材より僅かに大きい発光素子部の電極パッド（Ａｕ）が押付けられる。その後、共晶部材が溶解する３００℃前後に過熱され、接続部材が溶解を開始する。このとき、Ａｕ/２０Ｓｎ（ｗｔ％）からなる接続部材は、Ａｕからなる引出し電極表面に広がる（濡れ）と同時に界面で双方の材料が一部混ざり合い、Ａｕリッチな粘性の高い層ができ接続部材の広がりは抑制される。また、発光素子基板のＡｕからなる電極パッドに接触している接続部材は、電極パッド上に拡がり（濡れ）、濡れ性の悪い保護膜との境界面で止まる（セルフカバレッジ）。
図１４（Ｂ）に示す様に、前記過程を経て支持基板部と接続部材は接着される。接続部材の接着時の形状は、引出し電極と接続部材、雰囲気ガスと接続部材、電極パッドと接続部材の各界面の界面張力、接続部材の凝集力、粘性等の釣合いで決まる。
図１４（Ｃ）で示す様に、大きめの荷重が掛かり、電極パッドと接続部材の界面に、接続部材を拡げる力が働らいても、濡れ性の悪い保護膜により、接続部材の接触角は大きくなるが、電極パッド内に接続部材は留まる（エリアキーピング）。
別のケースとして、支持基板と発光素子基板の位置合わせが多少ずれ、接続部材が、電極パッドの外周の保護膜上にはみ出したとしても、溶解時には界面張力により電極パッド内に収まる（セルフプルアップ）。
具体的には、接続部材が電極パッド端より５〜１５μｍ程度までのはみ出しなら、溶解・接着時に、難濡れ性保護膜ではじかれ、電極パッド内に収斂した。当然、電極パッド、難濡れ性保護膜、接続部材の材質および表面状態により、相互に働く界面張力が変わるので、収斂可能なはみ出し量は変化する。はみ出しの収斂効果を考えた場合、難濡れ性保護膜は、電極パッド端より、予測は見出し幅の２〜３倍程度の幅まで施す必要がある。
前記作用は、電極パッドが０．１ｍｍ２〜０．２ｍｍ２程度の面積以下で、また接続部材の厚みが０．３μｍ〜３μｍの間で、より良好に機能した。以上、電極パッド周囲に、難濡れ性保護膜を配置することで、電極パッド全面に接続部材が接着し、安定した電気的接続と、設計通りの支持基板への放熱を可能とした。
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。例えば、種々の変更、改良、組合せが可能なことは当業者に自明であろう。
このような構成は、以下の製品に利用できる。
・半導体発光素子（ＬＥＤ）
・白色ＬＥＤ素子
第１の実施例による半導体発光装置を説明するための断面図、平面図である。 第１の実施例による半導体発光装置を説明するための断面図、平面図である。 第１の実施例による半導体発光装置を説明するための断面図である。 第１の実施例による半導体発光装置を説明するための断面図、平面図である。 第１の実施例による半導体発光装置を説明するための断面図、平面図である。 第１の実施例の変形例による半導体発光装置を説明するための平面図である。 第２の実施例による半導体発光装置を説明するための平面図である。 第３の実施例による半導体発光装置を説明するための断面図、平面図である。 接着過程を説明する平面図、断面図である。 荷重と接着面積の関係を示す平面図、断面図である。 設計接着面積と実接着面積の関係を示す平面図、断面図である。 発光区画と定格電流の関係を示す平面図、断面図である。 接触角と表面張力（界面張力）を説明する断面図である。 難濡れ性保護膜を説明する断面図である。
符号の説明
１００ サファイア基板
１０１ ｎ型窒化物半導体層
１０２ 窒化物半導体発光層
１０３ ｐ型窒化物半導体層
１０４ ｎ側オーミック電極
１０５ ｐ側電極
１０６ ＳｉＯ２層
１０７ ｎ側パッド電極
２０１ ＳｉＯ２層
２０２ ｎ側配線層
２０３ ｎ側接続部材
２０４ ｐ側配線層
２０５ ｐ側接続部材
２１０ メサ状活性領域
２１１ メサ状電極引き上げ領域
２１２ 切欠き
２１３ 切欠き
２１５ トレンチ

Claims (30)

  1. 透明基板と、
    前記透明基板上方に形成された第１導電型窒化物半導体層と、
    前記第１導電型窒化物半導体層上方に形成された窒化物半導体発光層と、
    前記窒化物半導体発光層上方に形成された、第１導電型と逆導電型の第２導電型窒化物半導体層と、
    前記第２導電型窒化物半導体層および前記窒化物半導体発光層を切断し、前記第１導電型窒化物半導体層を露出する深さの切欠き領域であって、複数のメサ状活性領域とメサ状電極引き上げ領域とを画定する切欠き領域と、
    前記複数のメサ状活性領域の各々を取り囲む前記切欠き領域に露出された第１導電型窒化物半導体層上に形成された第１導電型用オーミック電極部分及び前記第１導電型用オーミック電極部分から連続して前記メサ状電極引き上げ領域上に延在する第１導電型用パッド電極部分とを含む第１導電型用電極と、
    前記複数のメサ状活性領域の各々の第２導電型窒化物半導体層上に形成された第２導電型用オーミック電極と、
    前記透明基板と対向して配置され、前記第１導電型用パッド電極部分に対向接続された第１導電型用導電性接続部材と、各前記第２導電型用オーミック電極に対向接続された第２導電型用導電性接続部材とを有する支持基板と、
    を有する半導体発光装置。
  2. 前記複数のメサ状活性領域が発光領域内に行列状に配置され、前記メサ状電極引き上げ領域が前記発光領域の外側の複数の領域に配置されている請求項１記載の半導体発光装置。
  3. 前記メサ状活性領域の各々が矩形である請求項１または２記載の半導体発光装置。
  4. 前記切欠き領域がそれぞれ複数本の直交する２群の切欠き溝を含む請求項３記載の半導体発光装置。
  5. 前記発光領域が矩形であり、前記メサ状電極引き上げ領域が前記矩形の外側の領域で前記矩形の各辺の中央部に対応する領域を外す領域に設けられている請求項１〜４のいずれか１項記載の半導体発光装置。
  6. 前記メサ状電極引き上げ領域が前記矩形の頂点近傍外側に配置され、Ｌ字型平面形状を有する請求項５記載の半導体発光装置。
  7. 前記メサ状電極引き上げ領域が前記矩形の各頂点近傍および各辺の中央部に対応する領域を外す領域外側に配置され、長方形平面形状を有する請求項５記載の半導体発光装置。
  8. 前記支持基板が、前記第１導電型用導電性接続領域に対する第１配線と、前記第２導電型用導電性接続領域を相互に接続し、前記矩形の発光領域のいずれかの辺中央部に対向する領域を通って発光領域外に引き出す領域に対向する第２配線とを有する請求項５〜７のいずれか１項記載の半導体発光装置。
  9. 前記メサ状活性領域と前記メサ状電極引き上げ領域とが前記透明基板上で行列状に配置される請求項１記載の半導体発光装置。
  10. 前記切欠き領域がそれぞれ複数本の交差する、２群の延在する切欠き領域を含む請求項９記載の半導体発光装置。
  11. 前記メサ状活性領域と前記メサ状電極引き上げ領域とが同等の平面形状を有する請求項９または１０記載の半導体発光装置。
  12. 前記メサ状活性領域と前記メサ状電極引き上げ領域とが、併せて矩形状領域内に行列状に配置される請求項１１記載の半導体発光装置。
  13. 前記メサ状電極引き上げ領域が前記矩形状領域内の角部に配置された請求項１２記載の半導体発光装置。
  14. 第１導電型用電極が、選択的に電極を形成しない領域によって形成された位置合わせマークを含む請求項１〜１３のいずれか１項記載の半導体発光装置。
  15. 前記位置合わせマークが、交差する方向に配置された２本以上の直線部を含む請求項１４記載の半導体発光装置。
  16. 前記位置合わせマークが、径１００μｍ〜５００μｍの多角形または円である請求項１４記載の半導体発光装置。
  17. 前記メサ状活性領域各々の面積が０．０１ｍｍ２〜０．２ｍｍ２である請求項１〜１６のいずれか１項記載の半導体発光装置。
  18. 前記導電性接続部材の厚みが、０．３μｍ〜３μｍである請求項１〜１７のいずれか１項記載の半導体発光装置。
  19. 前記支持基板の導電性接続部材は、半田、共晶接着と親和性の高い金属層を含む請求項１〜１７のいずれか１項記載の半導体発光装置。
  20. さらに、前記透明基板上方で、前記第１導電型用パッド電極部分および前記第２導電型用オーミック電極を露出し、前記切欠き領域の第１導電型用オーミック電極を覆うように配置され、溶融した前記接続部材と濡れ性が悪い保護膜を有する請求項１〜１９のいずれか１項記載の半導体発光装置。
  21. 前記支持基板が、前記第１導電型用導電性接続部材と前記第２導電型用導電性接続部材との周囲に、溶融した前記導電性接続部材と濡れ性が悪い保護膜を有する請求項１〜２０のいずれか１項記載の半導体発光装置。
  22. （ａ）透明基板上方に第１導電型窒化物半導体層、窒化物半導体発光層、前記第１導電型と逆導電型である第２導電型窒化物半導体層を形成した発光素子基板を準備する工程と、
    （ｂ）前記第２導電型窒化物半導体層、窒化物半導体発光層の全厚さを切断し、前記第１導電型窒化物半導体層の一部厚さを除去するエッチングを選択的に行い、複数のメサ状活性領域、メサ状電極引き上げ領域を画定する切欠き領域を形成する工程と、
    （ｃ）前記複数のメサ状活性領域の各々を取り囲む切欠き領域に露出した前記第１導電型窒化物半導体層上に配置された第１導電型用オーミック電極部分と、前記第１導電型用オーミック電極部分から連続して前記メサ状電極引き上げ領域上に延在する第１導電型用パッド電極部分とを含む第１導電型用電極を形成する工程と、
    （ｄ）前記複数のメサ状活性領域の各々の前記第２導電型窒化物半導体層上に第２導電型用オーミック電極を形成する工程と、
    （ｅ）支持基板上に前記第１導電型用パッド電極部分に対向する第１導電型用導電性接続部材と、各前記第２導電型用オーミック電極に対向する第２導電型用導電性接続部材とを形成する工程と、
    （ｆ）前記支持基板と前記透明基板とを対向させて位置合わせし、前記第１導電型用パッド電極部分と前記第１導電型用導電性接続部材、前記第２導電型用オーミック電極と前記第２導電型用導電性接続部材を接続する工程と、
    を含む半導体発光装置の製造方法。
  23. 前記工程（ｅ）は、前記支持基板上に第１配線、第２配線を形成し、前記第１配線上に前記第１導電型用導電性接続部材、前記第２配線上に前記第２導電型用導電性接続部材を形成する請求項２２記載の半導体発光装置の製造方法。
  24. 前記工程（ｆ）は、共晶を形成する請求項２２または２３記載の半導体発光装置の製造方法。
  25. 前記工程（ｂ）が、行列状に配置された前記メサ状活性領域を画定する切欠き領域をエッチングする請求項２２〜２４のいずれか１項記載の半導体発光装置の製造方法。
  26. 前記工程（ｂ）が、矩形状発光領域内に行列状に配置された前記メサ状活性領域と、前記矩形状発光領域外側の頂点近傍に配置された前記メサ状電極引き上げ領域を画定する切欠き領域をエッチングする請求項２５記載の半導体発光装置の製造方法。
  27. 前記工程（ｂ）が、矩形状領域内に、行列状に配置された前記メサ状活性領域と前記メサ状電極引き上げ領域とを画定する切欠き領域をエッチングする請求項２２〜２４のいずれか１項記載の半導体発光装置の製造方法。
  28. 前記メサ状電極引き上げ領域は、前記矩形状領域の角部に配置される請求項２７記載の半導体発光装置の製造方法。
  29. 前記工程（ｃ）が、前記メサ状電極引き上げ領域上に選択的に電極を形成しない領域により位置合わせ用マークを作成する請求項２７または２８記載の半導体発光装置の製造方法。
  30. さらに、（ｇ）工程（ｄ）の後、工程（ｆ）の前に、前記透明基板上方で、前記メサ状電極引き上げ領域上の第１導電型用パッド電極部分および前記第２導電型窒化物半導体層上の前記第２導電型用オーミック電極を露出し、前記切欠き領域の第１導電型用オーミック電極を覆うように、溶融した時の前記導電性接続部材と濡れ性が悪い保護膜を形成する請求項２２〜２９のいずれか１項記載の半導体発光装置の製造方法。
JP2004141380A 2004-05-11 2004-05-11 半導体発光装置とその製造方法 Expired - Fee Related JP4632690B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004141380A JP4632690B2 (ja) 2004-05-11 2004-05-11 半導体発光装置とその製造方法
EP04024365A EP1596441A3 (en) 2004-05-11 2004-10-13 Semiconductor light emitting device on insulating substrate and its manufacture method
US10/971,305 US7271426B2 (en) 2004-05-11 2004-10-22 Semiconductor light emitting device on insulating substrate and its manufacture method
DE102005021090A DE102005021090A1 (de) 2004-05-11 2005-05-06 Halbleiter-Leuchtvorrichtung und Herstellungsverfahren für Dieselbe
US11/125,142 US7605403B2 (en) 2004-05-11 2005-05-10 Semiconductor light-emitting device and fabrication method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004141380A JP4632690B2 (ja) 2004-05-11 2004-05-11 半導体発光装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2005322847A JP2005322847A (ja) 2005-11-17
JP4632690B2 true JP4632690B2 (ja) 2011-02-16

Family

ID=34926972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004141380A Expired - Fee Related JP4632690B2 (ja) 2004-05-11 2004-05-11 半導体発光装置とその製造方法

Country Status (4)

Country Link
US (2) US7271426B2 (ja)
EP (1) EP1596441A3 (ja)
JP (1) JP4632690B2 (ja)
DE (1) DE102005021090A1 (ja)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489393B2 (ja) * 2003-08-21 2010-06-23 オリンパス株式会社 半導体装置
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages
US20060151868A1 (en) * 2005-01-10 2006-07-13 Zhu Tinggang Package for gallium nitride semiconductor devices
US20100140627A1 (en) * 2005-01-10 2010-06-10 Shelton Bryan S Package for Semiconductor Devices
US8272757B1 (en) * 2005-06-03 2012-09-25 Ac Led Lighting, L.L.C. Light emitting diode lamp capable of high AC/DC voltage operation
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
WO2007094476A1 (en) * 2006-02-14 2007-08-23 Showa Denko K.K. Light-emitting diode
US7745839B2 (en) * 2006-02-23 2010-06-29 Rohm Co., Ltd. Double wavelength semiconductor light emitting device and method of manufacturing the same
WO2007126092A1 (ja) * 2006-05-01 2007-11-08 Mitsubishi Chemical Corporation 集積型半導体発光装置およびその製造方法
JP2008034822A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子
US8698184B2 (en) * 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
US9443903B2 (en) 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
JP5008911B2 (ja) * 2006-07-04 2012-08-22 ローム株式会社 半導体発光素子およびその製造方法
JP5125060B2 (ja) * 2006-11-02 2013-01-23 日亜化学工業株式会社 発光装置
KR100867541B1 (ko) * 2006-11-14 2008-11-06 삼성전기주식회사 수직형 발광 소자의 제조 방법
KR20080057881A (ko) * 2006-12-21 2008-06-25 엘지전자 주식회사 인쇄회로기판, 이를 포함하는 발광 장치 및 그 제조 방법
KR101364773B1 (ko) * 2006-12-28 2014-02-18 서울바이오시스 주식회사 개별 전류 경로의 단위셀들을 갖춘 발광다이오드 및 그제조방법
US7842932B2 (en) * 2007-06-01 2010-11-30 Trojan Technologies Ultraviolet radiation light emitting diode device
US7843060B2 (en) * 2007-06-11 2010-11-30 Cree, Inc. Droop-free high output light emitting devices and methods of fabricating and operating same
US7939836B2 (en) * 2007-07-18 2011-05-10 Nichia Corporation Semiconductor light emitting element
KR20090015734A (ko) 2007-08-09 2009-02-12 엘지이노텍 주식회사 광원 장치
DE102007046743A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement sowie Verfahren zu dessen Herstellung
TWI367577B (en) * 2007-10-05 2012-07-01 Delta Electronics Inc Light-emitting diode chip and manufacturing method thereof
WO2009063638A1 (ja) * 2007-11-15 2009-05-22 Panasonic Corporation 半導体発光装置
CN101919074B (zh) * 2008-03-26 2011-11-16 晶能光电（江西）有限公司 制备牢固的发光二极管的方法
KR101428088B1 (ko) 2008-08-12 2014-08-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
TWI407586B (zh) * 2008-12-15 2013-09-01 Everlight Electronics Co Ltd 一種覆晶結構的發光二極體裝置
JP5177015B2 (ja) * 2009-02-27 2013-04-03 富士通株式会社 パッケージドデバイスおよびパッケージドデバイス製造方法
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
US20120085986A1 (en) * 2009-06-18 2012-04-12 Panasonic Corporation Gallium nitride-based compound semiconductor light-emitting diode
JP5246199B2 (ja) * 2010-03-31 2013-07-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP5036840B2 (ja) * 2010-03-25 2012-09-26 株式会社東芝 発光素子
JP2012074665A (ja) * 2010-09-01 2012-04-12 Hitachi Cable Ltd 発光ダイオード
JP2012114184A (ja) * 2010-11-24 2012-06-14 Hitachi Cable Ltd 発光ダイオード
JP5927756B2 (ja) 2010-12-17 2016-06-01 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP2012164938A (ja) * 2011-02-09 2012-08-30 Stanley Electric Co Ltd 半導体発光装置の製造方法
US8962358B2 (en) * 2011-03-17 2015-02-24 Tsmc Solid State Lighting Ltd. Double substrate multi-junction light emitting diode array structure
JP5893287B2 (ja) 2011-08-10 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置および基板
US8794501B2 (en) * 2011-11-18 2014-08-05 LuxVue Technology Corporation Method of transferring a light emitting diode
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
MX336453B (es) * 2011-11-18 2016-01-20 Luxvue Technology Corp Método para formar una estructura de microleds y arreglo de estructuras de microleds con una capa eléctricamente asilante.
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
JP5945409B2 (ja) * 2011-12-09 2016-07-05 スタンレー電気株式会社 半導体素子とその製造方法
TWI606618B (zh) * 2012-01-03 2017-11-21 Ｌｇ伊諾特股份有限公司 發光裝置
TWI546979B (zh) * 2012-03-05 2016-08-21 晶元光電股份有限公司 對位接合之發光二極體裝置與其製造方法
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
CN103378265A (zh) * 2012-04-28 2013-10-30 展晶科技(深圳)有限公司 发光模组载板的制造方法
WO2014069880A1 (en) * 2012-10-30 2014-05-08 Seoul Semiconductor Co., Ltd. Lens and light emitting module for surface illumination
DE102012112302A1 (de) 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
JP2014127565A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
US9548424B2 (en) 2013-02-04 2017-01-17 Industrial Technology Research Institute Light emitting diode
US9425359B2 (en) 2013-02-04 2016-08-23 Industrial Technology Research Institute Light emitting diode
TWI557942B (zh) * 2013-02-04 2016-11-11 財團法人工業技術研究院 發光二極體
JP6067400B2 (ja) 2013-02-12 2017-01-25 株式会社東芝 半導体発光素子
JP2014187185A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
US9412873B1 (en) * 2013-09-16 2016-08-09 Amazon Technologies, Inc. Alignment features for improved alignment of layered components of a device display
JP6379542B2 (ja) * 2014-03-14 2018-08-29 日亜化学工業株式会社 照明装置
CN104064665B (zh) * 2014-07-16 2018-01-23 广东威创视讯科技股份有限公司 一种基于led的焊盘设计结构
US9634187B2 (en) 2014-09-29 2017-04-25 Bridgelux, Inc. Flip chip light emitting diode having trnsparent material with surface features
US9633883B2 (en) * 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US9754993B2 (en) * 2015-08-31 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolations and methods of forming the same
JP6757173B2 (ja) * 2016-04-22 2020-09-16 スタンレー電気株式会社 発光装置
JP7083230B2 (ja) * 2016-05-10 2022-06-10 ローム株式会社 半導体発光素子
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
CN110214380B (zh) * 2017-01-25 2024-04-09 苏州立琻半导体有限公司 半导体器件
US10554020B2 (en) * 2017-06-29 2020-02-04 Silanna UV Technologies Pte Ltd LED with emitted light confined to fewer than ten transverse modes
KR102427637B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 발광소자
KR102456882B1 (ko) * 2017-11-24 2022-10-21 주식회사 루멘스 고효율 마이크로 엘이디 모듈의 제조방법
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
DE212020000293U1 (de) * 2019-06-17 2021-01-22 Rohm Co., Ltd. SiC-Halbleiterbauteil
KR102590952B1 (ko) * 2019-12-31 2023-10-17 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 발광 다이오드 칩, 디스플레이 패널 및 전자기기
EP4174965A4 (en) * 2020-09-29 2023-09-06 BOE Technology Group Co., Ltd. LIGHT-EMITTING DIODE CHIP, DISPLAY SUBSTRATE AND RELATED MANUFACTURING METHOD
WO2022202342A1 (ja) * 2021-03-23 2022-09-29 旭化成株式会社 紫外線発光素子
US11756893B2 (en) * 2021-12-03 2023-09-12 Nanya Technology Corporation Semiconductor device with alignment marks and method for fabricating the same
WO2023129806A1 (en) * 2021-12-31 2023-07-06 Lumileds Llc Test apparatus for micro-structures
TWI809862B (zh) * 2022-02-22 2023-07-21 南亞科技股份有限公司 具有對準標記的半導體元件及其製備方法
CN115188864B (zh) * 2022-07-20 2023-07-14 深圳市思坦科技有限公司 微型led器件制备方法、微型led器件以及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864872A (ja) * 1994-08-18 1996-03-08 Rohm Co Ltd 半導体発光素子、およびその製造方法
JPH11177138A (ja) * 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
JP2001345480A (ja) * 2000-03-31 2001-12-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2002319704A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップ
JP2004079750A (ja) * 2002-08-16 2004-03-11 Fuji Photo Film Co Ltd 発光装置
JP2004079972A (ja) * 2002-08-22 2004-03-11 Fuji Photo Film Co Ltd 面発光型発光素子

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3136672B2 (ja) 1991-07-16 2001-02-19 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JP2914065B2 (ja) 1992-12-08 1999-06-28 日亜化学工業株式会社 青色発光素子及びその製造方法
US5661313A (en) * 1993-09-09 1997-08-26 The United States Of America As Represented By The Secretary Of The Navy Electroluminescent device in silicon on sapphire
US5449926A (en) * 1994-05-09 1995-09-12 Motorola, Inc. High density LED arrays with semiconductor interconnects
BRPI9715293B1 (pt) 1996-06-26 2016-11-01 Osram Ag elemento de cobertura para um elemento de construção optoeletrônico
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US6613247B1 (en) 1996-09-20 2003-09-02 Osram Opto Semiconductors Gmbh Wavelength-converting casting composition and white light-emitting semiconductor component
JP3065263B2 (ja) 1996-12-27 2000-07-17 日亜化学工業株式会社 発光装置及びそれを用いたｌｅｄ表示器
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
US6784463B2 (en) 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
US6278193B1 (en) * 1998-12-07 2001-08-21 International Business Machines Corporation Optical sensing method to place flip chips
CN1190997C (zh) 1999-07-23 2005-02-23 电灯专利信托有限公司 光源的发光物质及其相关的光源
JP2001127346A (ja) 1999-10-22 2001-05-11 Stanley Electric Co Ltd 発光ダイオード
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6903376B2 (en) * 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
JP2001196639A (ja) 2000-01-12 2001-07-19 Sanyo Electric Co Ltd Ｌｅｄ発光素子及びその製造方法
JP2001210872A (ja) 2000-01-26 2001-08-03 Sanyo Electric Co Ltd 半導体発光装置及びその製造方法
JP2001345483A (ja) 2000-05-31 2001-12-14 Toshiba Lighting & Technology Corp 発光ダイオード
JP4904628B2 (ja) 2001-03-14 2012-03-28 パナソニック株式会社 複合発光素子
JP4045767B2 (ja) 2001-09-28 2008-02-13 日亜化学工業株式会社 半導体発光装置
JP3707688B2 (ja) 2002-05-31 2005-10-19 スタンレー電気株式会社 発光装置およびその製造方法
JP2004047748A (ja) 2002-07-12 2004-02-12 Stanley Electric Co Ltd 発光ダイオード
US6693306B2 (en) * 2002-07-22 2004-02-17 United Epitaxy Company, Ltd. Structure of a light emitting diode and method of making the same
CN100595938C (zh) * 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
US6958498B2 (en) * 2002-09-27 2005-10-25 Emcore Corporation Optimized contact design for flip-chip LED
US6977396B2 (en) * 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864872A (ja) * 1994-08-18 1996-03-08 Rohm Co Ltd 半導体発光素子、およびその製造方法
JPH11177138A (ja) * 1997-12-11 1999-07-02 Stanley Electric Co Ltd 面実装型装置およびこれを用いた発光装置または受光装置
JP2001345480A (ja) * 2000-03-31 2001-12-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2002319704A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップ
JP2004079750A (ja) * 2002-08-16 2004-03-11 Fuji Photo Film Co Ltd 発光装置
JP2004079972A (ja) * 2002-08-22 2004-03-11 Fuji Photo Film Co Ltd 面発光型発光素子

Also Published As

Publication number Publication date
EP1596441A3 (en) 2011-03-30
US20050253161A1 (en) 2005-11-17
US7271426B2 (en) 2007-09-18
US7605403B2 (en) 2009-10-20
DE102005021090A1 (de) 2006-02-16
JP2005322847A (ja) 2005-11-17
EP1596441A2 (en) 2005-11-16
US20050253156A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
JP4632690B2 (ja) 半導体発光装置とその製造方法
US10475778B2 (en) Optoelectronic component and method for producing an optoelectronic component
US7875533B2 (en) Package-integrated thin film LED
KR101092063B1 (ko) 발광소자 패키지 및 그 제조방법
US8350276B2 (en) Alternating current light emitting device
JP2011199221A (ja) 発光ダイオード
JP2015012244A (ja) 半導体発光素子
JP6133076B2 (ja) 半導体発光素子及び発光装置
KR20050089120A (ko) 발광 다이오드 및 그 제조 방법
KR102091842B1 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR100766022B1 (ko) 발광 다이오드, 발광 다이오드 패키지 및 발광 다이오드제조 방법
KR20120067643A (ko) 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
JPH10223930A (ja) 半導体発光素子
KR100625600B1 (ko) 측면형 발광 다이오드의 패키지 구조 및 이에 대한제작방법
JPH10335699A (ja) 化合物半導体発光素子とその製造方法
KR100530986B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR100629929B1 (ko) 수직 전극 구조를 가지는 발광 다이오드
KR100557855B1 (ko) 발광 다이오드와 그 제조 방법 및 사파이어 기판의 식각방법
KR102002617B1 (ko) 발광 다이오드
JP2005286134A (ja) フリップチップ型半導体発光素子
WO2015063947A1 (ja) 半導体発光素子及び発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101116

R150 Certificate of patent or registration of utility model

Ref document number: 4632690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees