JP2001308443A

JP2001308443A - サブマウント

Info

Publication number: JP2001308443A
Application number: JP2000131511A
Authority: JP
Inventors: Teruhisa Akashi; 照久明石; Yasuo Watanabe; 康雄渡辺; Tetsuya Tomobe; 哲哉友部; Toshiaki Koizumi; 俊晃小泉
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2000-04-26
Filing date: 2000-04-26
Publication date: 2001-11-02

Abstract

(57)【要約】【課題】サブマウントの低コスト化およびビアホールに
匹敵するエッチングによる貫通孔の高精度形成を可能と
する単結晶シリコンを用いたサブマウントを提供する。【解決手段】単結晶のシリコン基板の一部に異方性エッ
チングによる貫通孔を形成しておき、その両面に存在す
る金属膜のパターンの一部を電気的に接続するために、
その貫通孔に金属膜のパターンを形成したシリコンサブ
マウントとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザダイ
オードをヒートシンク（金属製ステム、銅などの金属製
ブロック）に実装するための基板に係り、特に、半導体
レーザダイオードとヒートシンクとの間に導電性を備え
る半導体レーザダイオード用のサブマウントに関する。

【０００２】

【従来の技術】従来の半導体レーザダイオードとヒート
シンクとの間に導電性を備える半導体レーザダイオード
用のサブマウントとしては、特開平９−３６２７４号公
報に開示された構造のもがある。この構造は、絶縁基板
の相対する両面に導電パターンが形成され、該両面に存
在する導電パターンの少なくとも一部が金属ビアホール
により電気的に互いに接続されてなるサブマウントとな
っている。

【０００３】ところで、サブマウントとは，一般的に、
半導体レーザダイオードとヒートシンクとの間に位置す
る絶縁効果のある基板のことである。半導体レーザダイ
オードを接合したサブマウントは，光軸が一致すること
が予め分かっているヒートシンク上の決められた位置に
実装される。さらに、サブマウントは、半導体レーザダ
イオードから発生される熱をヒートシンク側へ効率よく
伝熱する役割も併せ持つ。

【０００４】

【発明が解決しようとする課題】しかし、上記従来例の
特開平９−３６２７４号公報に開示されたサブマウント
は、金属ビアホールを有する絶縁基板を製作し、その後
基板表面を研削または研磨した後、その基板の両面に導
電パターンを形成することで製造される。このサブマウ
ントの基板はコファイア法（Co-fire法）やポストファ
イア法（Post-fire法）によって作られる。例えば、コ
ファイア法の場合、金属ビアホールが形成されるスルー
ホールを基板に予め形成する。その後、スルーホールに
金属ペーストを充填させ、最後に一体焼成して基板が形
成される。そのため、基板製作時に特殊な技術やノウハ
ウを要し、そのため基板の値段が非常に高くなる欠点が
ある。

【０００５】一般的に、サブマウントの材料は、窒化ア
ルミニウム、アルミナ、炭化珪素等のセラミックス基板
を用いている。そのため、基板の大口径化、薄型化は技
術的に困難である。例えば窒化アルミニウムの場合、標
準品と呼ばれる汎用の基板形状は、大きさが５０．８mm
×５０．８mmで、厚さは薄くても０．６３５mmある。こ
れを標準的に用いられる厚さ０．２５mmのサブマウント
の基板とするためには、平坦度、表面粗さ等を満足させ
るようにこの標準品をラッピング等の研磨で薄くしなけ
ればならない。このようなプロセスを経るために、セラ
ミックス基板を用いると材料のコストが高くなる。

【０００６】また、従来例では焼成して基板を製作して
いるので、基板に形成されるビアホールの位置精度をμ
mオーダで管理することができない。そのため、形成さ
れるサブマウント個々における、ビアホールの位置のば
らつきが大きくなる。さらに、ビアホール部分を含めた
配線長を十分に管理することができず、高周波信号設計
に影響を及ぼす可能性がある。

【０００７】さらに、セラミックス基板を用いる場合、
基板をダイシングすると50μmを超えるような大きなチ
ッピングが生じるため、歩留まりが低下する。また、ダ
イシングによるクラックが入りやすいことも欠点といえ
る。セラミックス基板の焼成とダイシングによるチッピ
ング・クラックにより、サブマウントの形状を１mm×１
mm以下に小さくすることができない。このため、大きさ
が限定され小型化に対応することができない。さらに
は、レーザダイオードモジュールの小型化に対応するこ
とができない。

【０００８】そこで本発明は、サブマウントの低価格化
およびビアホールに匹敵するエッチングによる貫通孔の
高精度形成を可能とするシリコンサブマウントを提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
の本発明における解決手段は次のような手段である。

【００１０】まず第一の手段は、単結晶のシリコン基板
上の両面に金属膜のパターンを有し、前記基板の一部に
エッチングによる貫通孔を設け、その貫通孔に金属膜の
パターンで両面の金属膜パターンの一部を電気的に接続
すると共に、基板の一方側面に薄膜抵抗を形成したシリ
コンサブマウント構成としたものである。。

【００１１】第二の手段は、さらに、基板の薄膜抵抗を
形成した面側に薄膜コンデンサとを形成した構成とし
た。

【００１２】また、上記の貫通孔がシリコンの異方性エ
ッチングによって形成された貫通孔であってもよい。

【００１３】

【発明の実施の形態】図１は本発明の一実施例であるシ
リコンサブマウントの外観の模式図である。なお、シリ
コンサブマウント１は、半導体レーザダイオードを搭載
して機能する部品である。

【００１４】結晶方位（１００）、抵抗率１０００Ω−
ｃｍ以上でＣＺ法にて形成された、厚さ０．１２５mmの
単結晶シリコン基板２の両面にシリコン酸化膜３が１０
μm形成されている。また、シリコン基板２の一部に貫
通孔である貫通エッチング溝４が形成されている。さら
に、シリコン基板２の表面には、抵抗値５０Ωとなる窒
化タンタル（Ta₂N）製の薄膜抵抗５と、Au（０．５μ
m）/Pt（０．２μm）/Ti（０．０６μm）製の薄膜電極
６と、ＧＮＤとなるAu（０．５μm）/Pt（０．２μm）/
Ti（０．０６μm）製の共通電極膜７と、静電容量５０
０pFとなる五酸化タンタル（Ta₂O₅）製の絶縁膜８’か
らなる薄膜コンデンサ８と、Au（０．５μm）/Pt（０．
２μm）/Ti（０．０６μm）製の薄膜電極９とがそれぞ
れ形成されている。薄膜コンデンサ８は、図のように共
通電極膜７と薄膜電極９とによって絶縁膜８’を挟み込
んだ構造となっており、バイパスコンデンサの役割をし
ている。貫通エッチング溝４の部分にも共通電極膜７が
形成されており、貫通エッチング溝４を介してシリコン
基板２の表面の共通電極膜７と裏面全面に形成された共
通電極膜１０との電気的な導通が取られている。ここで
の貫通エッチング溝４は、エッチング液に濃度４０wt％
（重量％）、温度６７℃の水酸化カリウム（KOH）溶液
用いたシリコンの異方性エッチングによって形成された
貫通エッチング溝で、図のようにテーパが付いた形状の
斜面を備える。

【００１５】図１０に半導体レーザダイオードに印加さ
れる電源パルスの一例を示してある。この薄膜抵抗５
は、半導体レーザダイオードの素子容量と半導体レーザ
ダイオードに接続されるボンディングワイヤの寄生イン
ダクタンスとの共振によって、図１０の高周波パルス電
気信号４０に発生するオーバシュート４１やアンダシュ
ート４２のようなノイズ成分を低減させる役割を持つ。
さらに、薄膜コンデンサ８は、バイパスコンデンサとし
て形成されているので、このノイズ成分はさらに大きく
低減される。これらの薄膜抵抗５および薄膜コンデンサ
は、半導体レーザダイオードから出力される光信号を安
定に出力させるために必要なものである。

【００１６】さらに、このような薄膜抵抗５と薄膜コン
デンサ８とを積極的に活用すれば、ＣＲアナログフィル
タのようなＣＲで構成される回路素子をシリコンサブマ
ウント１上に形成することもできる。シリコンベースの
半導体製造技術を転用すれば、シリコンサブマウント１
上に薄膜抵抗や薄膜コンデンサの微細パターンを容易に
集積化して形成することができる。

【００１７】このため、本実施例のシリコンサブマウン
ト１は、チップコンデンサやチップ抵抗を後付け実装す
るタイプのサブマウントに比べ機能性が高いサブマウン
トとなる。シリコンサブマウント１に薄膜抵抗５や薄膜
コンデンサ８のような回路素子が形成されていれば、サ
ブマウントに後付け実装するものは半導体レーザダイオ
ードのみとなり、サブマウント自体の小型化にもつなが
る。

【００１８】シリコンサブマウント１に回路素子が形成
されているので、チップコンデンサやチップ抵抗を用い
たときの結線に使用されるボンディングワイヤが無くな
り、寄生インダクタンスは大幅に削減される。このた
め、本実施例のシリコンサブマウント１は高周波設計を
容易にする構造であると言える。

【００１９】ところで、シリコンの熱伝導率（８３．８
W/mK）は、窒化アルミニウムの熱伝導率（１７０〜２０
０W/mK）に比べ約１／２の値である。このため、サブマ
ウントの厚さを同じにすれば、シリコン製のサブマウン
トの放熱特性は、窒化アルミニウム製のサブマウントの
放熱特性に比べ約１／２となる。しかし、エッチングに
よりシリコン基板の厚さを窒化アルミニウム基板の厚さ
の１／２と高精度に加工することができるので、同等の
放熱特性を容易に得ることができる。

【００２０】ここで、シリコンサブマウント１に形成さ
れた薄膜抵抗５、薄膜電極６、共通電極膜７、薄膜コン
デンサ８、薄膜電極９のパターン形状はこの限りではな
く、薄膜抵抗５、薄膜コンデンサ８は複数形成されてい
てもよい。また、上記で示した薄膜抵抗５の抵抗値およ
び薄膜コンデンサ８の静電容量はこの限りでなく、高周
波信号設計によって必要な設計値がその都度決められ
る。

【００２１】次に、図１に示すa−a’断面とb−b’断面
との構造について説明し、シリコンサブマウント１の構
造について詳述する。

【００２２】図２は、図１のシリコンサブマウント１の
a−a’断面を模式的に示した断面模式図である。図２で
は、厚さ０．１２５mmのシリコン基板２の上にシリコン
酸化膜３が膜厚１０μm形成され、そのシリコン酸化膜
３の上にAu（０．５μm）/Pt（０．２μm）/Ti（０．０
６μm）製の共通電極膜７および共通電極膜１０が表裏
面にそれぞれ形成されている。ここでシリコン酸化膜３
は、液体原料TEOS（Tetra Ethyl Ortho Silicate）を用
いたP−CVD（Plasma Chemical Vapor Deposition）法を
用いて、基板温度２００℃で表裏面に形成される。ま
た、共通電極膜７の成膜は、周波数１３．５６MHzのRF
マグネトロンスパッタ法にて基板温度２００℃で、Ti、
Pt、Auの順で順次成膜される。裏面側の共通電極膜１０
の成膜にも同様の方法を用いる。ここで、ステップカバ
レージに優れたRFマグネトロンスパッタ法を用いている
ので、貫通エッチング溝４の部分にも、図のように電極
膜が形成される。そのため、シリコン基板２の表面に形
成された共通電極膜７と裏面に形成された共通電極膜１
０とは電気的な導通がとられている。

【００２３】また、先に述べたように、貫通エッチング
溝４は濃度４０wt%（重量%）、温度６７℃のKOHを用い
たシリコンの異方性エッチングにて形成される。そのた
め、図２のように５４．７°のテーパの付いた溝形状と
なる。このように貫通エッチング溝４の開口部は、シリ
コンサブマウント１の表面側は広く、裏面側は狭くなっ
ている。裏面側の開口部の形状を０．０５mm×０．０５
mmとした場合、表側の開口部の形状は０．２２７mm×
０．２２７mmとなる。さらに、五酸化タンタル膜（Ta₂O
₅）製の絶縁膜８’がAu（０．５μm）/Pt（０．２μm）
/Ti（０．０６μm）製の共通電極膜７とAu（０．５μ
m）/Pt（０．２μm）/Ti（０．０６μm）製の薄膜電極
９とに挟み込まれた構造の薄膜コンデンサ８が形成され
ている。ただし、共通電極膜７と薄膜電極９とは前述の
ように三層膜構成であるが、図２では便宜上一層の膜と
して描いてある。ここで絶縁膜８’の材料としては、規
定の静電容量を満足すれば、P-CVD（Plasma Chemical V
apor Deposition）法によるシリコン酸化膜（SiO₂）を
用いてもよい。

【００２４】図３は、図１のシリコンサブマウント１の
b−b’断面を模式的に示した断面模式図である。図２の
場合と同様に、シリコン酸化膜３、共通電極膜７、貫通
エッチング溝４がそれぞれ形成されている。また、図３
のように、膜厚４０nmの窒化タンタル（Ta₂N）製の薄膜
抵抗５が膜厚１０μmのシリコン酸化膜３上に形成して
ある。その窒化タンタル（Ta₂N）製の薄膜抵抗５の両端
部が一部重なるように、Au（０．５μm）/Pt（０．２μ
m）/Ti（０．０６μm）製の共通電極膜７とAu（０．５
μm）/Pt（０．２μm）/Ti（０．０６μm）製の薄膜電
極６とがそれぞれ形成されている。このようにして抵抗
値５０Ωの薄膜抵抗が構成されている。薄膜抵抗５と薄
膜電極６とは、接続部１２によって電気的な導通がとら
れている。また、薄膜抵抗５と共通電極７とは接続部１
１によって電気的な導通がとられている。

【００２５】薄膜抵抗５の材料としては、所望の抵抗値
を満足させることができれば、窒化タンタル（TaN）や
ニッケルクロム（Ni-Cr）を用いてもよいが、Ta₂Nの組
成の窒化タンタルが最良である。Ta₂Nが最良である理由
を図７、図８を用いて説明する。

【００２６】図７および図８は、ＲＦマグネトロンスパ
ッタ法によって、アルゴンガスと窒素ガスとを混合させ
て窒化タンタル薄膜を成膜したときに得られた、窒化タ
ンタル薄膜の抵抗率および抵抗温度係数と窒素分圧比と
の関係をそれぞれ示したものである。ただし、基板温度
は３５０℃で、スパッタターゲットはTaである。いずれ
の結果からも、区間Ａの窒素分圧比約５%〜８%の範囲
は、抵抗率および抵抗温度係数の値がほとんど変化しな
い平坦な領域である。例えば、窒素分圧比６．０％の条
件にて成膜を行えば、多少の窒素分圧比のばらつきがあ
っても、所望の抵抗率および抵抗温度係数の値を持つ薄
膜を容易に得ることができ、再現性が求められる量産製
造プロセスに最適である。

【００２７】このため、薄膜抵抗５のパターンの形状
（大きさ）を変えることによって、高い歩留まりで、な
おかつ、後工程でレーザトリミング等の抵抗値調整をす
る必要がなく、所望の抵抗値を持つ薄膜抵抗５を容易に
得ることができる。この区間Ａの窒素分圧比によって成
膜した窒化タンタル薄膜をオージェ分析した結果、ほぼ
Ta：N＝２：１の組成であった。さらに、X線回折により
分析した結果、図９に示すようにTa₂Nであった。これよ
りTa₂Nが最良の組成比であると言える。

【００２８】シリコンの異方性エッチングによる貫通エ
ッチング溝４の形状は二通りある。まず第一の貫通エッ
チング溝は、シリコン基板２の一方の面から濃度４０wt
%（重量%）、温度６７℃のKOHによる異方性エッチング
を行う場合、例えばシリコンサブマウント１の表面から
異方性エッチングを行う場合で、図１〜図３に示した角
度５４．７°のテーパ付きの溝である。図４の（Ａ）
は、一方の面からKOHによる異方性エッチングを行った
場合に形成される第一の貫通エッチング溝１６の加工プ
ロセスを説明するための図である。図４の（Ａ−１）
で、結晶方位（100）、抵抗率１０００Ω-cm以上のCZ法
で形成されたシリコン基板１３温度１１５０℃のWet酸
化法で３０min酸化し、膜厚０．５μmのシリコン熱酸化
膜１４を形成する。次に、半導体分野で用いられるパタ
ーン転写技術を用いて、シリコン基板１３の表面に塗布
したポジ型レジスト（例えば、東京応化工業：OFPR80
0）に開口パターンを転写する。このパターンが転写さ
れたレジストパターンをマスクとして、フッ酸＋フッ化
アンモニウム＝１：６の溶液を用いてシリコン熱酸化膜
１４を室温でエッチングし、シリコン熱酸化膜１４に矩
形の開口パターン１５を形成する。このシリコン熱酸化
膜１４をマスクとしてシリコン基板１３を濃度４０wt%
（重量%）、温度６７℃のKOHを用いてエッチングする
と、図４の（Ａ−２）のような５４．７°の角度のテー
パを有する第一の貫通エッチング溝１６が形成される。
次に、マスクとなったシリコン熱酸化膜１４をフッ酸＋
フッ化アンモニウム＝１：６の溶液にて室温でエッチン
グ除去する。これにより、シリコン基板１３に図４の
（Ａ−３）の形状のテーパを有する第一の貫通エッチン
グ溝１６が形成される。

【００２９】次に、図４（Ｂ）は第二の貫通エッチング
溝２０の加工プロセスを説明するための図である。図４
の（Ｂ−１）で，先に示した仕様のシリコン基板１３に
先の条件で膜厚0.5μmのシリコン熱酸化膜１７を形成す
る。次に、半導体分野で用いられるパターン転写技術を
用いて,シリコン基板の１３の両面に塗布されたポジ型
レジスト（例えば、東京応化工業：OFPR800）に開口パ
ターンを転写する。このパターンが転写されたレジスト
パターンをマスクとして、フッ酸＋フッ化アンモニウム
＝１：６の溶液を用いてシリコン熱酸化膜１７を表裏面
同時に室温でエッチングし、シリコン熱酸化膜１７に矩
形の開口パターン１８を形成する。このシリコン熱酸化
膜１７をマスクとして、シリコン基板１３を濃度４０wt
%（重量%）、温度６７℃のKOHを用いてエッチングする
と、図４（Ｂ−２）のようなテーパを有する凸部１９が
形成される。次に、マスクとなったシリコン熱酸化膜１
７をフッ酸＋フッ化アンモニウム＝１：６の溶液にて室
温でエッチング除去する。これにより、シリコン基板１
３に図４の（Ｂ−３）の形状のテーパを有する第二の貫
通エッチング溝２０が形成される。

【００３０】貫通エッチング溝はテーパを備えれば、Ｒ
Ｆマグネトロンスパッタ法により、Ti、Pt、Auの原子が
回り込んでテーパ部分に付着して薄膜が成長するので、
表面の共通電極膜７と裏面の共通電極膜１０とを導通さ
せることができる。そのため、貫通エッチング溝には、
第一の貫通エッチング溝１６または第二の貫通エッチン
グ溝２０のいずれの方法を用いてもよい。

【００３１】ここで、シリコンの異方性エッチングを行
うためのエッチング液としては、KOH以外にTMAH（水酸
化テトラメチルアンモニウム）やEDP（エチレンジアミ
ンピロカテコール水）が挙げられる。これらのいずれの
エッチング液を用いても、テーパの付いたエッチング溝
を形成することができる。

【００３２】シリコンの異方性エッチングは、単結晶の
シリコン基板材料の方位に依存してエッチングレートが
異なることを利用したエッチング技術であるので、上記
に示した第一の貫通エッチング溝１６または第二の貫通
エッチング溝２０のいずれの場合においても、エッチン
グ溝の形状を容易に管理することができる利点がある。
また、半導体分野で使われる転写技術を適用するので、
シリコンサブマウント１に形成される貫通エッチング溝
４の位置精度は非常に高い。こうして、シリコン基板２
に形成する貫通エッチング溝４の形状ばらつき、形成位
置のばらつきを大きく低減することが可能である。

【００３３】また、この貫通エッチング溝４は、ウエッ
トの異方性エッチングを用いることを前提としている
が、貫通エッチング溝４にテーパをつけることができる
ならば、ドライエッチング技術を用いてもよい。また、
この貫通エッチング溝４をシリコンサブマウント１に複
数形成して、電気的導通をとってもよい。

【００３４】次に、シリコンサブマウント１に形成され
た貫通エッチング溝４を介して、シリコンサブマウント
１の表面に形成された電極膜と裏面に形成された電極膜
との電気的接続を図るための加工プロセスに関して、図
５を用いて説明する。

【００３５】はじめに、濃度４０wt%（重量%）、温度６
７℃のKOHによって、結晶方位(１００)、抵抗率１００
０Ω-cm以上のＣＺ法にて形成された厚さ０．５２５mm
の単結晶シリコン基板をエッチングし、厚さ０．１２５
mmの薄いシリコン基板１３を得る。次に、図４の（Ａ）
で説明したように、このシリコン基板１３の表面からシ
リコンの異方性エッチングを行い貫通エッチング溝１６
を形成し、絶縁膜であるシリコン酸化膜２１を液体原料
TEOS（Tetra Ethyl Ortho Silicate）を用いたP-CVD（P
lasma Chemical Vapor Deposition）法で基板温度200℃
で、表裏面に形成する（ａ）。次に、Au（０．５μm）/
Pt（０．２μm）/Ti（０．０６μm）薄膜２２を基板温
度２００℃でシリコン基板１３の表面と裏面とに順次、
周波数１３．５６MHzのＲＦマグネトロンスパッタ法に
て成膜する。Au/Pt/Ti薄膜２２をＲＦマグネトロンスパ
ッタ法で成膜する。このため、これらの金属原子が貫通
エッチング溝１６内部にも入り込み図のように成膜され
る。このため、シリコン基板１３の表面に成膜されるAu
（０．５μm）/Pt（０．２μm）/Ti（０．０６μm）薄
膜と、裏面に成膜されるAu（０．５μm）/Pt（０．２μ
m）/Ti（０．０６μm）薄膜とは電気的に接続される
（ｂ）。

【００３６】次に、シプレーファーイースト社製PEPR２
４００のポジ型の電着レジスト２３を用いて、Au/Pt/Ti
薄膜２２上にレジストを塗布する。塗布条件には、電圧
５０Ｖ、時間２０sec、電極間距離１６０mmを適用す
る。このときのレジストの膜厚は約4μmである。貫通エ
ッチング溝１６内部にもAu/Pt/Ti薄膜２２が形成されて
いるので、電着レジスト２３も貫通エッチング溝１６内
部にも塗布される（ｃ）。次に、この電着レジスト２３
にｇ線メインのＵＶ光を照射し、電極パターン２５の形
状を電着レジスト２３に転写し、電着レジストパターン
２４を形成する（ｄ）。この電着レジストパターン２４
をマスクとして、ウエットエッチングまたはイオンミリ
ング法によって、Au/Pt/Ti薄膜２２に電極パターン２５
を形成する（ｅ）。最後に、この電着レジストパターン
２４を専用の剥離液を用いて剥離し、電極パターン２５
を得る（ｆ）。

【００３７】以上のような加工プロセスを経ることで、
貫通エッチング溝４を介して、シリコンサブマウント１
の表面に形成された電極膜と、裏面に形成された電極膜
との電気的接続を図ることができる。

【００３８】上記で説明した加工プロセスによって形成
される共通電極膜７、共通電極膜１０を含め、図１で形
成しているその他の薄膜抵抗５、薄膜電極６、薄膜コン
デンサ８、薄膜電極９は、いずれも半導体の転写技術を
用いてパターンを形成している。このため、パターンの
幅やパターンの長さ、すなわち、パターンの形状を高精
度に管理することができる。これにより、シリコンサブ
マウント１に形成される配線長の管理が容易となる。

【００３９】図６は本実施例で示したシリコンサブマウ
ント１をもちて、レーザダイオードモジュールとして実
装した例を示す模式図である。ただし、図６では、レー
ザダイオードから出力される光を集光するボールレンズ
や、電気配線用のボンディングワイヤや、パッケージ等
は省略してある。

【００４０】図６において、リード３２は、ベース３１
を貫通して設けてある。また、ベース３１には、その一
面側に銅製のヒートシンク３３が立設してある。銅製の
ヒートシンク３３にはシリコンサブマウント３４が固着
してある。シリコンサブマウント３４は、化合物半導体
からなるレーザダイオード３５が実装してある。シリコ
ンサブマウント３４は、薄膜抵抗３７や薄膜電極３６が
設けてある。さらに、シリコンサブマウント３４には貫
通エッチング溝３８が設けられている。

【００４１】シリコンサブマウント３４は、Pb-Sn系の
薄膜ハンダ等を介して銅製のヒートシンク３３に直接接
合されている。このため、シリコンサブマウント３４の
表面に形成された薄膜電極３６とヒートシンク３３と
は、貫通エッチング溝３８に形成された薄膜電極を介し
て導通がとられた構造となっている。

【００４２】

【発明の効果】基板の大口径化、薄型化に容易に対応で
きる汎用性の高い単結晶のシリコン基板を用いたサブマ
ウントであるため、材料のコストが必要以上にかからず
コストを低減することができる。焼成して形成するビア
ホールのあるセラミックスサブマウントより安価であ
る。

【００４３】シリコンの異方性エッチングによってサブ
マウントに貫通孔を高精度にエッチング加工できる。そ
のため、貫通孔の形状の管理が容易であり、テーパの付
いた貫通孔を容易に形成することができる。また、半導
体分野で使われる転写技術を用いて貫通孔を形成するの
で、貫通孔の位置ずれ、位置ばらつきを非常に小さくす
ることができ、貫通孔を通る配線を含めた配線長の管理
を容易にする。

【００４４】シリコンのサブマウント上に薄膜抵抗や薄
膜コンデンサのような回路素子が一体形成されているの
で、半導体レーザダイオードの素子容量とレーザダイオ
ードに接続されるボンディングワイヤの寄生インダクタ
ンスとの共振によって、パルス信号に発生するノイズ成
分を低減することができる。また、チップ抵抗やチップ
コンデンサを用いたときの結線に使用されるボンディン
グワイヤが無くなり、寄生インダクタンスを大幅に削減
することができる。このため、高周波回路設計を容易に
する。

【００４５】単結晶のシリコン基板を用いるので、サブ
マウントをダイシングにて切り出す場合、チッピングや
クラックによる歩留まりの低下を防ぐことができる。ま
た、１mm×１mm以下の形状にすることも可能となり、サ
ブマウントの小型化、さらにはレーザダイオードモジュ
ールの小型化に十分対応できる。

【００４６】シリコンの熱伝導率（８３．８W/mK）は、
窒化アルミニウムの熱伝導率（１７０〜２００W/mK）に
比べ約１／２の値であるが、エッチングにより高精度か
つ容易にシリコン基板の厚さを窒化アルミニウム基板の
厚さの１／２とできるので、同等の放熱特性を持つサブ
マウントを容易に得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例であるシリコンサブマウントの
模式図である。

【図２】図１に示すシリコンサブマウントのa−a’断面
を模式的に示す断面模式図である。

【図３】図１に示すシリコンサブマウントのb−b’断面
を模式的に示す断面模式図である。

【図４】異方性エッチングによる貫通エッチング溝の構
造例を示す図である。

【図５】貫通エッチング溝を介して，シリコンサブマウ
ントの表面と裏面との導通を図るための加工プロセスを
示すプロセスフロー図である。

【図６】本発明のシリコンサブマウントをレ−ザダイオ
ードモジュールに適用した模式図である。

【図７】抵抗率と窒素分圧比との関係を示すグラフであ
る。

【図８】抵抗温度係数と窒素分圧比との関係を示すグラ
フである。

【図９】窒化タンタル薄膜のX線回折分析結果である。

【図１０】ノイズが発生した高周波パルス電気信号を表
す図である。

【符号の説明】

１…シリコンサブマウント、２…シリコン基板、３…シ
リコン酸化膜、４…貫通エッチング溝、５…薄膜抵抗、
６…薄膜電極、７…共通電極膜、８…薄膜コンデンサ、
９…薄膜電極、１０…共通電極膜、１１…接続部、１２
…接続部、１３…シリコン基板、１４…シリコン熱酸化
膜、１５…開口パターン、１６…第一の貫通エッチング
溝、１７…シリコン熱酸化膜、１８…開口パターン、１
９…凸部、２０…第二の貫通エッチング溝、２１…シリ
コン酸化膜、２２…Au/Pt/Ti薄膜、２３…電着レジス
ト、２４…電着レジストパターン、２５…電極パター
ン、３１…ベース、３２…リード、３３…銅製のヒート
シンク、３４…シリコンサブマウント、３５…レーザダ
イオード、３６…薄膜電極、３７…薄膜抵抗、３８…貫
通エッチング溝、４０…高周波パルス電気信号、４１…
オーバシュート、４２…アンダシュート。

フロントページの続き (72)発明者友部哲哉茨城県日立市弁天町三丁目10番２号日立原町電子工業株式会社内 (72)発明者小泉俊晃茨城県日立市幸町三丁目１番１号株式会社日立製作所火力・水力事業部内Ｆターム(参考） 5F073 AB11 EA14 FA13

Claims

【特許請求の範囲】

【請求項１】絶縁基板の両面に導電性パターンが形成さ
れた半導体レーザダイオードを搭載するためのサブマウ
ントにおいて、前記絶縁性基板は単結晶のシリコン基板からなり、前記
シリコン基板の両面に金属膜のパターンを備え、前記シ
リコン基板の一部にエッチングによる貫通孔を備え、前
記貫通孔に金属膜のパターンが形成され、前記シリコン
基板の両面にある金属膜のパターンの一部を電気的に接
続すると共に、前記シリコン基板の一方の面に薄膜抵抗
を形成してあることを特徴とするサブマウント。
【請求項２】請求項１記載のサブマウントにおいて、前
記シリコン基板の薄膜抵抗を設けた面に薄膜コンデンサ
を形成したことをとを特徴とするシリコンサブマウン
ト。
【請求項３】請求項1、又は２のいずれかに記載のサブ
マウントおいて、前記シリコン基板に設けた前記貫通孔
が、シリコンの異方性エッチングによって形成された貫
通孔であることを特徴とするシリコンサブマウント。