JPH01199460A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH01199460A
JPH01199460A JP2273688A JP2273688A JPH01199460A JP H01199460 A JPH01199460 A JP H01199460A JP 2273688 A JP2273688 A JP 2273688A JP 2273688 A JP2273688 A JP 2273688A JP H01199460 A JPH01199460 A JP H01199460A
Authority
JP
Japan
Prior art keywords
substrate
aluminum nitride
wiring
layer
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2273688A
Other languages
English (en)
Other versions
JP2755587B2 (ja
Inventor
Takeshi Hatano
剛 波多野
Takeshi Miyagi
武史 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63022736A priority Critical patent/JP2755587B2/ja
Publication of JPH01199460A publication Critical patent/JPH01199460A/ja
Application granted granted Critical
Publication of JP2755587B2 publication Critical patent/JP2755587B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は放熱性に優れた回路基板に関する。
（従来の技術） 高速コンピュータ等に用いる回路では、高速・高集積Ｌ
ＳＩを用い、ＬＳＩチップ間を短く接続し、チップの発
熱を効率的に放散する必要がある。
そのための構造としては、第２図に示すようなセラミッ
ク多層配線基板が代表的なものである。
第２図は多層セラミック基板の断面であるが、アルミナ
でなるセラミック基板２１の内部には必要に応じて配線
Ｍ２２が設けられる。セラミック基板２１の表面には、
絶ｇ−樹脂で形成された薄膜微細多層配線層２３が設け
られている。
この配線層２３の表面には、ＩＣチップ２４が実装され
、その裏面に例えば銅−タングスデン合金でなる放熱体
２５がＩＣチップに生ずる発熱を放散するために接続さ
れる。
（発明が解決しようとする課題） しかしながら、このような構造の回路基板では、放熱体
をＩＣチップの裏面上に設ける構造であるため、ＩＣチ
ップが複数の場合個別に放熱体が必要でありＭ造が複雑
となりかつ実装の際、従来の厚膜ハイブリッドＩＣ基板
の場合とは異なる特別な構造が必要なため量産性に欠け
るという問題点があった。
本発明は、上記問題点を考慮してなされたものであり、
構造が簡単でかつ放熱機能が優れる高密度実装可能な超
高速回路用基板を提供することを［１的とする。
し発明の構成］ （課題を解決するための手段および作用）本発明の回路
基板は、窒化アルミニウムセラミックスでなる基板の表
面に、低誘電率樹脂を絶縁層をする多層回路を具備する
ことを特徴とするものであり、更に、前記基盤の裏面に
放熱体を具備してなるものである。
本発明を構成する窒化アルミニウムセラミックスは、従
来用いられているアルミナの３〜１０倍の熱伝導率を有
し、かつ熱膨張係数がシリコンに近く強度も大きいもの
である。したがって、アルミナでは熱放散が不十分であ
った高密度実装回路の基板として好ましいものであり、
放熱体を基板の裏面（高密度実装回路を形成した面を表
面とする。
）に設ける構造で充分な熱放散が可能となる。
また、窒化アルミニウムセラミックスの表面に形成する
高密度実装回路では、信号の遅延時間を小さくするため
に低誘電率樹脂を用いることが好ましく、例えばポリイ
ミド樹脂が適用できる。ポリイミド樹脂の誘電率はアル
ミナおよび窒化アルミニウムセラミックスの８〜９に対
し３〜３．５と低いため１層号の遅延時間を小さくする
ことができるとともに、抵抗値の低いＣＵを導体に使用
できるため配線をＶ＆細化しても低い抵抗値を維持でき
る。また、適当な厚さの絶縁膜を容易に得ることができ
るため配線容量を小さくできる。ポリイミド樹脂のなか
でも感光基をもつポリアミドによるポリイミド樹脂は、
多層回路のスルーホール形成が容易であり好ましい。
ポリイミド樹脂を絶縁層とする高密度実装回路は、例え
ば次のようにして得られる。
まずセラミック基板の表面に蒸着またはスパッタリング
により電源や接地に用いる配線を形成する０次いで、感
光基をもつポリアミドを塗布し、マスク露光、現像によ
りスルーホール、キャビデイ部等を形成しベーキングを
行い膜厚２０μｍ以下の絶縁層を形成する。次に、蒸着
、スパッタリングなどの方法でフォトリソグラフィ技術
を用いることにより薄膜のＣｕ配線層を形成する。配線
幅は１０〜５０μｌ、膜厚は５〜１０μｍである。更に
配線層上に再び感光性ポリアミド脂を塗布し前述の工程
により絶縁層を形成する。このような工程を必要回数繰
返し、多層配線基板を形成する。
（実施例） 第１図に本発明の実施例を示す、焼結助剤としてＹ２Ｏ
３を３重量％添加してなる窒化アルミニウム基板１を用
意し、表面を鏡面研磨した後、蒸着またはスパッタリン
グにより表面に導電層を・形成する０次いで、フォトレ
ジストを塗布し、所定の配線パターンにマスク露光し、
現像、エツチングにより電源配線等２を形成する。その
後電源配線等２の上に感光性ポリアミド（加熱によって
ポリイミドになるもの）をスピンナーにより塗布し、マ
スク露光、現像を施してスルーホール、キャビティ部を
形成し加熱処理して４μｍ程度の絶縁層３を得る６次に
蒸着、スパッタリングまたは無電解めっきにより薄膜の
Ｃｕ配線層４を形成し、フォトレジスト−エツチングプ
ロセスによりパターニングを行なう０以上の工程を３回
繰返すことにより第１図に示すような３層のポリイミド
多層配線を得た。ポリイミド絶縁層３の最上面の電極部
５は、ＬＳＩ等の超高速素子６と、ボンディングワイヤ
７により接続される。また、窒化アルミニウム基板表面
に設けた電源配線２は、スルーホール１１を介して入出
力端子８に接続される。窒化アルミニウム基板の裏面に
は、Ｃｕ−Ｗ合金でなる放熱体９が、熱伝導性接着材に
より接続されている。また、内部回路等は、金属キャッ
プ１０でカバーし、湿気等による劣化を防止する。
このように構成した回路基板によれば、熱伝導率が大き
く電気特性に優れた窒化アルミニウムセラミックス基板
と、誘電率が小さい絶縁性樹脂とで構成されているので
、回路の高速性と放熱性を両立させとることができる。
［発明の効果コ 以上説明したように、本発明によれば、従来の厚膜ハイ
ブリッド基板と同等の前車な構造で、かつ放熱機能に優
れ、超高速素子を含む高密度実装が可能な回路基板を得
ることができる。さらにＡＩＮは熱膨脹率がＳｔチップ
のそれと近い値をもっているため従来のアルミナ基板に
比べ大型のＳｉチップが搭載可能であるなど従来のアル
ミナ基板の放熱性および大型チップ搭載の可能性などを
改善するものである。
【図面の簡単な説明】
第１図は本発明の回路基板の一実施例を示す部分断面図
、第２図は従来のセラミック多層配線基板の構造を示す
部分断面図である。 １・・・・・・・・・窒化アルミニウム基板３・・・・
・・・・・絶縁層 ４・・・・・・・・・Ｃｕ配ａｍ ６・・・・・・・・・超高速素子 ８・・・・・・・・・入出力端子 ９・・・・・・・・・放熱体 代理人　弁理士　則　近　憲　佑 同　　湯山幸夫 第１図

Claims (1)

    【特許請求の範囲】
  1. （１）窒化アルミニウムセラミックスでなる基板の表面
    に低誘電率樹脂を絶縁層とする多層回路を具備してなる
    ことを特徴とする回路基板。
JP63022736A 1988-02-04 1988-02-04 回路基板 Expired - Fee Related JP2755587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63022736A JP2755587B2 (ja) 1988-02-04 1988-02-04 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63022736A JP2755587B2 (ja) 1988-02-04 1988-02-04 回路基板

Publications (2)

Publication Number Publication Date
JPH01199460A true JPH01199460A (ja) 1989-08-10
JP2755587B2 JP2755587B2 (ja) 1998-05-20

Family

ID=12091015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63022736A Expired - Fee Related JP2755587B2 (ja) 1988-02-04 1988-02-04 回路基板

Country Status (1)

Country Link
JP (1) JP2755587B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041899A (en) * 1988-06-08 1991-08-20 Fujitsu Limited Integrated circuit device having an improved package structure
EP0474176A2 (de) * 1990-09-07 1992-03-11 Deutsche Aerospace AG Dünnfilm-Mehrlagenschaltung und Verfahren zur Herstellung von Dünnfilm-Mehrlagenschaltungen
JPH08139267A (ja) * 1994-11-07 1996-05-31 Nec Corp マルチチップモジュール
JPH08148839A (ja) * 1994-11-21 1996-06-07 Nippondenso Co Ltd 混成集積回路装置
US6127634A (en) * 1994-10-11 2000-10-03 Fujitsu Limited Wiring board with an insulating layer to prevent gap formation during etching

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207691A (ja) * 1983-05-11 1984-11-24 株式会社日立製作所 多層配線基板の製造方法
JPS62219693A (ja) * 1986-03-20 1987-09-26 富士通株式会社 薄膜多層セラミツク回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207691A (ja) * 1983-05-11 1984-11-24 株式会社日立製作所 多層配線基板の製造方法
JPS62219693A (ja) * 1986-03-20 1987-09-26 富士通株式会社 薄膜多層セラミツク回路基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041899A (en) * 1988-06-08 1991-08-20 Fujitsu Limited Integrated circuit device having an improved package structure
EP0474176A2 (de) * 1990-09-07 1992-03-11 Deutsche Aerospace AG Dünnfilm-Mehrlagenschaltung und Verfahren zur Herstellung von Dünnfilm-Mehrlagenschaltungen
US6127634A (en) * 1994-10-11 2000-10-03 Fujitsu Limited Wiring board with an insulating layer to prevent gap formation during etching
JPH08139267A (ja) * 1994-11-07 1996-05-31 Nec Corp マルチチップモジュール
JPH08148839A (ja) * 1994-11-21 1996-06-07 Nippondenso Co Ltd 混成集積回路装置

Also Published As

Publication number Publication date
JP2755587B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
US5373627A (en) Method of forming multi-chip module with high density interconnections
US5198693A (en) Aperture formation in aluminum circuit card for enhanced thermal dissipation
US6242279B1 (en) High density wire bond BGA
CA1257402A (en) Multiple chip interconnection system and package
HU216982B (hu) Csiphordozó eszköz
WO2004006331A1 (ja) 多層配線回路モジュール及びその製造方法
US5274270A (en) Multichip module having SiO2 insulating layer
JPH0548001A (ja) 半導体集積回路の実装方法
JP2974159B2 (ja) 薄膜再分配域を備えた多層モジュール
JPH01199460A (ja) 回路基板
US6888218B2 (en) Embedded capacitor multi-chip modules
JP3158073B2 (ja) 電子素子のパッケージ方法および電子素子パッケージ
JP3284969B2 (ja) 多層配線基板
WO1991011025A1 (en) A method for manufacturing of mineature impedance matched interconnection patterns
JPS6250981B2 (ja)
CN113990763A (zh) 一种基于电铸技术的芯片封装结构及其封装方法
RU2191445C2 (ru) Корпус для монтажа кристалла интегральной схемы и способ ее монтажа
JP3374138B2 (ja) 集積回路をシリコン回路ボードに接続する方法。
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
Balde Multichip packaging and the need for new materials
JPS6135703B2 (ja)
JP3509879B2 (ja) 半導体ウエファー上に金属化層を形成する方法
JP2684757B2 (ja) 半導体装置パッケージ
JP2656120B2 (ja) 集積回路用パッケージの製造方法
JPH0439231B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees