CN113990763A - 一种基于电铸技术的芯片封装结构及其封装方法 - Google Patents

一种基于电铸技术的芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN113990763A
CN113990763A CN202111261660.1A CN202111261660A CN113990763A CN 113990763 A CN113990763 A CN 113990763A CN 202111261660 A CN202111261660 A CN 202111261660A CN 113990763 A CN113990763 A CN 113990763A
Authority
CN
China
Prior art keywords
chip
layer
electroforming
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111261660.1A
Other languages
English (en)
Inventor
刘凯
王盈莹
罗燕
高求
罗江波
王立春
陈凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Spaceflight Electronic and Communication Equipment Research Institute
Original Assignee
Shanghai Spaceflight Electronic and Communication Equipment Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Spaceflight Electronic and Communication Equipment Research Institute filed Critical Shanghai Spaceflight Electronic and Communication Equipment Research Institute
Priority to CN202111261660.1A priority Critical patent/CN113990763A/zh
Publication of CN113990763A publication Critical patent/CN113990763A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种基于精密电铸技术的芯片封装方法。包括以下步骤：先选择一基板并前处理，表面金属化；接着根据电路版图，在基板上芯片键合区域预制焊料；再根据电路版图，制作芯片埋置掩膜，精密电铸芯片埋置腔体；最后芯片键合、布线互连。本发明以精密电铸技术实现芯片封装位置与深度的精确控制，定位精度高,腔体尺寸与芯片尺寸匹配,并且埋置腔体底部预制焊料，有效解决芯片在不同材料基板内的低成本、高精度、高效率封装问题。

Description

一种基于电铸技术的芯片封装结构及其封装方法
技术领域
本发明属于电子封装技术领域，尤其涉及一种基于电铸技术的芯片封装结构及其封装方法。
背景技术
随着电子技术的飞速发展，微波组件的小型化、多功能、高速、高可靠已成为必然趋势。微波组件的信号频率可达几十GHz,为了保持信号完整性,无法通过较长的键合引线和过多的互连通路进行组装，而需要路径更短并且阻抗匹配的互连，同时，组件内部集成度不断提高，单位体积的功率密度不断增加，导致芯片及时散热困难。为确保组件的可靠性，一般将大功率芯片埋置集成在镂空的、与芯片热膨胀系数匹配的基板材料中,这样既能缩短芯片与基板布线互连的长度,实现超薄封装,还可以增加基板和芯片的直接接触面积,使大量的芯片热量通过基板散发出去,保证芯片在适当的温度范围内工作，尤其适合于高频封装领域。
芯片埋入的集成方式给芯片提供了一个高强度、高散热、高隔离度的环境,有利于保护芯片，芯片埋入方式主要有埋入介质层和埋入基板两种，埋入介质层是通过光刻、刻蚀、金属化等典型薄膜工艺将芯片埋置于介质中进行互连，该方式成本较高、精度不易控制；埋入基板是通过对基板开槽,将芯片埋入基板腔体中,一般通过化学、机械、激光的方法对基板加工腔体，该方式对原材料和工艺要求较高，腔体一般为梯形结构，需考虑腔体底部尺寸与芯片尺寸的匹配问题，芯片定位精度较低。
发明内容
本发明的目的是提供一种基于电铸技术的芯片封装结构及其封装方法，可实现一种基于精密电铸技术的多芯片埋置位置与深度精确控制的封装。
为解决上述问题，本发明的技术方案为：
一种基于电铸技术的芯片封装方法，包括如下步骤：
S1：提供一表面抛光清洗后的基板，所述基板包括相对的第一表面和第二表面，于所述基板的第一表面进行金属化制得金属化层；
S2：根据电路版图，在所述金属化层的芯片贴装区域处预制焊料层；
S3：于所述金属化层及所述焊料层的上方制作芯片埋置掩膜，且所述芯片埋置掩膜绕所述焊料层的外周开设贯通所述芯片埋置掩膜的填充腔，所述芯片埋置掩膜的高度大于芯片厚度；
S4：于所述填充腔内电铸金属形成电铸金属层，去除光刻胶，所述电铸金属层的的高度与芯片厚度匹配，所述电铸金属层形成环绕所述焊料层的芯片埋置腔体；
S5：于所述芯片埋置腔体内键合芯片；
S6：采用薄膜工艺于所述金属化层上形成BCB/Cu薄膜多层布线层。
S7：通过引线键合，互连芯片与所述第三层布线。
优选地，所述基板为金属材料或者由金属与非金属的混合物构成的复合材料。
优选地，所述基板的厚度为0.2～0.5mm。
优选地，所述金属化层为Cu、Ni、Pd及Au中的一种或多种的组合。
优选地，所述步骤S6进一步包括：
S61：在去除光刻胶的所述金属化层上表面上旋涂BCB介质膜，静置，光刻制作出BCB介质膜通孔，高温氮气气氛下进行预固化；
S62：在预固化的所述BCB介质膜上薄膜沉积铜复合膜层，光刻形成铜薄膜导带光刻图形；
S63：采用湿法刻蚀制作出铜薄膜导带，去除光刻胶；
S64：在去除光刻胶的所述金属化层上表面旋涂BCB介质层，光刻制作出BCB介质膜通孔，高温氮气气氛下进行完全固化；
S65：在所述BCB介质膜表面薄膜沉积铜复合膜层，图形电镀Cu/Ni/Au金属层，去除光刻胶，采用湿法刻蚀制作出第一层布线，
S66：依次重复步骤S61～S65，形成第二层布线和第三层布线。
优选地，所述电铸金属层的高度通过电流密度、电流波形、时间及温度进行控制。
优选地，所述电铸金属层可选为Cu或Ni。
基于相同的发明构思，本发明还提供了一种基于电铸技术的芯片封装结构，采用上述的基于电铸技术的芯片封装方法制备而来，包括：
基板，包括相对的第一表面和第二表面；
金属化层，覆盖于所述基板的第一表面；
焊料层，根据电路版图，预制于所述金属化层的芯片贴装区域处；
电铸金属层，环绕于所述焊料层的外周，所述电铸金属层的的高度与芯片厚度匹配，所述电铸金属层形成环绕所述焊料层的芯片埋置腔体；
芯片，键合于所述芯片埋置腔体内；
BCB/Cu薄膜多层布线层，设置于所述金属化层上；
引线，互连所述芯片与所述第三布线层。
优选地，所述BCB/Cu薄膜多层布线层包括第一层布线、第二层布线及第三层布线，所述第一层布线与所述第二层布线、所述第二层布线与所述第三层布线之间通过金属柱互连。
优选地，所述焊料层为SnPb或AuSn中的一种或两种。
本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：
1)本发明以精密电铸技术实现芯片埋置位置与埋置深度的精确控制，工艺流程简单，定位精度高，可有效解决不同尺寸芯片的高精度共面埋置问题。
2)本发明制作的埋置腔体底部尺寸与芯片尺寸匹配,可同时进行多个埋置腔体的加工，有效解决芯片在不同材料基板内的低成本、高精度、高效率封装问题。
3)本发明制作的埋置腔体底部预制焊料薄膜，无需焊片，提高了组装效率和精度。
附图说明
图1为本发明实施例提供的基于电铸技术的芯片封装方法的流程图；
图2a～2h为本发明实施例提供的基于电铸技术的芯片封装方法的流程示意图；
图3为本发明实施例提供的基于电铸技术的芯片封装结构的俯视示意图。
附图标记说明：
1：基板；2：金属化层；3：焊料层；4：芯片埋置掩膜；41：填充腔；5：电铸金属层；51：芯片埋置腔体；6：芯片；7：BCB/Cu薄膜多层布线层：71：第一层布线；72：第二层布线；73：第三层布线；8：引线；9：金属柱。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于电铸技术的芯片封装结构及其封装方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。
实施例一
参看图1、图2a～2h所示，本实施例提供了一种基于电铸技术的芯片封装方法，包括如下步骤：
S1：参看图2a～2b所示，提供一表面抛光清洗后的基板1，基板材料选择导热性能好，CET与芯片匹配的材质，作为本实施例的一个优选例，基板1为金属材料或者由金属与非金属的混合物构成的复合材料，基板1的厚度为0.2～0.5mm，基板1包括相对的第一表面和第二表面，于基板1的第一表面进行金属化制得金属化层2；具体为：
提供一基板1，对基板1进行减薄抛光清洗处理，使基板表面光洁整平，表面粗糙度小于三十纳米，满足薄膜布线要求，然后采用在基板1的上表面采用物理或化学方法镀Cu、Ni、Pd、Au等金属中的一种或多种。
S2：参看图2c所示，根据电路版图，在金属化层2的芯片贴装区域处预制焊料层3，焊料层3的个数与芯片个数匹配；具体为：
根据电路版图，在金属化层2的芯片键合区域通过薄膜工艺预制SnPb、AuSn等焊料中的一种或多种。
S3：参看图2d所示，于金属化层2及焊料层3的上方制作芯片埋置掩膜4，且芯片埋置掩膜4绕焊料层3的外周开设贯通芯片埋置掩膜4的填充腔41，芯片埋置掩膜4的高度大于芯片厚度；
通过物理或化学的方法在芯片埋置腔体51底部预制一种或多种薄膜焊料，焊料层3尺寸略小于腔体底部尺寸，芯片键合时无需另外的焊片，提高了芯片组装效率，根据芯片的封装要求，在埋置腔体底部预制同温焊料或者梯度温度焊料。
S4：参看图2e所示，于填充腔内41电铸金属形成电铸金属层5，去除光刻胶，电铸金属层5的的高度与芯片厚度匹配，电铸金属层5的高度通过电流密度、电流波形、时间及温度等参数进行精密控制。电铸金属层5形成环绕焊料层3的芯片埋置腔体51，芯片埋置腔体51底部具有薄膜焊料，可直接键合芯片，接地性能好，腔体底部与四周为高导热金属材质，散热性能、屏蔽性能好，芯片埋置腔体51的面积略大于焊料层3的面积；具体地
在芯片埋置掩膜4的填充腔41内精密电铸Cu、Ni或其它金属，形成高精度芯片埋置腔体51。
根据芯片的厚度，选用厚胶光刻制作多芯片埋置掩膜图形，芯片埋置腔体51原位电铸成型，定位精度高，尺寸稳定性好。
S5：参看图2f所示，于芯片埋置腔体51内键合芯片6，芯片埋置腔体51底部预制同温焊料时，多芯片可同时键合，芯片埋置腔体51底部预制梯度温度焊料时，多芯片可依次键合；
S6：参看图2g～2h所示，采用薄膜工艺于金属化层2上形成BCB/Cu薄膜多层布线层，BCB/Cu薄膜多层布线层可以在芯片埋置腔体51电铸之前或之后进行，也可以在芯片埋置之前或之后进行，芯片埋置在腔体电铸之后进行，可以同时制备多个芯片埋置腔体。步骤S6具体包括如下步骤：
S61：在去除光刻胶的金属化层2上表面上旋涂BCB介质膜，静置，光刻制作出BCB介质膜通孔，高温氮气气氛下进行预固化；
S62：在预固化的所述BCB介质膜上薄膜沉积铜复合膜层，光刻形成铜薄膜导带光刻图形；
S63：采用湿法刻蚀制作出铜薄膜导带，去除光刻胶；
S64：在去除光刻胶的所述金属化层上表面旋涂BCB介质层，光刻制作出BCB介质膜通孔，高温氮气气氛下进行完全固化；
S65：在所述BCB介质膜表面薄膜沉积铜复合膜层，图形电镀Cu/Ni/Au金属层，去除光刻胶，采用湿法刻蚀制作出第一层布线71，
S66：依次重复步骤S61～S65，形成第二层布线72和第三层布线73。
S7：参看图3所示，通过引线8键合，互连芯片6与第三层布线73。
本发明涉及一种基于精密电铸技术的芯片封装方法。包括以下步骤：S1选择一基板并前处理，表面金属化；S2根据电路版图，在基板上芯片键合区域预制焊料；S3根据电路版图，制作芯片埋置掩膜，精密电铸芯片埋置腔体；S4芯片键合、布线互连。本发明以精密电铸技术实现芯片封装位置与深度的精确控制，定位精度高,腔体尺寸与芯片尺寸匹配,并且埋置腔体底部预制焊料，有效解决芯片在不同材料基板内的低成本、高精度、高效率封装问题。
实施例二
本实施例提供的一种基于电铸技术的芯片封装方法，选用厚度0.3mm的铝硅合金(硅含量50％)做衬底。该衬底上基于精密电铸技术的芯片封装方法包括以下步骤：
A1：选用厚度0.3mm的铝硅合金(硅含量50％，表面粗糙度20nm)做衬底，用20％氢氧化钠溶液，超声清洗铝硅合金衬底10min，纯水超声干净，用30％稀盐酸溶液超声5min，纯水超声干净，除去表面油污和杂质。
A2：采用次亚磷酸钠体系的化学镀镍方法，在铝硅衬底第表面制备5～10微米的镍层，再在亚硫酸盐镀金体系中电镀3微米的金层，冲洗干净，氮气吹干。
A3：根据电路版图，在基板上芯片键合区域一、区域二通过光刻-电沉积制备厚度10微米的SnPb焊料，芯片键合区域三通过光刻-电沉积制备厚度6微米的AuSn焊料。
A4：根据电路版图，用Su8厚胶光刻制作芯片埋置掩膜，掩膜高度120微米，在氨基磺酸镍体系中精密电铸镍，形成芯片埋置腔体，腔体高度110微米；
A5：芯片埋置区域三内键合芯片三，芯片高度105微米；在芯片埋置区域一内键合芯片一，芯片高度107微米；芯片埋置区域二内键合芯片二，芯片高度107微米；
A6：保护芯片表面，薄膜工艺在基板上进行BCB/Cu三层布线，通过金丝引线键合，互连芯片电极与布线，完成芯片的高精度封装。
实施例三
参看图2h及图3所示，基于相同的发明构思，本实施例还提供了一种基于电铸技术的芯片封装结构，采用实施例一所述的基于电铸技术的芯片封装方法制备而来，包括：
基板1，包括相对的第一表面和第二表面；
金属化层2，覆盖于基板1的第一表面；
焊料层3，根据电路版图，预制于金属化层2的芯片贴装区域处；
电铸金属层5，环绕于焊料层3的外周，电铸金属层5的的高度与芯片6厚度匹配，电铸金属层5形成环绕焊料层3的芯片埋置腔体51；
芯片6，键合于芯片埋置腔体51内；
BCB/Cu薄膜多层布线层，设置于金属化层2上，在本实施例中，BCB/Cu薄膜多层布线层7包括第一层布线71、第二层布线72及第三层布线73，第一层布线71与第二层布线72、第二层布线72与第三层布线73之间通过金属柱9互连；
引线8，互连芯片6与第三布线层73。
优选地，焊料层3为SnPb或AuSn中的一种或两种。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。

Claims (10)

1.一种基于电铸技术的芯片封装方法，其特征在于，包括如下步骤：
S1：提供一表面抛光清洗后的基板，所述基板包括相对的第一表面和第二表面，于所述基板的第一表面进行金属化制得金属化层；
S2：根据电路版图，在所述金属化层的芯片贴装区域处预制焊料层；
S3：于所述金属化层及所述焊料层的上方制作芯片埋置掩膜，且所述芯片埋置掩膜绕所述焊料层的外周开设贯通所述芯片埋置掩膜的填充腔，所述芯片埋置掩膜的高度大于芯片厚度；
S4：于所述填充腔内电铸金属形成电铸金属层，去除光刻胶，所述电铸金属层的的高度与芯片厚度匹配，所述电铸金属层形成环绕所述焊料层的芯片埋置腔体；
S5：于所述芯片埋置腔体内键合芯片；
S6：采用薄膜工艺于所述金属化层上形成BCB/Cu薄膜多层布线层。
S7：通过引线键合，互连芯片与所述第三层布线。
2.根据权利要求1所述的基于电铸技术的芯片封装方法，其特征在于，所述基板为金属材料或者由金属与非金属的混合物构成的复合材料。
3.根据权利要求2所述的基于电铸技术的芯片封装方法，其特征在于，所述基板的厚度为0.2～0.5mm。
4.根据权利要求1所述的基于电铸技术的芯片封装方法，其特征在于，所述金属化层为Cu、Ni、Pd及Au中的一种或多种的组合。
5.根据权利要求1所述的基于电铸技术的芯片封装方法，其特征在于，所述步骤S6进一步包括：
S61：在去除光刻胶的所述金属化层上表面上旋涂BCB介质膜，静置，光刻制作出BCB介质膜通孔，高温氮气气氛下进行预固化；
S62：在预固化的所述BCB介质膜上薄膜沉积铜复合膜层，光刻形成铜薄膜导带光刻图形；
S63：采用湿法刻蚀制作出铜薄膜导带，去除光刻胶；
S64：在去除光刻胶的所述金属化层上表面旋涂BCB介质层，光刻制作出BCB介质膜通孔，高温氮气气氛下进行完全固化；
S65：在所述BCB介质膜表面薄膜沉积铜复合膜层，图形电镀Cu/Ni/Au金属层，去除光刻胶，采用湿法刻蚀制作出第一层布线，
S66：依次重复步骤S61～S65，形成第二层布线和第三层布线。
6.根据权利要求1所述的基于电铸技术的芯片封装方法，其特征在于，所述电铸金属层的高度通过电流密度、电流波形、时间及温度进行控制。
7.根据权利要求1所述的基于电铸技术的芯片封装方法，其特征在于，所述电铸金属层可选为Cu或Ni。
8.一种基于电铸技术的芯片封装结构，其特征在于，采用权利要求1至7任一项所述的基于电铸技术的芯片封装方法制备而来，包括：
基板，包括相对的第一表面和第二表面；
金属化层，覆盖于所述基板的第一表面；
焊料层，根据电路版图，预制于所述金属化层的芯片贴装区域处；
电铸金属层，环绕于所述焊料层的外周，所述电铸金属层的的高度与芯片厚度匹配，所述电铸金属层形成环绕所述焊料层的芯片埋置腔体；
芯片，键合于所述芯片埋置腔体内；
BCB/Cu薄膜多层布线层，设置于所述金属化层上；
引线，互连所述芯片与所述第三布线层。
9.根据权利要求8所述的基于电铸技术的芯片封装结构，其特征在于，所述BCB/Cu薄膜多层布线层包括第一层布线、第二层布线及第三层布线，所述第一层布线与所述第二层布线、所述第二层布线与所述第三层布线之间通过金属柱互连。
10.根据权利要求8所述的基于电铸技术的芯片封装结构，其特征在于，所述焊料层为SnPb或AuSn中的一种或两种。
CN202111261660.1A 2021-10-28 2021-10-28 一种基于电铸技术的芯片封装结构及其封装方法 Pending CN113990763A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111261660.1A CN113990763A (zh) 2021-10-28 2021-10-28 一种基于电铸技术的芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111261660.1A CN113990763A (zh) 2021-10-28 2021-10-28 一种基于电铸技术的芯片封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN113990763A true CN113990763A (zh) 2022-01-28

Family

ID=79743246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111261660.1A Pending CN113990763A (zh) 2021-10-28 2021-10-28 一种基于电铸技术的芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN113990763A (zh)

Similar Documents

Publication Publication Date Title
US6919226B2 (en) Method for producing a multi-chip circuit module including a multi-layered wiring section utilizing a via-on-via structure
US6875638B2 (en) Manufacturing method of a semiconductor device incorporating a passive element and a redistribution board
US8222747B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
KR100891269B1 (ko) 반도체 장치 및 그 제조 방법
US6306680B1 (en) Power overlay chip scale packages for discrete power devices
US6307261B1 (en) Method for the manufacturing of a semiconductor device which comprises at least one chip and corresponding device
US20130337648A1 (en) Method of making cavity substrate with built-in stiffener and cavity
TWI353650B (en) Chip embedded package structure and method for fab
JP2003163323A (ja) 回路モジュール及びその製造方法
KR20040014432A (ko) 일체식 열 싱크 및 복합 층을 구비한 초소형 전자 패키지
KR100551576B1 (ko) 반도체 장치 및 그 제조방법
TWI480985B (zh) 一種半導體氣密封裝結構及其製造方法
JP2015041773A (ja) インターポーザ基板およびその製造方法
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
TW201027697A (en) Mount board and semiconductor module
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US6936927B2 (en) Circuit device having a multi-layer conductive path
CN110164839A (zh) 一种高密度线路嵌入转移的扇出型封装结构与方法
US20020192875A1 (en) Method for fabricating a circuit device
WO2018113573A1 (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
CN113990763A (zh) 一种基于电铸技术的芯片封装结构及其封装方法
TW201933568A (zh) 中介層及電性元件併於基底板中之線路板製法
CN113632223B (zh) 具有厚导电层的电力组件
JPH06334113A (ja) マルチチップモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination