TWI480985B - 一種半導體氣密封裝結構及其製造方法 - Google Patents

一種半導體氣密封裝結構及其製造方法 Download PDF

Info

Publication number
TWI480985B
TWI480985B TW101130733A TW101130733A TWI480985B TW I480985 B TWI480985 B TW I480985B TW 101130733 A TW101130733 A TW 101130733A TW 101130733 A TW101130733 A TW 101130733A TW I480985 B TWI480985 B TW I480985B
Authority
TW
Taiwan
Prior art keywords
conductor layer
package structure
layer
substrate
semiconductor package
Prior art date
Application number
TW101130733A
Other languages
English (en)
Other versions
TW201327738A (zh
Inventor
Shao Pin Ru
Original Assignee
Tong Hsing Electronic Ind Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tong Hsing Electronic Ind Ltd filed Critical Tong Hsing Electronic Ind Ltd
Priority to CN2012103896430A priority Critical patent/CN103165569A/zh
Publication of TW201327738A publication Critical patent/TW201327738A/zh
Application granted granted Critical
Publication of TWI480985B publication Critical patent/TWI480985B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

一種半導體氣密封裝結構及其製造方法
本發明係有關於一種半導體封裝結構及製造方法，特別係有關於一種半導體氣密封裝結構及其製造方法。
微電子產業為提升電子系統的速度與效能，不斷地將封裝元件微小化，以致發展所謂超大型積體電路設計(VLSI,very large scale integrated circuit)，並將數個電子元件，如積體電路晶片、被動元件或光纖耦合元件等集成至一個單一封裝。針對水晶晶體諧振器(Crystal)或振盪器(Oscillator)等元件，微小化的趨勢亦是如此。然而，針對此類元件，陶瓷電路板即為主要採用的封裝基板材料，除晶體諧振器與振盪器外，亦可應用於表面聲波濾波器、微機電元件或其他感測類元件等，以提供一牢固空氣腔室，以及高可靠性與高氣密性特性。而以高溫共燒陶瓷技藝HTCC所製作的陶瓷基板，即為目前最廣泛應用於晶體振盪器之封裝材料。
高溫共燒陶瓷(HTCC)與低溫共燒陶瓷(LTCC)技藝，均以燒結方式將導體與陶瓷生胚一同共燒而成，以提供優異的機械強度與氣密性。然而，無論HTCC或LTCC，都會因高溫燒結製程而有縮小化和無法精確控制封裝尺寸、導體厚度、線寬以及線間距等問題，因此相當難以形成小尺寸封裝製作。此外，由於這兩種技藝均為燒結前採印刷方式塗佈導體，故導體均勻性不佳，且最小線寬和間距(L/S)無法做小(如：4mils)，陶瓷基板更易於燒結過程中產生變形，對後續封裝加工造成許多難度。
直接電鍍銅製程(DPC,Direct Plated Copper)是將陶瓷基板技術是結合薄膜製程(thin film process)和電鍍製程(electrolytic plating process)，利用影像轉移方式於已燒結之陶瓷基板上，形成金屬化線路與導通孔的成熟製程技術，現已成功應用於用高功率、高散熱、與高可靠性的產品上。DPC製程開始於濺鍍金屬種子層於陶瓷基板上，以做為電鍍時所需之導電金屬層，然後利用影像轉移以光阻曝光顯影方式定義其線路圖案，再以電鍍銅(Cu)鍍出其銅金屬線路，以形成堅固線路結構，最後再以表面處理層 (surface finish layer)(鎳/金，鎳/鈀/金，銀或鎳/銀等)，以防止銅導體的氧化。然而，因所有DPC製程皆於已燒結之陶瓷基板完成，故不需經過任何高溫製程，因此DPC基板不會有任何收縮和翹曲等問題。
DPC基板可提供幾個關鍵屬性，如與半導體材質較匹配的熱膨脹係數(CTE,Coefficient of Thermal Expansion)，、高導熱特性、低導體電阻、高溫可靠度(>340°)，以及其精準的線路製作，相當易於後段的封裝製程等。此外，藉由影像轉移製程，使陶瓷基板實現良好線寬解析，以允許高密度元件與電路(2mils for min L/S)、以及合理的成本。DPC製程能運用於各類陶瓷或半導體材料，如氮化鋁(AlN)、氧化鋁(Al2 O3 )、氧化鋯增韌氧化鋁(ZTA)、矽(Si)、氮化矽(Si3 N4 )、氧化鈹(BeO)等等。
藉由DPC製程形成之陶瓷電路板可提供非常精細之特性與可控制之銅厚度，厚度範圍可以從非常薄(1微米)至非常厚(300μm)，以因應各種需求和應用。因此，對於一些特定封裝，如：需要空氣腔結構之氣密性要求，DPC基板也可輕易藉由電解電鍍以產生腔室。如，電鍍較薄的銅層可作為電路，以作為電性與熱內連結，而另一個電鍍較厚的銅層圍繞較薄的銅層，即可作為銅牆以形成腔室結構。
具有空氣腔結構的DPC基板，其腔室大小和石英板厚度可因不同應用而任意改變。此外，精準的線路與導體的一致性將可提高石英諧振器的組裝良率；金錫層(AuSn)也可直接電鍍於DPC基板之銅牆上，係用以密封鐵鎳鈷合金上蓋(Kovar lid)。然而，由於陶瓷和電鍍金屬的均勻性，金錫層並不需要太厚以覆蓋原HTCC基板之翹曲，並節省成本。
參照第19圖，台灣專利368184，其內容納入參考，揭示一種氣密晶片封裝結構。此結構包括一陶瓷基板、一金屬框，以及一金屬上蓋。金屬框藉由高溫焊接陶瓷基板上。雖然此結構提供良好氣密性，但仍存在尺寸無法精準控制與小尺寸封裝難以形成之問題。
參照第20圖，台灣專利331378，其內容納入參考，揭示一種微機電(MEMS)氣密晶片封裝結構。此結構包括一陶瓷基板、一攔壩，以及一金屬上蓋。攔壩與陶瓷基板經由黏著連接。雖然此結構提供良好氣密性，但 仍存在尺寸無法精準控制與小尺寸封裝難以形成之問題
參照第21圖，台灣專利I256709，其內容納入參考，揭示一種半導體封裝。此結構包括一陶瓷基板、一牆，以及一金屬上蓋。雖然揭示牆設置於陶瓷基板上，此專利前案仍未揭示如何結合牆與陶瓷基板。
基於上述習知前案及專利之缺點，本發明係提供非常精確的半導體結構，為解決上述問題。
本發明之主要目的在於提供一種半導體封裝結構，可非常精確的控制封裝結構、線寬與線間距。
為達成上述目的，本發明之一種半導體封裝結構及其製造方法包含一基板，該基板具有第一表面、第二表面，以及從該基板之該第一表面貫穿至該第二表面之金屬接點；一第一導體層，該第一導體層設置於該基板之該第一表面，且連接該金屬接點；一半導體元件，該半導體元件電性連接至該第一導體層於該基板之該第一表面；一第二導體層，該第二導體層設置於該基板之該第一表面，且圍繞該第一導體層與該半導體元件，且該第二導體層高度高於該第一導體層；以及，一上蓋，該上蓋黏接至該第二導體層頂部，以封裝該半導體元件。
上述該一種半導體封裝結構，其中該基板為陶瓷基板。
上述該一種半導體封裝結構，其中該第二導體層高度高於該半導體元件厚度。
上述該一種半導體封裝結構，其進一步包含一表面處理層，該表面處理層設置於該第一導體層與該第二導體層表面。
上述該一種半導體封裝結構，其進一步於該基板之該第一表面與第二導體層之間包含一第三導體層，該第三導體層圍繞該第一導體層。
上述該一種半導體封裝結構，其進一步包含一表面處理層，該表面處理層設置於該第一導體層、該第二導體層與該第三導體層表面。
上述該一種半導體封裝結構，該表面處理層係電化學沉積(electrochemical deposition)方法形成，如：電鍍(plating)、化學鍍(Electro-less plating)，但不在此限。
上述該一種半導體封裝結構，其中該上蓋由下列材質所組成：純金屬、金屬合金、組合金屬或組合金屬與陶瓷添加物之金屬複合材料。
上述該一種半導體封裝結構，其中該半導體元件藉由導線與該第一導體層電性連接，該導線材質為任何導電材料，包括金(Au)、鋁(Al)、銅(Cu)、銀(Ag)，但不在此限。
上述該一種半導體封裝結構，其中該半導體元件藉由接觸點與該第一導體層電性連接，該接觸點材質包括任何導電材料，包括焊錫(solder)、銀膠(silver paste)、金(Au)、銅(Cu)，但不在此限。
上述該一種半導體封裝結構，其進一步包含一重新分配層，該重新分配層電鍍於該基板之該第二表面，並電性連接該金屬接點，且該重新分配層表面電鍍該表面處理層。
上述該一種半導體封裝結構，其中該表面處理層係防銹作用，以習知方法形成。
上述該一種半導體封裝結構，其中該表面處理層其材質係選自銀、金、鎳、鈀及其組合所構成之群組。
上述該一種半導體封裝結構，其中該表面處理層之結構為習知表面處理技術結構，其中該表面處理層所採用金屬層都是具有固定順序的，如一表面處理層為鎳金層，則為在銅表面上先鍍鎳材質接續再鍍上金材質，如一表面處理層為鎳鈀金層，則就是先鍍鎳材質再接續鍍鈀材質以及最後鍍上金材質並以金做為最外層的結構。
上述該一種半導體封裝結構，其中該基板係陶瓷基板。
上述該一種半導體封裝結構，其中該陶瓷基板係多層陶瓷基板。
為達成上述目的，本發明之一種半導體封裝結構之製造方法，其步驟 包含：a.提供一基板，該基板具第一表面與第二表面，且具有一貫穿該基板第一表面至第二表面之開孔；b.形成金屬接點於該開孔；c.電鍍第一導體層於該基板之第一表面，且該第一導體層電性連接至該金屬接點；d.再電鍍第二導體層於該基板之第一表面，且該第二導體層圍繞該半導體元件與該第一導體層，並且該第二導體層之高度高於該第一導體層；e.於該基板第一表面，一半導體元件電性連結至該第一導電層；以及，f.於該第二導體層之頂部黏貼一上蓋，用以氣密封裝該半導體元件。
如上述之一種半導體封裝結構之製造方法，於步驟(d)與步驟(e)之間，進一步包含一步驟係電鍍一表面處理層於該第一導體層與該第二導體層之表面，且該表面處理層其係材質選自銀、金、鎳、鈀及其組合所構成之群組，但不在此限。
如上述之一種半導體封裝結構之製造方法，其中該表面處理層係電化學沉積形成。
如上述之一種半導體封裝結構之製造方法，其中該上蓋係選自金屬、合金、金屬複合材料、塑膠、陶瓷及其組合所構成之群組。
如上述之一種半導體封裝結構之製造方法，其中該半導體元件係以導線與該第一導體層電性連接。
如上述之一種半導體封裝結構之製造方法，其中該半導體元件係以覆晶方式與該第一導體層電性連接。
如上述之一種半導體封裝結構之製造方法，其中該步驟(c)進一步包含一步驟係電鍍一第三導體層於該基板之該第一表面與該第二導體層之間，且該第三導體層圍繞該半導體元件與該第一導體層。
如上述之一種半導體封裝結構之製造方法，其進一步包含一步驟係電鍍一重新分配層於該基板之該第二表面，且電性連接至該金屬接點。
如上述之一種半導體封裝結構之製造方法，其中該步驟(b)進一步包含一步驟係電鍍一重新分配層於該基板之該第二表面，且電性連接至該金屬接點。
如上述之一種半導體封裝結構之製造方法，其中該步驟(b)與(c)係同時發生。
如上述之一種半導體封裝結構之製造方法，其中該電鍍金屬接點、該第一導體層與該重新分配層係同時發生。
如上述之一種半導體封裝結構之製造方法，其中該電鍍金屬接點、該第一導體層、該重新分配與該第三導體層係同時發生。
為使本領域熟知技藝者能理解並據以實施本發明，以下係配合圖式及元件符號詳細說明之，但不以此為限。
請參閱第九圖為本發明之一種半導體氣密封裝結構之第一較佳實施例之截面示意圖。一半導體封裝結構10包含一基板11，且該基板具有第一表面與第二表面、一第一導體層12、一第二導體層14、第一表面處理層15、一半導體元件20，以及一上蓋16。該基板11係陶瓷基板。該第一導體層12與該第二導體層14皆電鍍於該基板之第一表面，且該半導體元件20電性連接至該第一導體層12於該基板之第一表面，該第二導體層14圍繞該半導體元件20、該第一導體層12。該第一表面處理層15化學鍍(electroless plating)於該第一導體層12與該第二導體層14表面，係用以保護該第一導體層12與該第二導體層14。該上蓋16黏著至該第二導體層14之頂部，以氣密封裝該半導體元件20。
直接鍍銅基板技術具有良好控制銅層厚度的能力，可從非常薄到非常厚。為了精準的線寬設計，如2 mils的最小導線之線寬及節距可容易獲得，並可填充銅於孔洞內以獲得好的電性與熱特性。因此，本發明之該第一導體層12與該第二導體層14以直接鍍銅技術形成，故比起HTCC、LTCC等燒結成型之陶瓷基板，具有更好之精準、與線寬線距之特性，並可輕易滿足小尺寸之封裝需求。
如第九圖，該基板11進一步包含一金屬接點17，且該金屬接點17從 該基板11之該第一表面至該第二表面貫穿該基板，係用以電性連接至該第一導體層12。該表面處理層15以化學鍍形成於該第一導體層12與該第二傳導層14之表面。該上蓋16係陶瓷材質。該半導體元件20與該第一導體層12係以覆晶方式電性連接。此外，該半導體封裝結構10進一步包含一重新分配層18，該重新分配層18係電鍍於該基板11之第二表面，係用以電性連接該金屬接點17，並且由該重新分配層18表面化學鍍一表面處理層15，以提供保護作用。而該表面處理層15係由化學鍍鎳金組成，則為在該重新分配層18上先鍍鎳材質接續再鍍上金材質以形成該表面處理層15，係以保護該第一導體層12、該第二傳導層14與該重新分配層18。因此，該半導體元件20可透過該第一導體層12、該金屬接點17與該重新分配層18電性傳導至週邊電路。
第一圖至第九圖為本發明之一種半導體氣密封裝結構及其製造方法。如第一圖所示，首先，提供一具有第一表面與第二表面之基板11，一開孔112係以雷射鑽孔方式，由該基板11之第一表面延伸至第二表面。為了電鍍導體層於該基板11之特別位置上，係以光阻111圖案化於該基板11之第一表面與第二表面，係用以定義該第一導體層12與該重新分配層18(如第二圖所示位置)。此外，該基板11為陶瓷基板。
第二圖為依據本發明之一種半導體氣密封裝結構及其製造方法，接續於第一圖步驟後之截面示意圖。如圖示，一金屬接點17形成於開孔112，由該基板11之該第一表面延伸至該第二表面。一第一導體層12以DPC方法電鍍於該基板11之第一表面，而一重新分配層18則以DPC方法電鍍於該基板11之第二表面。此外，該第一導體層12透過該金屬接點17與該重新分配層18形成電性連接。
第三圖為依據本發明之一種半導體氣密封裝結構及其製造方法接續於第二圖步驟後之截面示意圖。如圖示，於該重新分配層18與該第一導體層12形成後，用以剝膜蝕刻移除該光阻111。
第四圖為依據本發明之一種半導體氣密封裝結構及其製造方法接續於第三圖步驟後之截面示意圖。如圖示，光阻113圖案化於該基板11之該第 一表面與該第二表面，以及該重新分配層18與該第一導體層12。此外，一圍繞該第一導體層12之狹縫13形成於該基板11之該第一表面，係用以定義第二導體層14之位置(如第五圖所示)。
第五圖為依據本發明之一種半導體氣密封裝結構及其製造方法接續於第四圖步驟後之截面示意圖。如圖示，一第二導體層14以DPC方法電鍍於該基板11之該第一表面上之狹縫中。此外，該第二導體層14的高度高於該第一導體層12。
第六圖為依據本發明之一種半導體氣密封裝結構及其製造方法接續於第五圖步驟後之截面示意圖。如圖示，於該第二導體層14形成後，用以剝膜蝕刻移除該光阻113。
第七圖為依據本發明之一種半導體氣密封裝結構及其製造方法接續於第六圖步驟後之截面示意圖。如圖示，一表面處理層15形成於該第一導體層12、該第二導體層14與該重新分配層18之表面，係用以保護該第一導體層12、該第二導體層14與該重新分配層18。而該表面處理層15係以化學鍍法，於該第一導體層12、該第二導體層14與該重新分配層18之表面並依序沉積鎳層(Ni layer)與金(Au layer)層所構成。
第八圖為依據本發明之一種半導體氣密封裝結構及其製造方法接續於第七圖步驟後之截面示意圖。如圖示，一黏著層19電鍍於該第二導體層14之頂端。而該黏著層19為金屬黏著(metal adhesive)層，如AuSn合金，但材料不在此限。
第九圖為依據本發明之一種半導體氣密封裝結構及其製造方法接續於第八圖步驟後之截面示意圖。如圖示，一半導體元件20與該基板11之該第一表面上之該第一導體層12以及該金屬接點17電性連接。該半導體元件20與該第一導體層12以覆晶方式之接觸點21電性連接，且該接觸點21係導電材質，如焊錫；然後，一上蓋16經由該黏著層19黏著至該第二導體層14頂端(如第六圖所示)。由於該第二導體層14之高度高於該第一導體層12，因此，該半導體元件20被氣密封。此外，該上蓋16係由陶瓷材質形成。
第十八圖為本發明之一種半導體氣密封裝結構之截面示意圖。該半導體封裝結構10包含一基板11，且該基板具有第一表面與第二表面、一第一導體層12、一第二導體層14、一第三導體層131、第一表面處理層15、一半導體元件20，以及一上蓋16。該基板11係陶瓷基板。該第一導體層12與該第三導體層131皆電鍍於該基板11之第一表面，且該第三導體層131圍繞該第一導體層12，該半導體元件20連接該第一導體層12於該基板11之第一表面，係用以電性連接該第一導體層12與該金屬接點17。該第二導體層14電鍍於該第三導體層131並且圍繞該半導體元件20與該第一導體層12。該第一表面處理層15形成於該第一導體層12與該第二導體層14之表面，係用以保護該第一導體層12與該第二導體層14之表面。該上蓋16黏著至該第二導體層14之頂部，係用以氣密封該半導體元件20。
參閱第十八圖，該基板11進一步包含一金屬接點17，且該金屬接點17自該基板11之第一表面延伸至第二表面，係用以電性連接至該第一導體層12。該上蓋16係以金屬形成。該半導體元件20與該第一導體層12以覆晶方式電性連接。此外，該半導體封裝結構10進一步包含一重新分配層18電鍍於該基板11之第二表面，係用以電性連接該金屬接點17，且該重新分配層18電鍍該表面處理層15。因此，該半導體元件20透過該第一導體層12、該金屬接點17與該重新分配層18電性傳導至週邊電路。該表面處理層15電鍍於該第一導體層12、該第二導體層14與該重新分配層18之表面，係用以保護避免生鏽。該表面處理層15由電鍍鎳鈀金形成。
第十圖至第十八圖為本發明之一種半導體氣密封裝結構及其製造方法。如圖示，提供一具有第一表面與第二表面之基板11，一開孔112係以雷射鑽孔，由該基板11之該第一表面延伸至該第二表面。為了電鍍導體層於該基板11之特別位置上，係以光阻111圖案化於該基板11之該第一表面與該第二表面，係用以定義該導體層位置。此外，該基板11為陶瓷基板。
第十一圖為依據本發明之一種半導體氣密封裝結構及其製造方法，於第十圖步驟後之截面示意圖。如圖示，一金屬接點17形成於該開孔112，由該基板11之該第一表面延伸至該第二表面。一重新分配層18以DPC方法電鍍於該基板11之第二表面，一第一導體層12與一第三導體層131以 DPC方法同時電鍍於該基板11之該第一表面，此外，該第一導體層12透過該金屬接點17與該重新分配層18形成電性連接。
第十二圖為依據本發明之一種半導體氣密封裝結構及其製造方法於第十一圖步驟後之截面示意圖。如圖示，光阻113圖案化於該基板11之該第一表面與該第二表面，以及該重新分配層18與該第一導體層12。此外，一圍繞該第一導體層12之狹縫13形成於該第三導體層131，係用以定義第二導體層14之位置。
第十三圖為依據本發明之一種半導體氣密封裝結構及其製造方法於第十二圖步驟後之截面示意圖。如圖示，一第二導體層14以DPC方法電鍍於該第三導體層131上之該狹縫13中。此外。該第二導體層14的高度高於該第一導體層12。
第十四圖為依據本發明之一種半導體氣密封裝結構及其製造方法於第十三圖步驟後之截面示意圖。如圖示，於該第二導體層14形成後，蝕刻移除該光阻113。
第十五圖為依據本發明之一種半導體氣密封裝結構及其製造方法於第十四圖步驟後之截面示意圖。如圖示，一表面處理層15形成於該第一導體層12、該第三導體層131、該第二導體層14與該重新分配層18之表面，係用以保護該第一導體層12、該第三導體層131該、第二導體層14與該重新分配層18。此外，該表面處理層15係以電鍍法，於該第一導體層12、該第三導體層131、第二導體層14與該重新分配層18之表面並依序沉積鎳層(Ni layer)、鈀層(Pd layer)與金層(Au layer)所構成。
第十六圖為依據本發明之一種半導體氣密封裝結構及其製造方法於第十五圖步驟後之截面示意圖。如圖示，一黏著層19電鍍於該第二導體層14之頂端。該黏著層19為金屬黏著(metal adhesive)，如金錫合金(AuSn alloy)，但不在此限。
第十七圖為依據本發明之一種半導體氣密封裝結構及其製造方法於第十六圖步驟後之截面示意圖。如圖示，一半導體元件20連接該基板11之該第一表面上之該第一導體層12，係用以電性連接該第一導體層12與該金 屬接點17。該半導體元件20與該第一導體層12以覆晶方式之接觸點21電性連接，且該接觸點21係導電材質，如焊錫。
第十八圖為依據本發明之一種半導體氣密封裝結構及其製造方法於第十七圖步驟後之截面示意圖。一上蓋16藉由該黏著層19黏著至該第二導體層14頂端(如第十六圖所示)，且該上蓋16係由金屬形成。由於該第二導體層14之高度高於該第一導體層12，因此，該半導體元件20被氣密封。此外，該上蓋16係由金屬或陶瓷材質形成。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其他未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
11‧‧‧基板
12‧‧‧第一導體層
13‧‧‧狹縫
14‧‧‧第二導體層
15‧‧‧表面處理層
16‧‧‧上蓋
17‧‧‧金屬接點
18‧‧‧重新分配層
19‧‧‧黏著層
10‧‧‧半導體封裝結構
20‧‧‧半導體元件
21‧‧‧接觸點
111‧‧‧光阻
112‧‧‧開孔
113‧‧‧光阻
131‧‧‧第三導體層
第一圖：依據本發明之一種半導體氣密封裝結構及其製造方法之第一步驟之截面示意圖。
第二圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第一圖步驟後之截面示意圖。
第三圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第二圖步驟後之截面示意圖。
第四圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第三圖步驟後之截面示意圖。
第五圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第四圖步驟後之截面示意圖。
第六圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第五圖步驟後之截面示意圖。
第七圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第六圖步驟後之截面示意圖。
第八圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第七圖步驟後之截面示意圖。
第九圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第八圖步驟後之截面示意圖。
第十圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第九圖步驟後之截面示意圖。
第十一圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第十圖步驟後之截面示意圖。
第十二圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第十一圖步驟後之截面示意圖。
第十三圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第十二圖步驟後之截面示意圖。
第十四圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第十三圖步驟後之截面示意圖。
第十五圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第十四圖步驟後之截面示意圖。
第十六圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第十五圖步驟後之截面示意圖。
第十七圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第十六圖步驟後之截面示意圖。
第十八圖：依據本發明之一種半導體氣密封裝結構及其製造方法於第十七圖步驟後之截面示意圖。
第十九~二十一圖：習知封裝結構。
11‧‧‧基板
14‧‧‧第二導體層
15‧‧‧表面處理層
16‧‧‧上蓋
20‧‧‧半導體元件
17‧‧‧金屬接點
18‧‧‧重新分配層

Claims (24)

  1. 一種半導體封裝結構，至少包含：一基板，該基板具有第一表面、第二表面，以及金屬接點，該金屬接點從該基板之該第一表面貫穿該基板至該第二表面；一第一導體層，該第一導體層設置於該基板之該第一表面，且連接該金屬接點；一半導體元件，該半導體元件電性連接至該第一導體層於該基板之該第一表面；一第二導體層，該第二導體層設置於該基板之該第一表面，且圍繞該第一導體層與該半導體元件，且該第二導體層高度高於該第一導體層；一上蓋，該上蓋黏接至該第二導體層頂部，以封裝該半導體元件；以及一表面處理層，該表面處理層以電鍍處理於該第一導體層與該第二導體層之表面。
  2. 如申請專利範圍第1項所述之一種半導體封裝結構，該基板係陶瓷基板。
  3. 如申請專利範圍第1項所述之一種半導體封裝結構，進一步包含一第三導體層，該第三導體層設置於該基板之該第一表面與該第二導體層之間，並圍繞該第一導體層。
  4. 如申請專利範圍第3項所述之一種半導體封裝結構，其進一步包含一表面處理層，其中該表面處理層電鍍處理於該第一導體層、該第二導體層與該第三導體層之表面。
  5. 如申請專利範圍第1項所述之一種半導體封裝結構，其中該上蓋材料係選自金屬、合金、金屬複合材料、塑膠、陶瓷及其組合所構成之群組。
  6. 如申請專利範圍第1項所述之一種半導體封裝結構，其中該半導體元件與該第一導體層係以一導線用以電性連接，且該導線係導電材質。
  7. 如申請專利範圍第1項所述之一種半導體封裝結構，其中該半導體元件與該第一導體層透過接觸點電性連接，且該接觸點為導電材質。
  8. 如申請專利範圍第1項所述之一種半導體封裝結構，再進一步包含一重新分配層，該重新分配層電鍍於該基板第二表面，並電性連接該金屬接點，其中該重新分配層表面電鍍該表面處理層。
  9. 如申請專利範圍第4項所述之一種半導體封裝結構，進一步包含一重新分配層，該重新分配層電鍍於該基板第二表面，並電性連接該金屬接點，其中該重新分配層表面電鍍該表面處理層。
  10. 如申請專利範圍第1項所述之一種半導體封裝結構，其中該表面處理層選自銀、金、鎳、鈀及其組合所構成之群組。
  11. 如申請專利範圍第4項所述之一種半導體封裝結構，其中該表面處理層選自銀、金、鎳、鈀及其組合所構成之群組。
  12. 如申請專利範圍第8項所述之一種半導體封裝結構，其中該表面處理層選自銀、金、鎳、鈀及其組合所構成之群組。
  13. 如申請專利範圍第9項所述之一種半導體封裝結構，其中該表面處 理層選自銀、金、鎳、鈀及其組合所構成之群組。
  14. 如申請專利範圍第2項所述之一種半導體封裝結構，其中該陶瓷基板係多層陶瓷基板。
  15. 一種半導體封裝結構之製造方法，其包含：(a)提供一基板，該基板具第一表面與第二表面，且具有一貫穿該基板第一表面至第二表面之開孔；(b)形成金屬接點於該開孔；(c)電鍍第一導體層於該基板之第一表面，且該第一導體層電性連接至該金屬接點；(d)再電鍍第二導體層於該基板之第一表面，且該第二導體層圍繞該半導體元件與該第一導體層，並且該第二導體層之高度高於該第一導體層，本步驟還包含以電鍍一表面處理層於該第一導體層與該第二導體層之表面，且該表面處理層係選自銀、金、鎳、鈀及其組合所構成之群組；(e)於該基板第一表面，一半導體元件電性連結至該第一導電層；以及(f)於該第二導體層之頂部黏貼一上蓋，用以氣密封裝該半導體元件。
  16. 如申請專利範圍第15項所述之一種半導體封裝結構之製造方法，其中該基板係陶瓷基板。
  17. 如申請專利範圍第15項所述之一種半導體封裝結構之製造方法，其中該表面處理層係電化學電鍍沉積形成。
  18. 如申請專利範圍第15項所述之一種半導體封裝結構之製造方法，其中該上蓋材料係選自金屬、合金、金屬複合材料、塑膠、陶瓷及其 組合所構成之群組。
  19. 如申請專利範圍第15項所述之一種半導體封裝結構之製造方法，其中該半導體元件係用以一導線與該第一導體層電性連接。
  20. 如申請專利範圍第15項所述之一種半導體封裝結構之製造方法，其中該半導體元件係以覆晶方式與該第一導體層電性連接。
  21. 如申請專利範圍第15項所述之一種半導體封裝結構之製造方法，其中該步驟(c)進一步包含一步驟係電鍍一第三導體層於該基板之該第一表面與該第二導體層之間，且該第三導體層圍繞該半導體元件與該第一導體層。
  22. 如申請專利範圍第15項所述之一種半導體封裝結構之製造方法，其中該步驟(b)進一步包含一步驟係電鍍一重新分配層於該基板之該第二表面，且電性連接至該金屬接點。
  23. 如申請專利範圍第22項所述之一種半導體封裝結構之製造方法，進一步包含一步驟係電鍍一重新分配層於該基板之該第二表面，且電性連接至該金屬接點。
  24. 如申請專利範圍第15項所述之一種半導體封裝結構之製造方法，其中該步驟(b)與(c)係同時發生。
TW101130733A 2011-12-19 2012-08-24 一種半導體氣密封裝結構及其製造方法 TWI480985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012103896430A CN103165569A (zh) 2011-12-19 2012-10-15 一种半导体气密封装结构及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161577094P 2011-12-19 2011-12-19
US13/469,052 US20130155629A1 (en) 2011-12-19 2012-05-10 Hermetic Semiconductor Package Structure and Method for Manufacturing the same

Publications (2)

Publication Number Publication Date
TW201327738A TW201327738A (zh) 2013-07-01
TWI480985B true TWI480985B (zh) 2015-04-11

Family

ID=48609926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130733A TWI480985B (zh) 2011-12-19 2012-08-24 一種半導體氣密封裝結構及其製造方法

Country Status (3)

Country Link
US (1) US20130155629A1 (zh)
JP (1) JP2013128113A (zh)
TW (1) TWI480985B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112290772A (zh) * 2020-08-26 2021-01-29 北京卫星制造厂有限公司 一种负载点电源模块的3d集成结构及组装工艺

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9173024B2 (en) * 2013-01-31 2015-10-27 Invensense, Inc. Noise mitigating microphone system
JP2015122413A (ja) * 2013-12-24 2015-07-02 セイコーインスツル株式会社 パッケージおよびその製造方法
US10510656B2 (en) * 2014-07-30 2019-12-17 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
FR3038535B1 (fr) * 2015-07-10 2017-08-11 Commissariat Energie Atomique Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage
CN105304977B (zh) * 2015-11-13 2019-03-29 中国电子科技集团公司第五十五研究所 一种毫米波陶瓷绝缘子及设计方法
CN109075128B (zh) * 2016-06-10 2023-02-28 日本电气硝子株式会社 气密封装体的制造方法及气密封装体
JP2019504179A (ja) * 2016-12-07 2019-02-14 東莞市國瓷新材料科技有限公司 銅メッキボックスダムを有するセラミック封入基板の調製方法
CN111933577B (zh) * 2020-07-15 2022-05-31 中国电子科技集团公司第二十九研究所 一种气密封装单元局部大面积焊接板级互连集成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027279A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008186917A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 電子部品収納用パッケージ、電子装置、およびその製造方法
JP2009260049A (ja) * 2008-04-17 2009-11-05 Shinko Electric Ind Co Ltd 電子装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
US5910644A (en) * 1997-06-11 1999-06-08 International Business Machines Corporation Universal surface finish for DCA, SMT and pad on pad interconnections
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
US5893726A (en) * 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
US6507475B1 (en) * 2000-06-27 2003-01-14 Motorola, Inc. Capacitive device and method of manufacture
US20020096421A1 (en) * 2000-11-29 2002-07-25 Cohn Michael B. MEMS device with integral packaging
JP2002319838A (ja) * 2001-02-19 2002-10-31 Seiko Epson Corp 圧電デバイス及びそのパッケージ
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
WO2005055317A1 (ja) * 2003-12-05 2005-06-16 Matsushita Electric Industrial Co., Ltd. パッケージされた電子素子、及び電子素子パッケージの製造方法
US7582969B2 (en) * 2005-08-26 2009-09-01 Innovative Micro Technology Hermetic interconnect structure and method of manufacture
EP3257809A1 (en) * 2005-11-25 2017-12-20 Panasonic Intellectual Property Management Co., Ltd. Wafer level package structure and production method therefor
JP4145935B2 (ja) * 2006-04-27 2008-09-03 エプソントヨコム株式会社 圧電デバイス
JP2007305856A (ja) * 2006-05-12 2007-11-22 Olympus Corp 封止構造及び該封止構造の製造方法
JP4329786B2 (ja) * 2006-06-05 2009-09-09 エプソントヨコム株式会社 圧電デバイスとその製造方法
US7675162B2 (en) * 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
JP2009194091A (ja) * 2008-02-13 2009-08-27 Seiko Instruments Inc 電子部品、電子機器、及びベース部材製造方法
JP5305787B2 (ja) * 2008-08-27 2013-10-02 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP5065494B2 (ja) * 2008-08-27 2012-10-31 セイコーインスツル株式会社 圧電振動子、発振器、電子機器及び電波時計並びに圧電振動子の製造方法
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
JP5275155B2 (ja) * 2009-06-26 2013-08-28 セイコーインスツル株式会社 電子デバイスの製造方法
KR20110054710A (ko) * 2009-11-18 2011-05-25 한국전자통신연구원 소자 패키지 및 그 제조 방법
JP5853702B2 (ja) * 2010-01-29 2016-02-09 株式会社大真空 圧電振動デバイス
JP5538974B2 (ja) * 2010-03-26 2014-07-02 セイコーインスツル株式会社 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
JP5603166B2 (ja) * 2010-08-23 2014-10-08 セイコーインスツル株式会社 電子デバイス、電子機器及び電子デバイスの製造方法
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027279A (ja) * 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008186917A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 電子部品収納用パッケージ、電子装置、およびその製造方法
JP2009260049A (ja) * 2008-04-17 2009-11-05 Shinko Electric Ind Co Ltd 電子装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112290772A (zh) * 2020-08-26 2021-01-29 北京卫星制造厂有限公司 一种负载点电源模块的3d集成结构及组装工艺
CN112290772B (zh) * 2020-08-26 2022-03-04 北京卫星制造厂有限公司 一种负载点电源模块的3d集成结构及组装工艺

Also Published As

Publication number Publication date
US20130155629A1 (en) 2013-06-20
TW201327738A (zh) 2013-07-01
JP2013128113A (ja) 2013-06-27

Similar Documents

Publication Publication Date Title
TWI480985B (zh) 一種半導體氣密封裝結構及其製造方法
US6953985B2 (en) Wafer level MEMS packaging
US9837327B2 (en) Methods for forming semiconductor device packages
US20040016995A1 (en) MEMS control chip integration
JPH10501102A (ja) Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ
US20060033189A1 (en) Structure and method of forming capped chips
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
JP2002043482A (ja) 電子回路用部材及びその製造方法並びに電子部品
TW201445687A (zh) 半導體封裝及其製造方法
CN103165569A (zh) 一种半导体气密封装结构及其制造方法
JP2005072420A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2015122413A (ja) パッケージおよびその製造方法
CN106409691A (zh) 一种封装外壳内腔不同位置的不同厚度金层的制备方法
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP2011176263A (ja) 半導体装置のチップスケールパッケージおよびその製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
WO2010150729A1 (ja) 素子収納用パッケージ、及び実装構造体
US9111917B2 (en) Low cost and high performance bonding of wafer to interposer and method of forming vias and circuits
JP3723350B2 (ja) 配線基板およびその製造方法
JP4828980B2 (ja) 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法
CN113990763A (zh) 一种基于电铸技术的芯片封装结构及其封装方法
CN107170715B (zh) 半导体封装结构及其制作方法
JP2509428B2 (ja) 超小型電子パッケ―ジ
JPH06112339A (ja) セラミックパッケージ
WO2020168518A1 (zh) 封装结构及其制备方法