JPH10501102A - Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ - Google Patents

Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ

Info

Publication number
JPH10501102A
JPH10501102A JP8526423A JP52642396A JPH10501102A JP H10501102 A JPH10501102 A JP H10501102A JP 8526423 A JP8526423 A JP 8526423A JP 52642396 A JP52642396 A JP 52642396A JP H10501102 A JPH10501102 A JP H10501102A
Authority
JP
Japan
Prior art keywords
substrate
package
microwave circuit
plating
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8526423A
Other languages
English (en)
Inventor
ノーマル エル． グリーンマン，
ジョージ エム． ヘルナンデズ，
ピー． ラマチャンドラ パニッカー，エム．
Original Assignee
サーキット コンポーネンツ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーキット コンポーネンツ インコーポレーテッド filed Critical サーキット コンポーネンツ インコーポレーテッド
Publication of JPH10501102A publication Critical patent/JPH10501102A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19038—Structure including wave guides being a hybrid line type
    • H01L2924/19039—Structure including wave guides being a hybrid line type impedance transition between different types of wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

(57)【要約】 低コストマイクロ波回路パッケージであって、高パーフオーマンス特性を有している。このパッケージは９０ＧＨＺまでの周波数で作動し、プリント回路ボード（９）上には小さなスペースを必要とするだけである。スペースの節約は、小さなコンポーネントとリードの無いパッケージデザインによって提供される。リードの代わりには、ボールグリッドアレイ（７）あるいはバンプグリッドアレイ及びＲＦボートが利用される。無数のレイアウトデザインが可能であるが、パッケージのオペレーション周波数バンド内で、信号伝達ポートのいかなるペアに対しても（Ｉ）に近い［ｓ］行列の範囲内である。

Description

【発明の詳細な説明】 ＢＧＡ Ｉ／Ｏ ＲＦポートフォーマットとセラミックス基板技術とを使用した ９０ＧＨＺまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ 発明の背景 発明の分野 本発明はマイクロ波マイクロ回路（以後マイクロ波回路）用のパッケージ分野 に関する。さらに特定すれば、本発明は、レーダー（Radar）、カウンターイン テリジェンスシステム（Counter-Intelligence systems）、パーソナルコミュニ ケーションサービス（Personal Communications Services）、インテリジェント ビークルハイウェイシステム（Intelligent Vehicle Highway systems）等での 適用のための９０ＧＨＺまでの周波数領域で機能する回路に関する。 現在、７７ＧＨＺ以上のオペレーション周波数を要する適用が切望されている 。 従来技術 特に、２．０ＧＨＺ以上の周波数領域での適用は、一般的にＧａＡｓマイクロ 波集積回路に依存している。現在利用が可能なパッケージ技術の重大な弱点は、 ＧａＡｓマイクロ回路の性能を充分に活用するには、システムデザイナーの能力 に限界を課していることである。 今日のパッケージは、特に５から１２ＧＨＺ周波数領域において、基本的には 軍用あるいは宇宙用に開発されている。なぜならこれらの分野では費用は二義的 だからである。これらパッケージは一般的に複雑で高価である。 従来技術によるパッケージは、リード（leaded）が配されたデザインであり、 意図した目的において効果を提供するため、高価な材料と製造工程とを利用して いる。例えば、ガラスと金属間のシール、加工金属ケース、高価な合金（ＢｅＯ ，Ｗ，ＭｏＭｎ，Ｃｕ Ｗ，コバル(Kovar)等）及び多量の金メッキが多用されて いる。 他の利用可能な従来のパッケージはアルミナのコファイヤ（焼結：cofired） 処理に基づくものである。この処理は一般的にコストに見合うものであるが、重 大な欠点を有している。この処理ではグリーンキャストアルミナ（green cast a lumina）はパンチ処理され、あるいはドリル処理されてバイアス（vias）が提供 され、耐熱メタル（金属）ペーストで充填される。回路トレースとパッドは、耐 熱メタルインキ（MoMnまたはタングステン）を使用してアルミナ上にスクリーン 印刷される。しばしば、パンチされて印刷されたグリーンアルミナの複数層が重 ねられてパッケージ構造体が提供される。その後に、アセンブリの全体は焼結処 理され、全要素はデンシファイ（収縮：densify）される。焼結処理でグリーン アルミナとパッケージ構造体は収縮する。収縮自体は必ずしも問題を提起しない 。しかし、収縮程度はパッケージ全体に均一ではない。これは、パッケージの異 なるエリアでの異なるバイアスと回路トレースの密度が原因である。このため、 バイアスと回路トレースの最終的な位置の制御が困難となる。これらの位置の厳 密な制御と、バイアスとトレースの寸法の完全制御は、約１２ＧＨＺ以上の周波 数での適用においては非常に重要である。これは、周波数が増加するに連れて波 長が短くなるからである。位置と大きさの許容誤差の正確な制御はパッケージの 性能に非常に重大な要素である。 さらに、パッケージをコストエフェクティブ（cost effective）に製造するた めには、パッケージにパッシブな（passive）コンポーネント（Ｒ，Ｌ，Ｃ）を 導入することが必要となるであろう。 前述の欠点に加え、コファイヤ処理ではこのことは一般的に達成されないので 、焼結処理は、１２ＧＨＺ以上の周波数領域でオペレートするパッケージの製造 には経済的に見合う手段ではない。 従来技術による前記パッケージは軍用等の需要を満たしてはきたが、無線パー ソナルコミュニケーション、インテリジェンスハイウェイビークルシステム等の 新規な市場で急速に伸びている多量な商用需要に応えるようなコストエフェクテ ィブな製品を提供することはできない。 従って、高性能であり、非常に平坦で、信頼性が高く、小型でもあるマイクロ 波パッケージの非常に強い需要が存在する。今日のリードをベースにしたパッケ ージの弱点と限定、すなわち、コストの問題、限定された周波数性能等は、本発 明のパッケージによって大きく減じられ、あるいは排除される。 発明の要旨 従来技術の前記及び他の弱点並びに欠点は、本発明のマイクロ波マイクロ回路 パッケージによって克服または軽減される。 本発明は、マイクロ波回路を、正確に配置したバイアス、基板の裏側のボール グリッドアレイ、並びに基板の上面の接続面を有した焼結されている（prefired ）単層セラミック基板へオペレーション可能に搭載することで従来技術の弱点を 克服する。マイクロ波回路は基板の上面に配置され、基板と従来方式で電気的に 接続される（例えば、ワイヤーボンディング）。複数部材から成ることもあろう 、また、薄い導電材料層でコーティングされることもあろうカバー体は、一般的 にウェルディング（溶接：welding）、ソルダー（はんだ：solder）、あるいは 導電性接着剤で基板にボンドされる。パッケージは密閉式（hermetically）にス ケール（scaled）されることもあり、ボールグリッドアレイのボールによってボ ード母体（mother board）にオペレーション可能に搭載される。従って、リード を必要としないため、パッケージはボード母体においてスペースを節約できるこ とが理解されよう。このスペースの節約は、９０ＧＨＺのオペレーション周波数 領域までに必要なパッケージにおける、リードの不在、ボールグリッドアレイの デザイン、及び小型サイズの特徴によって提供される。さらに、このパッケー ジは他の従来パッケージよりも平坦である。このことは、現在使用され始めてい る非常に薄くて繊細なＧａＡｓデバイスの製造には特に重要である。また、この パッケージは他のリードを有するパッケージよりも軽い。これは今日のパーソナ ル通信用デバイス市場と、小型化へのトレンドにおいては非常に望ましい特性で ある。２０ＧＨＺ以上の領域の周波数に対しては、ボールは非常に小さくなけれ ばならず、丸みも重要な要素となる。よって、バンプグリッドアレイ（bump gri d array）の実施例も開示している。一般的に半球形状あるいはベル形状のバン プがボールの代用に採用されており、望ましい電磁特性を保持し、製品の均一性 を増大させている。いくつかの実施例を紹介する。 本発明の前記及び他の特徴と利点は、以下の詳細な説明と図面とから当業者に は容易に理解されることであろう。 図面の簡単な説明 図面を解説する。図面を通して同一要素は同一番号で示されている。 図１は、本発明の略式分解斜視図である。 図２は、本発明の基板のパネルの斜視図である。 図２ａは、図２から分解された個々の基板ユニットの上面の斜視図である。 図２ｂは、図２から分解された個々の基板ユニットの下面の斜視図である。 図３は、本発明製品の製造方法のフロー図である。 図４は、本発明のパッケージの断面図である。 図５は、メタルリッドの斜視図である。 図６は、図５のメタルリッドの断面図である。 図７は、プラスチックあるいはセラミックスのリッドの斜視図である。 図８は、その内部面をメタル処理（metalized）した図７のリッドの断面図で ある。 図９は、全体をメタル処理した図７のリッドの断面図である。 図１０は、リッドの別実施例の断面図である。 図１１は、ＩＣチップバンプ技術を利用した本発明のパッケージの断面図であ る。 図１２は、別のパッケージバンプ技術を利用した本発明のパッケージの断面図 である。 図１３は、本発明の基板の１実施例によるレイアウトの平面図である。 図１４は、図１３のレイアウトの端面図である。 図１４ａは、図１３のレイアウトの底面図である。 図１５は、本発明の基板の別例のレイアウトの平面図である。 図１５ａは、図１５のレイアウトの端面図である。 図１５ｂは、図１５のレイアウトの底面図である。 図１６は、本発明のＲＦポートの拡大斜視図である。 図１７は、本発明の１例のパッケージの分解斜視図である。 図１７ａは、図１７のパッケージの１７ａ−１７ａ線に沿った断面図である。 図１８は、底面にバンプグリッドアレイを有した基板の斜視図である。 図１９は、バンプを有したＲＦ信号パッドを示す図１８の基板の一部の拡大図 である。 図２０は、図１９の２０−２０線に沿った断面図である。 図２１は、円筒形のメタルペーストを示すＲＦボートの拡大図である。 図２２は、再溶流処理（reflow）後のメタルペーストの形状を示す図２１に続 く斜視図である。 図２３と図２４は、円筒形状のメタルペーストと、再溶流処理に対する制限が 介在しない再溶流処理された後のメタルペーストの状態を示す連続斜視図である 。 図２７から図２９は、本発明の連続メタルペースト処理に関する、制限要素、 メタルペーストの円筒体、及びＲＦパッドを示す連続斜視図である。 図３０から図３２は、図２７から図２９に図示されたものと同一な連続斜視図 であるが、ＲＦポート以外の基板部分に適用されたものである。 図３３と図３４は、制限要素の別例を示した斜視図である。 図３５は、バンプを基板の底面に配置するためのさらに別方法を図示する側面 図である。 好適実施例の詳細な説明 図１と図４において、本発明の好適実施例による焼結された（prefired）基板 ２が示されている。好適には、複数の正確に配置されているレーザードリルされ たバイアスを含んでいる。最適には、基板２は、レーザードリル処理以前に充分 に焼結されたアルミナ（酸化アルミニウムＡｌ2Ｏ3）あるいは窒化アルミニウム （aluminum nitride）セラミックスで成る。この基板製造技術は、米国特許第４ ，９４２，０７６号と第５，０８９，８８１号にさらに詳細に解説されており、 これら特許の内容をここに援用する。基板２はさらに、所定形状のトレース（及 び／又はパッド）３を基板２のマイクロ波回路面４に有しており、基板２の表面 ６には所定パターンでボール接続パッド５を有している。ボール７は導電処理方 式によってパッド５に取り付けられている。基板２とボール７とはプラットフォ ームを提供し、そこにマイクロ波マイクロ回路１を搭載する。マイクロ波回路１ はまたリード（ワイヤーボンド）８（あるいはバンプ１４：図１１と図１２参照 ）でトレース（及び／又はパッド）３に電気的に接続されている。しかし、リー ドはパッケージのボード母体９への接続には必要ない。従って、ボード９には大 きなスペースが節約され、軽くて小型の電子デバイスが提供される。 図２、図２ａ及び図２ｂに関して解説する。基板２自体はパネル２１形状に容 易に加工され、個々の基板ユニット２の製造コストを下げる。パネル２１は典型 的には６０から２５６個の基板ユニットを含むことができるが、個々のユニット のサイズとパネル２１のサイズに応じてこの範囲より少なく、あるいは多い数の ユニットを製造することができる。パネル２１の加工も望ましい。なぜなら、当 業技術者なら理解するであろうが、意図する周波数が高ければ高いほど、回路自 体、及びそれらを収容するパッケージも小さくなる。よって、非常に高いオペレ ーション周波数での適用においては、１枚のパネルで多数の基板ユニットが製造 可能である。 最適な基板材料は９６％アルミナであるが、さらに高純度のアルミナ、ガラス セラミックス、窒化アルミニウム、及び他の材料でも、それら材料の誘電率（d ielectric constant）や誘電損失（dielectric losses）が好適材料のものと変 わらなければ利用が可能である。さらに、曲性（modulus of elasticity）、硬 度（hardness）、ガラス転移温度（glass transition point）等の他の特性が、 製造工程の処理条件に対して耐久性を有しているかどうかの考察は重要である。 さらに、ユーザー条件、例えば、マイクロ波回路の取り付け、ワイヤーボンディ ング、カプセル化（encapsulation）等の条件が考慮されなければならない。 図３は、パッケージ製造の好適加工法のフロー図である。ラッピング処理とク リーニング処理（lap and clean）後のドリル加工から焼き戻し処理（annealing ）までのフロー図に記載されたステップは前記のパニカー他特許の主題であり、 ここに援用されている。 パネル２１が製造されたら、薄フィルム状のメタル処理が施され、電気接続の ためのトレース３を提供する。最適実施例においては、エンハンスイオンプレー ティング（ＥＩＰ：Enhanced Ion Plating）処理、マグネトロンスパッタリング （magunetron sputtering）、ストレートフィジカル蒸着（straight physical v apor deposition）、化学蒸着、あるいは低温アーク蒸着（ＬＴＡＶＤ）等の蒸 着処理が採用される。あるいは、厚フィルムの適用、スクリーン印刷、及び不活 性ガス（Ｎ2フォーミングガス）で焼結可能なニッケル、銅及び他のメタルペー ストのようなメタルペーストの焼結による処理も可能である。ペーストは、好適 には、適切なパターン解像度のために、非常に目が細かいステンレススチールメ ツシュ（４００）のスクリーンで印刷される。これは、２０ＧＨＺ以上の周波数 領域においては特に重要である。 この好適なメタル処理２９システムは、接着促進剤としてチタン（titanium） を利用する。この促進剤は好適には約１００から３０００オングストローム（An gstrom）の範囲で適用され、さらに好適には約１０００オングストロームで適用 される。チタンの上に、好適には１．５から３．０ミクロンのニッケル層が提供 される。しかしながら、他の金属の組み合せも同様に効果的である。例えば、 タングステンとニッケル、モリブデンとニッケル、クロムニッケル（chromium n ickel）、クロム銅ニッケル（chromium copper nickel）、あるいはそれらの組 み合せである。金属の異なる組み合せの効果は、最終的にそこにかぶせられる金 メッキ層によってもたらされる。これは金属上での電磁界の浅い浸透効果（skin depth penetration effect）のためである。マイクロ波パッケージのオペレー ション周波数において、電流は本質的には金メッキ層の表面を流れる。よって、 基礎材料の非常に高い導電性に関する条件は低周波数の場合ほどではない。よっ て、前記の金属の組み合せは適当な導電性を提供する。 基板のメタル加工後に意図される加工の条件は、金属の組み合せの選択に影響 を及ぼすであろう。特に、例えばフォトレジスト／エッチング処理によるパター ン加工、不活性または多少減圧した雰囲気内での銅／銀あるいはＡｕＧｅブレー ジング加工（brazing process）によるボールの取り付け、または、ボールがソ ルダー再溶流加工（reflow）で取り付けられる場合等は、各組み合せの加工に対 する耐久性に関して、メタル処理（metalization）に利用される金属の組み合せ の考察が必要である。同様に重要なことは、最終の金メッキの直下で比較的に低 温にて高い金への拡散率（coefficient of diffusion）を有した金属の使用を避 けるように注意しなければならないことである。銅はこの適用において金メッキ に適していない例である。銅の金への拡散現象は当業界では周知のことであり、 さらに、マイクロ回路の金メッキ基板へのワイヤボンドされたジョイント部の弱 体化及び侵食が引き起こされることも周知である。 前記の考察は厚いメタルペーストの場合にも適用される。 本発明製品の製造のための好適方法は、以下記載のいくつかのステップを含ん でいる。 最初のステップは、熱バイアス（thermal vias）１５とグラウンドバイアス（ ground vias）１６、並びに信号／ＤＣバイアス１７（図２ａと図２ｂ参照）を 含んだセラミックス製の磨かれた基板２を使用する。前述のように基板２は、好 適には９６％以上の純度のアルミナで成る。しかし、９２％のアルミナ、窒化 アルミニウム（ＡＩＮ）、またはガラスセラミックスでも、あるいは、バイアス フィル（via fill）（Ｃｕ−Ｗ）処理と焼結加工に耐える同様の電気特性を有し た他の材料でもよい。基板２の全バイアスは、好適には、望ましい導電特性と、 基板２材料のものと実質的に等しい熱膨張率とを有したＣｕ−Ｗ材料で充填され る。その後に基板２の回路表面４とＰＣＢ接続面６は磨かれ、基板２のインター コネクション構造の電気特性を制御するため、少なくも約２０ミクロインチ（mi croinch）のＲａに仕上げられる。信号はＰＣＢ内でＲＦポートボールに、スト リップライン（stripline）、マイクロストリップ、あるいは共面ウェーブガイ ド（coplanar waveguide）でもたらされる。共面ウェーブガイド形状は、ＰＣＢ ９上の３３として図１７において略式に示されている。多数の異なるバイアスパ ターン配置やシールドループ２０パターンが本発明では使用できる。図面に示さ れたものは、あくまでも説明のためだけである。ＲＦボートのペアの拡散行列値 （scattering matrix values）を、Ｓ11＝０，Ｓ22＝０，Ｓ12＝１，Ｓ21＝１に 可能な限り近づけることで維持するという限定以外は、パターンに関する限定は 実際的には存在しない。図１３と図１４は、本発明の多様な適用に効果があるバ イアス１５、１６、１７とループ２０、及びメタル処理されていない部位３２の パターンの１例を示している。 磨いたセラミックス基板の準備に次いで、基板の両面にフラットなメタル処理 が行われる（図４、図４ａ、図４ｂ参照）。好適なメタル処理工程は、約１００ ０オングストロームのチタンの第１接着促進層と、約１．０から約３．０ミクロ ンのニッケル層を含んでいる。これらは経済性を考慮した最低の値範囲である。 望めばさらに厚い層も効果的である。他の金属の組み合せ、例えば、モリブデン とニッケル（Ｍｏ−Ｎｉ）、Ｎｉのみ、等も、基板への金属の接着が、基板のボ ールグリッドアレイパッケージへの変換処理後に、パッケージに対するボールボ ンドの強度が産業的に許容範囲であるという条件にさえ当てはまれば採用が可能 である。選択される金属が金メッキとよく接着することも重要な基準である。す なわち、金属はいかなる処理工程においても金メッキに拡散せず、それらの接着 が、機能的なマイクロ波回路製造へのいかなる工程でも、あるいはシステムの利 用時にも劣化しないことが重要である。 メタル処理に続いて、メタル処理された基板は、好適には、従来から知られた フォトレジスト−露光−現像−エッチング加工（photo resist-expose-develop- etch）でパターン化される。あるいは、望むパターン化を達成するために、メタ ル処理時に基板をマスク処理することができる。パターン化は、パッケージに適 正な機能を付与するため、ＤＣバイアス、ＲＦ信号入力及び出力、マイクロ波回 路取り付け部位、グラウンド平面（ground planes）、シールド、バイアス用の キャプチャーパッド（capture pads）、及び必要な他の特性を提供するために意 図された電磁構造を提供する。マイクロ波回路のオペレーションの障害とならな いようにガード機構を提供することはもちろん重要である。当業界で周知のよう に、前記の全部の機能を提供させるのに必要なパラメータは、２ポートのパッシ ブ、リニア、ロスレスデバイス（two-port passive,linear,lossless device） としてのパッケージのための”Ｓ”行列を使用して以下のように数学的に記述さ れる。 これは、信号伝達に使用されるすべてのペアのポートに対し、パッケージのオ ペレーション周波数バンド内である。この式は、すべての好適な電磁構造レイア ウトが満たさなければならない形状を定義する。しかし、デバイスはこの好適な 式から外れていても製造可能であり、減少した周波数の機能に影響が出るだけで ある。 前記は１個の基板のブランクに対してでも実行され得るが、好適には、典型的 には約４．５インチ（約11.4cm）ｘ４．５インチ（図２）の範囲である大型パネ ル２１のフォーマットの処理に利用される。アレイ材料の厚みはオペレーション 周波数によって定まり、薄い基板材料は高いオペレーション周波数に対して必要 である。パネルフォーマット内でのメタル処理されてパターン化された基板の形 成は、パーフォーマンスにおいて大きなロスがなく、個々の形成よりも経済性に 優れている。このため、ユニットあたりのコストは安くなる。基板のメタル処理 ２９とパターン化の完成でアレイはダイス化され、パッケージへ利用が可能な個 々の基板２が提供される。 ＰＣＢ接続面６（図２ｂ）に対してはボール７が取り付けられなければならな い。ボール７の作成と取り付けは、パッケージ製造の次のステップである。 図４に示すボール７は、最適には、ニッケルでメッキされた銅で製造されてい る。これは材料が安く、選択された取り付け工程での選択された材料との両立性 のためである。好適な取り付け加工は、ニッケルメッキされた銅製ボールと非常 に両立的である共晶ＡｇＣｕブレージング材料（eutectic AgCu brazing materi al）を介して行われる。ボールと取り付け材料とのこの好適な状態によって提供 される別な利点は、低コスト及び金との容易なメッキ加工性である。ＡｇＣｕ共 晶材料（あるいはＣｕＡｇ材料）と両立性を有する他の材料には、当業界で周知 なソリッドニッケル、銀、銀銅及び他のものがある。このような組み合せ材料の 加工条件は、窒素雰囲気中で、約８００℃、１０．０分間である。従って、選択 された材料は劣化することなく、このような加工条件に耐えるものでなければな らない。 他のボール構造材料は一般的に利用される取り付け加工によって決定される。 ＡｕＧｅと共晶ＡｕＳｉ取り付け材料も好適であり、これら材料のブレージング 条件と両立性を有するいかなる導電材料をも利用可能にする。 別なボール材料には、９５％鉛と５％スズの合金、９０％鉛と１０％スズの合 金、あるいは、電子ソルダーオペレーション（electronic solering operation ）に一般的に採用される従来の共晶６３／３７鉛−スズ（ＰｂＳｎ）合金よりも ずっと高い融点を有したいかなる他の合金もが含まれる。 当業者には明確であるが、基板のボールの形状には無限の選択性があり、その １例は図１５ｂに紹介されている。 所定形状のボールの取り付けに続いて、好適にはバレルメッキ加工（barrel p lating process）でパッケージは金メッキされ、部材の保護と、ＲＦボート２２ 、信号パッド１８とＤＣパッド１９（図１、図４、図１７）でのワイヤボンディ ング加工性が提供される。その後、マイクロ波回路１は基板にボンドされる。マ イクロ波回路１の接続はさらに以下で説明する。 図５から図９を解説する。いくつか存在する方法で、リッド２３がオペレーシ ョン可能に接続されたマイクロ波回路１の基板へのボンド加工によって提供され 、電磁シールを提供し、回路のインピーダンスを制御し、マイクロ波回路１を物 理的及び環境的ダメージから保護する。材料、プロフィール、及びボンド加工タ イプにはいくつかの選択肢がある。一般的に、パッケージ基板へのボンディング の材料と方法の選択は、予定される適用と製造コストとに要求される密閉程度に 密接に関連する。 リッドの形成のための好適な材料にはプラスチックとセラミックスが含まれて いる。適当なプラスチック材料には、エポキシ成形組成物（epoxy molding comp ounds）（半導体グレードあるいはその他）、ポリフェニレンスルフィド（polyp henilene sulphide）（ＰＰＳ）ウルテム（Ultem）（ＧＥ製品）及び他の一般的 なエンジニアリング熱硬化性及び熱可塑性材料が含まれている。適当なセラミッ クス材料はアルミナが最適である。なぜなら、アルミナは基板２の好適材料であ るからである。両方に同一材料を採用すると、熱膨張率（ＣＴＥ）がマッチする 。望ましいと考えられる他のセラミックス材料には、基板材料と同様な熱膨張率 を有したフォルステライト（Forsterite）、コルディエライト（Cordierite）、 ガラスセラミックス、及び他のセラミックス材料が含まれる。さらに、別な好適 実施例は、ディープドローン（Deep drawn）されたコバル（Kovar）あるいはニ ッケルをリッド材料として使用する。また、粉体冶金法（power metallurgy met hod）で製造されたＷ−ＣｕとＡｌＳｉＣ製のリッドが適している。 図５から図９のリッド２３は、使用材料のタイプには関係なく、導電性である か、導電的にメッキ３０されていなければならない。コーバルあるいはニッケル のリッド２３ａの場合には、その材料は、優れた導電性と腐食防止のため、金で 表面全体がメッキされているのがよい。コバルとニッケルのリッドの取り付け加 工は、溶接で、あるいはコバルまたはニッケルのリッド２３ａの取り付け部位２ ６に置かれたＡｕＧｅソルダー予備形成２７（solder preform）（図１、図１１ 、図１２）の手段によって行われる。このような予備形成が採用されるときには 、ソルダーと、化学的性質及びメッキ的性質（galvanic）との両立性を考慮して 金属を慎重に選択することが重要である。さらに、このアセンブリの他の要素に 対して害を及ぼさない溶解温度を有したソルダー材料が選択されなければならな い。当業者には理解されようが、ボール７、マイクロ波回路１、基板２、及び金 メッキ等は、全てダメージに対する比較的に低いしきい温度値（temperature th reshold for damage）を有している。合金の多くの選択は、パッケージに悪影響 を及ぼし、よって、経済的に望ましくない。プラスチックあるいはセラミックス のリッド２３ｂの場合には、メタル処理３０は、金属（例：ニッケルあるいは他 の適当な金属）の薄層を、好適には、低温アーク蒸着加工によって金メッキ処理 の前に適用することで実施が可能である。 無電気メッキ（electroless plating）と他の従来式のプラスチックメッキ処 理加工も利用が可能である。これらの加工ではプラスチックリッド（図９参照） の全体にメッキが施される。それ自体はリッドの機能に影響を及ぼさないが、そ のアレンジに好結果をもたらすことなく材料コストを増大させるだけである。 リッド２３を基板２にボンドする好適な接着剤は導電性であり、銀充填エポキ シ、ポリイミド、あるいは他の接着剤が含まれる。 本発明の別実施例は、２ピースタイプのリッド２３ｃ（図１０参照）を採用す る。スペーサ２５は前記のいずれかの方法で基板２に取り付けられ、プレート２ ８はその後にスペーサ２５に同様に取り付けられる。取り付け材料は図１０の３ １として図示されている。このアレンジに実効性を付与するには、前述のリッド と同様に、その材料は導電性でなければならない。このリッド２３ｃは前記と同 一方法でメタル処理が可能である。 図１、図４、図１０、図１１、及び図１２において、マイクロ波回路１は基板 ２の表面４に、２つの好適方法の１つによって電気的に接続される。第１の方法 では、デバイスはワイヤボンド８を使用して、マイクロ波回路１から基板２に接 続される。これはマイクロ回路をパッケージに取り付ける従来方式のアレンジで ある。 本発明には”バンプ”（あるいはフリップチップ）技術も採用が可能である。 バンプはマイクロ波回路１の上か、あるいは、基板２の表面４のトレース３の上 に配置される。どちらの場合（図１１と図１２に図示）も、バンプは電気的にチ ップをパッケージに接続する。マイクロ回路上のバンプ１４は、一般的にＰｂＳ ｎソルダーを使用して、あるいは、Ｃｒ、Ｃｕ及びＡｕの蒸着によって製造され る。パッケーージ上のバンプは、マイクロ波回路表面の場合と同様な方法で提供 が可能である。バンプ技術の採用は、多くの場合に望ましい、さらに小さなパッ ケージを提供する。また、ワイヤボンドによる誘電効果（inductive effects） が介在しないので、さらに優れた高周波パーフォーマンスが達成される。 もちろん、当業者であれば理解しようが、マイクロ波回路はリッドの取り付け 以前に、望むポイントに充分に取り付けられる。 前述したように、本発明の全部材要素の特定アレンジには多数の可能性が存在 する。このガイドファクターは、信号伝達ポートのすべてのペアに対して、意図 するオペレーション周波数の範囲内で［ｓ］行列が次式に可能な限り近くなけれ ばならないことである。 パッケージのパーフォーマンスは、その物理的サイズと、信号反射を起こすこ となく、あるいは他のパーツとのカップリング事故がなく、ＰＣボードからの波 （waves）をボール、バイアス、及びパッドを通じてマイクロ波回路へと送り、 ＰＣＢに戻す性能によって決定される。 図１３から図１７では、いくらかの好適なアレンジが、限定の意図なく説明さ れている。 本発明の別実施例では、ボール７は図１８以降に図示されたバンプ４２で置換 されている。バンプはボールよりも優れた利点を提供する。例えば、パッケージ が、０．００３から０．００６インチ（約0.008cm-約0.015cm）直径の範囲のボ ールを必要とするほど小さい場合である。この状況では、実質的に半球形状ある いはベル形状のバンプで置換することでボールの電気的接続機能を提供すること が望ましい。バンプは０．００４から０．００５インチ（約0.010cm-約0.013cm ）の直径範囲で特に望ましい。バンプは導電材料で製造が可能である。例えば、 ソルダー、スズ−鉛、あるいは他の共晶材料の合金等であり、回路トレースある いは他の特性またはバイアスと接触状態で基板にいかなる方法で提供されてもよ い。バンプの大量生産の方法には、スクリーンプリント、ステンシル、グラバー オフセットプリント（gravure offset print）、あるいは、均一で制御された量 の導電ペーストを望む所定の位置に提供する他の方法がある。バンプはベル形状 あるいは半球断面形状に基板にプリントが可能であるが、一般的には、図２１に 示すように円筒形状にプリントされる。メタルペーストを再溶流（reflow）させ るために加熱すると、再溶流したペーストが適切に制御されれば、ベル形状ある いは半球形状のバンプが提供される。再溶流は、環境温度を、使用された材料の 融点より数度だけ高くし、ペーストの再溶流に充分な短い時間だけ適用すること で実施できる。 電磁パーフォーマンスに対する配慮のため、バンプは２０ＧＨＺ以上の周波数 領域で特に望ましい。さらに、ＲＦボートのＳパラメータの適正な値は、パッケ ージ基板の底部と、パッケージが搭載されるＰＣボードの上面との間のギャップ を減少させることで維持される。 再溶流ペーストの制御は維持されなければならない。さもないと、バンププロ フィールは形成されないであろう。すなわち、ペーストは、予想できない形状と なる多少とも盛り上がった部分となって残るまで、単に横方向に流れるだけであ る。当業者であれば容易に理解しようが、選択されるペーストは、基板のメタル 処理と両立する特性を有したタイプのものである。これで、底部のメタル処理へ のバンプ材料のボンド処理を含むパッケージの冶金特性が向上するであろう。最 適なメタルペーストは、共晶銀−銅合金（eutectic silver-copper alloy）であ る。なぜなら、この材料はメタル処理をウェット（wet）させるからである。あ るいは、鉛−スズ合金または鉛−銀−スズ合金が採用可能である。換言すれば、 ペーストがメタル処理部に対する良好なウェット特性を示すことが望ましい。し かし、この特性のため、再溶流の際に、ペーストが制御不能に流れるという問題 がさらに厄介となる。望むバンプ形状を提供するためには、基板へ適用されるペ ースト量を制御し、ペーストの均一性と固体量（solids content）の制御のため 、プリント面（図示せず）の開口部のサイズを慎重に制御することが重要である 。均一性と固体量の制御により、最終的バンプサイズの正確な予想が可能となる 。なぜなら、バインダーの揮発後に残る金属量が知られるからである。バンプサ イズと形状の制御におそらく最も重要なことは、バンプに関して、ウェット可能 な底部メタル処理層における不連続性（discontinuity）が有利なことである。 これは、メタル処理層がエッチング処理されなければならないことを意味するの ではない（もちろんそのような処理が有利であることに間違いはない）。すなわ ち、望むより多いメタル処理のウエッティングを妨害する特性があるべきだとい うことである。最適には（他の方法も本発明の範囲である）、前記の不連続性を 提供し、あるいは、適当な材料、すなわち、比較的に非ウェット処理性で、高い 再溶 流温度の材料の環状ダムをプリントすることである。ガラスとクロム（chromium ）は適当な材料であり、好適である。ペーストの再溶流温度プロフィールを慎重 に制御し、機械的な振動とガスドラフト（gas drafts）を排除し、バンプの形状 異常を排除することも好都合である。 図２７から図３２において、当業者であれば容易に理解しようが、ＲＦポート ７２にプリント（バンプペーストに関して前述）された、あるいは、なんらかの 手段で提供された環状ダム７０の作用を説明する。一般的に、相互に同形である ダムをプリントすることが望ましい。あるいは、ダムはＲＦポートのレッグ７４ を横断して延びる必要があるだけである。なぜなら、メタル処理部２９は他の目 的でポートの周囲にて除去されているからである。従って、再溶流メタルペース トの流れを妨げる自然の断絶が存在する。図２８と図２９は、環状ダム７０内に 搭載されたシリンダー４０を有したバンプの製造を示す連続図であり、図２９に おいては、ペーストシリンダー４０はバンプ４２形状に再溶流している。図３０ から図３２は、同様な構造を示す別連続図であり、すなわち、ダム、シリンダー 、及び再溶流バンプが示されている。しかしＲＦポート７２とは関連していない 。 別実施例において、図３３と図３４では環状ダム７０は回避されており、エッ チング加工（すなわち、当業界では周知な化学的あるいは他の適当なエッチング 加工）が採用され、環状形状にメタル処理部２９を除去しているが、電気接続を 目的としてメタルブリッジ７６が残されている。パッケージ構造全体の電磁イン テグリティ（integrity）と良好に作用させるため、除去されたメタル処理部分 の正確なサイズを慎重に決定し、制御しなければならない。このブリッジは、慎 重に温度制御された再溶流材料が容易に横断できる程度よりも狭いものであるが 、パッケージが意図した機能を発揮するように充分な電気連通性を提供できるも のである。よって、ベル形状は維持される。電気連通性が望まれるところでは少 なくとも１つのブリッジが存在することが望ましい。しかし、２つ、３つ、ある いは４つであることが好適である。基板のセラミックス材料は一般的にウェット させることが困難であり、エッジ７８に遭遇する再溶流材料の毛管現象と表面張 力 とのため、メタルペーストは意図した箇所以外には流れ込まないであろう。 パッケージに優良な機能を付与するためにはバンプ４２になんらかの仕上げを 施すことが必要である。すなわち、バンプはソルダー処理が可能で、腐食が防止 されなければならない。最適なソルダー処理性付与は、バンプ４２を約２から５ ミクロンの範囲でニッケルコーティングすることである。酸化防止の目的では、 約１２００オングストローム（２から５マイクロインチ）以下の範囲での金メッ キが好適である。 本発明のさらに別な実施例では、図３５に示すように、基板をバンプ金属で満 たされたキャビティ８２を有したグラファイトフィクスチャー（graphite fixtu re）８０に対してクランプ処理（clamp）することでバンプを基板上に成形する ことである。次に、ユニット全体を再溶流温度にまで加熱し、金属を再溶流させ 、メタル処理部２９をウェットさせ、接着させる。基板２のフィクスチャー８０ へのクランプ処理で、グラファイトの平坦面に対する基板の反りによって生じる キャップを、バンプ材料がそのキャビティを回避するのに必要なスペース以下に 効果的に減少させる。よって、バンプは信頼性高く形成される。しかし、バンプ の共平面性（coplanarity）を確実に提供するためには、低いバンプ密度の領域 で金属を追加供給することが必要となろう。なぜなら、これらの領域では、高い バンプ密度の領域よりも金属が少々余計に延びるからである。当業者であれば理 解するであろうが、バンプ密度が高いところでは、バンプ自体が他のバンプに対 していくらかの堰止め効果（damming action）を提供する。 以上、好適実施例を示し、本発明を解説してきたが、多様な改良及び置換は、 本発明の精神と範囲とから逸脱せずに可能であろう。よって、本発明は、説明の みを目的とし、限定の意図なく解説されているものである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パニッカー，エム． ピー． ラマチャン ドラ アメリカ合衆国 カリフォルニア州 93012 カマリロ アラビアン プレイス 6075

Claims (1)

  1. 【特許請求の範囲】 １．マイクロ波回路パッケージであって、 ａ）複数の導電性構造体を含んだ基板と、 ｂ）本パッケージをプリント回路ボードと接続するために、前記基板の第 １面にオペレーション可能に取り付けられた複数の電気的コネクタと、 ｃ）前記基板の第２面で該基板にオペレーション可能に接続されたマイク ロ波回路と、 ｄ）該マイクロ波回路を前記基板内にカプセル化するために、該基板に取 り付けられたカバー体と、 を含んでいることを特徴とするパッケージ。 ２．前記基板はセラミックス材料製であることを特徴とする請求項１記載のパ ッケージ。 ３．前記基板材料は酸化アルミニウム（Ａｌ2Ｏ3）であることを特徴とする請 求項２記載のパッケージ。 ４．前記基板材料は窒化アルミニウムであることを特徴とする請求項２記載の パッケージ。 ５．前記基板はセラミックスガラス製であることを特徴とする請求項１記載の パッケージ。 ６．前記セラミックス材料は予備焼結されていることを特徴とする請求項２記 載のパッケージ。 ７．前記基板材料にはレーザードリル加工とレーザーカット加工とが施されて いることを特徴とする請求項１記載のパッケージ。 ８．前記アルミナは約９０％から１００％の範囲の純度グレードのものである ことを特徴とする請求項３記載のパッケージ。 ９．前記グレードは約９６％から９９％であることを特徴とする請求項８記載 のパッケージ。 １０．前記基板材料は焼き戻し処理されていることを特徴とする請求項１記載の パッケージ。 １１．前記基板材料は約１０ミルから２５ミルの厚みを有していることを特徴と する請求項１記載のパッケージ。 １２．前記レーザードリルされた基板はバイアスを含んでおり、該バイアスは導 電性材料で充填されていることを特徴とする請求項７記載のパッケージ。 １３．前記導電性材料はタングステンと銅のうちの少なくとも片方であることを 特徴とする請求項１２記載のパッケージ。 １４．前記基板は銅インキスクリーン処理されていることを特徴とする請求項１ ２記載のパッケージ。 １５．前記基板は薄フィルムでメタル処理され、パターン化されていることを特 徴とする請求項１４記載のパッケージ。 １６．前記薄フィルムメタル処理はチタンによるものであることを特徴とする請 求項１５記載のパッケージ。 １７．前記薄フィルムメタル処理はニッケルによるものであることを特徴とする 請求項１５記載のパッケージ。 １８．前記基板は基板パネルからカットされたものであることを特徴とする請求 項１記載のパッケージ。 １９．前記パネルは所定数の別体となった基板ユニットを含んでおり、該所定数 は約６０から約２５６であることを特徴とする請求項１８記載のパッケージ。 ２０．前記複数のコネクタは、ボールと、柱形状の金属充填バイアスとで成る群 から選択されていることを特徴とする請求項１記載のパッケージ。 ２１．前記コネクタは、ニッケルと、銅と、ソルダーとで成る群の中の１つを含 んでおり、ニッケルと、金と、ニッケルパラジウムとで成る群の中の１つでメッ キされていることを特徴とする請求項２０記載のパッケージ。 ２２．前記コネクタは溶接によって前記第１面に固定式に取り付けられているこ とを特徴とする請求項１記載のパッケージ。 ２３．前記コネクタはブレージングによって前記第１面に固定式に取り付けられ ていることを特徴とする請求項１記載のパッケージ。 ２４．前記ブレージングはブレージング材料であるＡｇＣｕを利用していること を特徴とする請求項２３記載のパッケージ。 ２５．前記コネクタはソルダー処理によって前記第１面に固定式に取り付けられ ていることを特徴とする請求項１記載のパッケージ。 ２６．前記コネクタは導電性接着剤によって前記第１面に固定式に取り付けられ ていることを特徴とする請求項１記載のパッケージ。 ２７．前記マイクロ波回路はワイヤによって本パッケージ内の基板に接続されて いることを特徴とする請求項１記載のパッケージ。 ２８．前記マイクロ波回路は該回路から延びているバンプによって接続されてい ることを特徴とする請求項１記載のパッケージ。 ２９．前記マイクロ波回路は前記基板の前記第２面から延びているバンプによっ て接続されており、該第２面には前記マイクロ波回路の電気的接続のために回路 トレースが提供されていることを特徴とする請求項１記載のパッケージ。 ３０．前記カバー体は導電性であることを特徴とする請求項１記載のパッケージ 。 ３１．前記カバー体はその下側に導電性メッキ部を含んでいることを特徴とする 請求項１記載のパッケージ。 ３２．前記カバー体は金属材料製であることを特徴とする請求項１記載のパッケ ージ。 ３３．前記カバー体はセラミックス材料製であることを特徴とする請求項１記載 のパッケージ。 ３４．前記カバー体はプラスチック材料製であることを特徴とする請求項１記載 のパッケージ。 ３５．前記導電性メッキ材料は、金と、銅と、ニッケルと、銀とで成る群から選 択されていることを特徴とする請求項３１記載のパッケージ。 ３６．前記導電性メッキは前記カバー体の搭載面に延びており、前記基板の磨か れた平面と前記カバー体との間の電気的接続を提供していることを特徴とする請 求項３１記載のパッケージ。 ３７．前記カバー体は前記基板に溶接可能であることを特徴とする請求項１記載 のパッケージ。 ３８．前記カバー体は前記基板にソルダー可能であり、ソルダーの予備成形体 （preform）が該カバー体と該基板との間に置かれることを特徴とする請求項１ 記載のパッケージ。 ３９．前記予備成形体は約０．００２インチ（約0.005cm）の厚みであることを 特徴とする請求項３８記載のパッケージ。 ４０．前記カバー体と前記基板とは前記マイクロ波回路を密閉式にカプセル化し ていることを特徴とする請求項１記載のパッケージ。 ４１．前記導電性構造体は、導電的に充填されたバイアスと、シールドループと 、コンタクトパッドとのパターンを含んでおり、該パターンはだいたい以下記載 の［ｓ］行列を、信号伝達ポートの各ペアに対して、オペレーション周波数領域 内にて維持していることを特徴とする請求項１記載のパッケージ： ４２．マイクロ波回路パッケージを製造するための方法であって、 ａ）別体となった基板ユニットを形成するステップと、 ｂ）該基板に対する接続要素を準備して、ＰＣボードに接続するステップ と、 ｃ）該接続要素を前記基板の第１面に電気的に取り付けるステップと、 ｄ）マイクロ波回路を該基板の第２面に電気的に取り付けるステップと、 ｅ）カバー体を該基板に対して、その周囲で、前記マイクロ波回路の上に 取り付け、該カバー体と該基板との間でこのデバイスをカプセル化するステップ と、 を含んでいることを特徴とする製造方法。 ４３．前記基板ユニット形成ステップは、 ａ）基板バルク材料を予備焼結するステップと、 ｂ）該バルク材料をドリル加工してバイアス孔を設けるステップと、 ｃ）該バイアス孔を導電性材料で充填するステップと、 ｄ）該充填されたバイアスと共に前記基板材料を焼結するステップと、 ｅ）該材料の両面を導電性材料でスクリーン処理するステップと、 ｆ）焼結し、余分の導電性材料を除去するステップと、 ｇ）前記基板を薄フィルムでメタル処理し、パターン化するステップと、 ｈ）このバルク材料を独立した別体の基板ユニットにダイス化するステッ プと、 を含んでいることを特徴とする請求項４２記載の製造方法。 ４４．前記基板材料はセラミックスであることを特徴とする請求項４３記載の製 造方法。 ４５．前記セラミックスは、アルミナと、窒化アルミニウムと、ガラスセラミッ クスとで成る群から選択されることを特徴とする請求項４４記載の製造方法。 ４６．前記ドリル加工ステップはレーザー式であることを特徴とする請求項４３ 記載の製造方法。 ４７．前記充填ステップは、 ａ）バイアス充填剤を準備するステップと、 ｂ）前記バイアス孔の全長にわたって固体導電性構造体が存在するまで、 前記充填剤を該バイアス孔に適用するステップと、 を含んでいることを特徴とする請求項４３記載の製造方法。 ４８．前記充填剤はタングステンを含んでいることを特徴とする請求項４７記載 の製造方法。 ４９．前記充填剤は銅を含んでいることを特徴とする請求項４７記載の製造方法 。 ５０．前記充填剤はタングステンと銅との混合物を含んでいることを特徴とする 請求項４７記載の製造方法。 ５１．前記スクリーン処理ステップは、銅インキを使用して実施されることを特 徴とする請求項４３記載の製造方法。 ５２．前記薄フィルムメタル処理ステップは、前記基板の各面をチタンでコーテ ィングすることで実施されることを特徴とする請求項４３記載の製造方法。 ５３．前記薄フィルムメタル処理ステップは、前記基板の各面をニッケルでコー ティングすることで実施されることを特徴とする請求項４３記載の製造方法。 ５４．前記薄フィルムメタル処理ステップは、前記基板の各面をチタンとニッケ ルとの２層でコーティングすることで実施されることを特徴とする請求項４３記 載の製造方法。 ５５．前記薄フィルムメタル処理ステップは、低温アーク蒸着処理によって実施 されることを特徴とする請求項４３記載の製造方法。 ５６．前記薄フィルムメタル処理ステップは、無電気メッキ処理によって実施さ れることを特徴とする請求項４３記載の製造方法。 ５７．前記薄フィルムメタル処理ステップは、マグネトロンスパッタリング処理 によって実施されることを特徴とする請求項４３記載の製造方法。 ５８．前記薄フィルムメタル処理ステップは、ストレートフィジカル蒸着処理に よって実施されることを特徴とする請求項４３記載の製造方法。 ５９．前記薄フィルムメタル処理ステップは、エンハンスイオンメッキ処理によ って実施されることを特徴とする請求項４３記載の製造方法。 ６０．前記薄フィルムメタル処理ステップは、化学蒸着処理によって実施される ことを特徴とする請求項４３記載の製造方法。 ６１．前記基板は厚フィルムでメタル処理されることを特徴とする請求項４２記 載の製造方法。 ６２．前記基板はスクリーンプリントされることを特徴とする請求項４２記載の 製造方法。 ６３．前記基板はメタルペーストの焼結処理されたものであることを特徴とする 請求項４２記載の製造方法。 ６４．前記焼結処理ステップは不活性雰囲気内で実施されることを特徴とする請 求項６３記載の製造方法。 ６５．前記ダイス化ステップは、前記バルク材料を独立した別体の基板ユニット にカットするためにレーザーを採用することを特徴とする請求項４３記載の製造 方法。 ６６．前記接続要素準備ステップは、メタルベース構造体と導電性メッキ部とを 有した複数の要素の製造ステップをさらに含んでいることを特徴とする請求項４ ２記載の製造方法。 ６７．前記ベース構造体はボールであることを特徴とする請求項６６記載の製造 方法。 ６８．前記ベース構造体は柱体であることを特徴とする請求項６６記載の製造方 法。 ６９．前記接続要素電気的取り付けステップは、ブレージングと、ソルダー処理 と、接着剤による接着処理とで成る群から選択される処理工程を含んでいること を特徴とする請求項４２記載の製造方法。 ７０．前記マイクロ波回路電気的取り付けステップは、そのデバイスに複数のリ ードをソルダーまたはブレージングし、前記マイクロ波回路にソルダーされ、ま たはブレージングされた端部から前記基板にまで、反対側端部にて複数のリード をソルダーまたはブレージングするステップをさらに含んでいることを特徴とす る請求項４２記載の製造方法。 ７１．前記マイクロ波回路電気的取り付けステップは、前記基板に最も近いデバ イスの表面に導電性バンプを提供するステップを含んでおり、該バンプは、該デ バイスと、前記基板上の複数のトレースとの間に電気的接続を提供することを特 徴とする請求項４２記載の製造方法。 ７２．前記マイクロ波回路電気的取り付けステップは、そのデバイスに最も近い 前記基板の表面に導電性バンプを提供するステップを含んでおり、該バンプは、 該デバイスと、前記基板上の複数のトレースとの間に電気的接続を提供すること を特徴とする請求項４２記載の製造方法。 ７３．前記カバー体取り付けステップは、ブレージングと、溶接と、接着ボンデ ィングとで成る群から選択される処理工程を利用することで達成されることを特 徴とする請求項４２記載の製造方法。 ７４．前記カバー体を少なくとも１つの内面で導電的にメッキするステップをさ らに含んでいることを特徴とする請求項４２記載の製造方法。 ７５．前記導電的メッキステップは、銅と、金と、銀と、ニッケルと、チタンと 、それらの組み合せとで成る群から選択される材料を利用することを特徴とする 請求項７４記載の製造方法。 ７６．前記カバー体メッキステップは、低温アーク蒸着処理によって実施される ことを特徴とする請求項７４記載の製造方法。 ７７．前記カバー体メッキステップは、無電気メッキ処理によって実施されるこ とを特徴とする請求項７４記載の製造方法。 ７８．前記カバー体メッキステップは、マグネトロンスパッタリング処理によっ て実施されることを特徴とする請求項７４記載の製造方法。 ７９．前記カバー体メッキステップは、ストレートフィジカル蒸着処理によって 実施されることを特徴とする請求項７４記載の製造方法。 ８０．前記カバー体メッキステップは、エンハンスイオンメッキ処理によって実 施されることを特徴とする請求項７４記載の製造方法。 ８１．前記カバー体メッキステップは、化学蒸着処理によって実施されることを 特徴とする請求項７４記載の製造方法。 ８２．請求項４１記載の方法によって製造されたマイクロ波回路パッケージ。 ８３．請求項１記載のマイクロ波回路パッケージであって、前記カバー体は、前 記マイクロ波回路を収容する中央空間を定義するスペーサーと、該スペーサー上 に存在するプレートとを含んだ２ピース構造体であり、前記マイクロ波回路を、 前記スペーサーと、前記プレートと、前記基板との間に収納することを特徴とす るパッケージ。 ８４．請求項８３記載のマイクロ波回路パッケージであって、前記収納は密閉状 態であることを特徴とするパッケージ。 ８５．請求項１記載のマイクロ波回路パッケージであって、前記複数のコネクタ はバンプであることを特徴とするパッケージ。 ８６．請求項８５記載のマイクロ波回路パッケージであって、前記バンプは導電 性材料を含んでいることを特徴とするパッケージ。 ８７．請求項８６記載のマイクロ波回路パッケージであって、前記導電性材料は ＡｇＣｕであることを特徴とするパッケージ。 ８８．請求項８７記載のマイクロ波回路パッケージであって、前記ＡｇＣｕは共 晶性であることを特徴とするパッケージ。 ８９．請求項８５記載のマイクロ波回路パッケージであって、前記バンプは前記 第１面にボンドされていることを特徴とするパッケージ。 ９０．請求項８５記載のマイクロ波回路パッケージであって、前記バンプはニッ ケルのコーティングを含んでいることを特徴とするパッケージ。 ９１．請求項９０記載のマイクロ波回路パッケージであって、前記ニッケルのコ ーティングは約２から５ミクロンの範囲であることを特徴とするパッケージ。 ９２．請求項８５記載のマイクロ波回路パッケージであって、前記バンプは酸化 緩和コーティングを含んでいることを特徴とするパッケージ。 ９３．請求項９２記載のマイクロ波回路パッケージであって、前記金メッキは約 １０００オングストロームまでの量であることを特徴とするパッケージ。 ９４．請求項９２記載のマイクロ波回路パッケージであって、前記酸化緩和コー ティングは金コーティングであることを特徴とするパッケージ。 ９５．マイクロ波チップキャリヤーであって、 ａ）第１面と第２面とを有しており、複数の導電性構造体を含んだ基板と 、 ｂ）回路ボードとのインターコネクションのため、前記第１面にオペレー ション可能に取り付けられた複数のバンプ電気的コネクタと、 ｃ）前記第２面にオペレーション可能に取り付けられたマイクロ波回路と 、 ｄ）前記基板に固定され、前記回路を該基板との間でカプセル化している カバー体と、 を含んでいることを特徴とするマイクロ波チップキャリヤー。
JP8526423A 1995-03-02 1996-03-01 Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ Pending JPH10501102A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US39858695A 1995-03-02 1995-03-02
US08/398,586 1995-03-02
PCT/US1996/002815 WO1996027282A1 (en) 1995-03-02 1996-03-01 A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology

Publications (1)

Publication Number Publication Date
JPH10501102A true JPH10501102A (ja) 1998-01-27

Family

ID=23575940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8526423A Pending JPH10501102A (ja) 1995-03-02 1996-03-01 Ｂｇａ ｉ／ｏ ｒｆポートフォーマットとセラミックス基板技術とを使用した９０ｇｈｚまでの周波数領域のマイクロ波回路用の低コスト高性能パッケージ

Country Status (7)

Country Link
US (1) US5832598A (ja)
EP (1) EP0764393B1 (ja)
JP (1) JPH10501102A (ja)
CN (1) CN1166912A (ja)
CA (1) CA2189233A1 (ja)
DE (1) DE69613645T2 (ja)
WO (1) WO1996027282A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538316B2 (en) 2001-03-29 2003-03-25 Kyocera Corporation High frequency semiconductor device housing package
US6566601B2 (en) 2001-03-27 2003-05-20 Kyocera Corporation High frequency semiconductor device housing package and mounting structure for mounting the same
JP2005026650A (ja) * 2003-07-01 2005-01-27 Northrop Grumman Corp 電子デバイスパッケージ組立体
US6906259B2 (en) 1999-07-26 2005-06-14 Katsuhiko Hayashi High frequency module
JP2014175557A (ja) * 2013-03-12 2014-09-22 Nippon Steel & Sumikin Electronics Devices Inc 半導体撮像素子収納用パッケージ
JP2016518030A (ja) * 2013-04-29 2016-06-20 アーベーベー・テクノロジー・アーゲー パワー半導体装置のモジュール配列

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9502326D0 (sv) * 1995-06-27 1995-06-27 Sivers Ima Ab Mikrovågskrets, sådan krets av kapslat utförande, samt användning av mikrovågskretsen i ett kretsarrangemang
DE69718693T2 (de) * 1996-03-08 2003-11-27 Matsushita Electric Ind Co Ltd Elektronisches Bauteil und Herstellungsverfahren
US5879786A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Constraining ring for use in electronic packaging
US5842877A (en) * 1996-12-16 1998-12-01 Telefonaktiebolaget L M Ericsson Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device
FR2758417B1 (fr) * 1997-01-16 1999-04-09 Thomson Csf Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention
FR2758908B1 (fr) * 1997-01-24 1999-04-16 Thomson Csf Boitier d'encapsulation hyperfrequences bas cout
FR2759527B1 (fr) * 1997-02-10 2002-07-19 Alsthom Cge Alkatel Structure monobloc de composants empiles
GB2324649A (en) * 1997-04-16 1998-10-28 Ibm Shielded semiconductor package
US6175287B1 (en) * 1997-05-28 2001-01-16 Raytheon Company Direct backside interconnect for multiple chip assemblies
DE19734032C1 (de) * 1997-08-06 1998-12-17 Siemens Ag Elektronisches Steuergerät mit Kontaktstift sowie Herstellungsverfahren
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
FR2771890B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
FR2771889B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
US6629363B1 (en) * 1998-01-22 2003-10-07 International Business Machines Corporation Process for mechanically attaching a temporary lid to a microelectronic package
WO1999060627A1 (de) * 1998-05-19 1999-11-25 Siemens Aktiengesellschaft Elektronische baugruppe
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
US6483406B1 (en) * 1998-07-31 2002-11-19 Kyocera Corporation High-frequency module using slot coupling
JP2000058691A (ja) * 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
WO2000042636A2 (en) * 1999-01-12 2000-07-20 Teledyne Technologies Incorporated Micromachined device and method of forming the micromachined device
DE19907949C2 (de) * 1999-02-24 2002-11-07 Siemens Ag Steuergerät für ein Kraftfahrzeug
US6812718B1 (en) 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6799976B1 (en) 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7247035B2 (en) 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6324755B1 (en) * 1999-06-17 2001-12-04 Raytheon Company Solid interface module
GB2358957B (en) 1999-10-27 2004-06-23 Ibm Ball grid array module
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6512431B2 (en) 2001-02-28 2003-01-28 Lockheed Martin Corporation Millimeterwave module compact interconnect
US6828663B2 (en) 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
US6727777B2 (en) 2001-04-16 2004-04-27 Vitesse Semiconductor Corporation Apparatus and method for angled coaxial to planar structure broadband transition
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
WO2003049149A2 (en) * 2001-11-30 2003-06-12 Vitesse Semiconductor Corporation Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
TW560231B (en) * 2002-03-27 2003-11-01 United Test Ct Inc Fabrication method of circuit board
US6774742B1 (en) * 2002-05-23 2004-08-10 Applied Microcircuits Corporation System and method for interfacing a coaxial connector to a coplanar waveguide substrate
US6731189B2 (en) * 2002-06-27 2004-05-04 Raytheon Company Multilayer stripline radio frequency circuits and interconnection methods
US7298046B2 (en) * 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
CN100377323C (zh) * 2004-05-26 2008-03-26 华为技术有限公司 一种无引脚封装类器件的返修方法
US7187249B2 (en) 2004-09-24 2007-03-06 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Interconnecting a port of a microwave circuit package and a microwave component mounted in the microwave circuit package
DE102004054597B4 (de) * 2004-11-11 2019-07-25 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
DE102005006281B4 (de) 2005-02-10 2014-07-17 Infineon Technologies Ag Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben
US20060226928A1 (en) * 2005-04-08 2006-10-12 Henning Larry C Ball coax interconnect
FR2889355B1 (fr) * 2005-07-29 2007-10-12 Thales Sa Procede d'assemblage de boitier comportant des composants electroniques et boitier comportant des composants electroniques
US7877866B1 (en) 2005-10-26 2011-02-01 Second Sight Medical Products, Inc. Flexible circuit electrode array and method of manufacturing the same
US20070251719A1 (en) * 2006-04-27 2007-11-01 Rick Sturdivant Selective, hermetically sealed microwave package apparatus and methods
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
WO2009096542A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
GB2461882B (en) * 2008-07-15 2012-07-25 Thales Holdings Uk Plc Integrated microwave circuit
ITMI20092050A1 (it) * 2009-11-23 2011-05-24 Siae Microelettronica Spa Dispositivo ammortizzatore per circuiti integrati operanti a microonde e relativo circuito ammortizzato
CN102970816B (zh) * 2011-09-01 2015-09-09 晨星软件研发(深圳)有限公司 制作于印刷电路板上的球栅阵列
JP2014060245A (ja) * 2012-09-18 2014-04-03 Mitsubishi Electric Corp 半導体装置
US9374853B2 (en) 2013-02-08 2016-06-21 Letourneau University Method for joining two dissimilar materials and a microwave system for accomplishing the same
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
CN103824816B (zh) * 2014-02-24 2016-08-24 中国兵器工业集团第二一四研究所苏州研发中心 一种耐过载的t/r组件一体化气密性封装结构
US9743465B2 (en) * 2014-05-19 2017-08-22 Raytheon Company Microwave module lid
US20170239756A1 (en) * 2016-02-19 2017-08-24 Materion Corporation Laser manufacturing of solder preforms
US20180190593A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Conductive adhesive layer for semiconductor devices and packages
CN109451677A (zh) * 2018-12-11 2019-03-08 安徽华东光电技术研究所有限公司 一种卫通领域35w功率放大模块的加工方法
CN109877439A (zh) * 2019-04-04 2019-06-14 中国电子科技集团公司第五十八研究所 一种外引线成型夹具及焊接方法
CN110610927A (zh) * 2019-08-02 2019-12-24 安徽国晶微电子有限公司 多芯片封装互联结构
RU2749572C1 (ru) * 2020-09-14 2021-06-15 Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") Корпус СВЧ для изделия полупроводниковой электронной техники СВЧ
CN114696777A (zh) * 2020-12-25 2022-07-01 Ngk电子器件株式会社 封装体及其制造方法
US11948893B2 (en) 2021-12-21 2024-04-02 Qorvo Us, Inc. Electronic component with lid to manage radiation feedback

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS495597B1 (ja) * 1969-10-17 1974-02-07
JPS55166941A (en) * 1979-06-13 1980-12-26 Nec Corp Semiconductor device
US4276558A (en) * 1979-06-15 1981-06-30 Ford Aerospace & Communications Corp. Hermetically sealed active microwave integrated circuit
FR2507409B1 (fr) * 1981-06-03 1985-09-13 Radiotechnique Compelec Circuit hyperfrequence, notamment amplificateur a transistor a effet de champ
JPS5999745A (ja) * 1982-11-29 1984-06-08 Nec Corp マイクロ波ロ−ノイズ電界効果トランジスタ用容器
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
US5014115A (en) * 1987-11-16 1991-05-07 Motorola, Inc. Coplanar waveguide semiconductor package
EP0331289A3 (en) * 1988-02-26 1991-04-03 Hitachi, Ltd. Semiconductor device with impedance matching means
US5023624A (en) * 1988-10-26 1991-06-11 Harris Corporation Microwave chip carrier package having cover-mounted antenna element
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US5089881A (en) * 1988-11-03 1992-02-18 Micro Substrates, Inc. Fine-pitch chip carrier
DE3934224A1 (de) * 1989-07-04 1991-01-10 Licentia Gmbh Anordnung zur mikrowellen-integration
US5202648A (en) * 1991-12-09 1993-04-13 The Boeing Company Hermetic waveguide-to-microstrip transition module
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
CA2109441C (en) * 1992-10-29 1997-05-13 Yuhei Kosugi Composite microwave circuit module assembly and its connection structure
JP2823461B2 (ja) * 1992-12-11 1998-11-11 三菱電機株式会社 高周波帯ｉｃ用パッケージ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906259B2 (en) 1999-07-26 2005-06-14 Katsuhiko Hayashi High frequency module
US6566601B2 (en) 2001-03-27 2003-05-20 Kyocera Corporation High frequency semiconductor device housing package and mounting structure for mounting the same
US6538316B2 (en) 2001-03-29 2003-03-25 Kyocera Corporation High frequency semiconductor device housing package
JP2005026650A (ja) * 2003-07-01 2005-01-27 Northrop Grumman Corp 電子デバイスパッケージ組立体
JP4714814B2 (ja) * 2003-07-01 2011-06-29 ノースロップ グラマン システムズ コーポレーション 電子デバイスパッケージ組立体
JP2014175557A (ja) * 2013-03-12 2014-09-22 Nippon Steel & Sumikin Electronics Devices Inc 半導体撮像素子収納用パッケージ
JP2016518030A (ja) * 2013-04-29 2016-06-20 アーベーベー・テクノロジー・アーゲー パワー半導体装置のモジュール配列

Also Published As

Publication number Publication date
EP0764393A1 (en) 1997-03-26
EP0764393A4 (ja) 1997-05-07
WO1996027282A1 (en) 1996-09-06
EP0764393B1 (en) 2001-07-04
DE69613645D1 (de) 2001-08-09
DE69613645T2 (de) 2002-05-08
CN1166912A (zh) 1997-12-03
CA2189233A1 (en) 1996-09-06
US5832598A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
EP0764393B1 (en) A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
US7211934B2 (en) Electronic device and method of manufacturing the same
EP0740340B1 (en) Structure and process for mounting semiconductor chip
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
JPH11214578A (ja) Ｍｍｉｃパッケージ
WO2001001451A2 (en) Microwave circuit packages having a reduced number of vias in the substrate
US20110038132A1 (en) Microstructure Apparatus, Manufacturing Method Thereof, and Sealing Substrate
US10249564B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP4412072B2 (ja) 電子部品の実装方法，半導体モジュール及び半導体装置
JP2003068928A (ja) 高周波用配線基板の実装構造
JP3555831B2 (ja) 半導体装置および電子装置
JPH10275522A (ja) 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ
CN113519048A (zh) 布线基板、电子部件用封装体以及电子装置
JP3660817B2 (ja) 電子回路モジュール
JP5725886B2 (ja) 素子収納用パッケージおよび実装構造体
JP3441194B2 (ja) 半導体装置及びその製造方法
JP3851823B2 (ja) 金属体付配線基板
US20220208690A1 (en) Electronic component module
JP3935054B2 (ja) 配線基板
JP3954396B2 (ja) 金属体付配線基板
JP3986832B2 (ja) 金属体付配線基板
Humpston The essential role of gold in the fabrication of microwave electronics systems
JPH08167674A (ja) 半導体素子搭載用パッケージ
JP3838888B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004055570A (ja) 高周波用パッケージ