JP5518086B2 - 素子収納用パッケージおよび実装構造体 - Google Patents

素子収納用パッケージおよび実装構造体 Download PDF

Info

Publication number
JP5518086B2
JP5518086B2 JP2011534219A JP2011534219A JP5518086B2 JP 5518086 B2 JP5518086 B2 JP 5518086B2 JP 2011534219 A JP2011534219 A JP 2011534219A JP 2011534219 A JP2011534219 A JP 2011534219A JP 5518086 B2 JP5518086 B2 JP 5518086B2
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
dielectric
heat transfer
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011534219A
Other languages
English (en)
Other versions
JPWO2011040329A1 (ja
Inventor
真広 辻野
守 木ノ下
清茂 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011534219A priority Critical patent/JP5518086B2/ja
Publication of JPWO2011040329A1 publication Critical patent/JPWO2011040329A1/ja
Application granted granted Critical
Publication of JP5518086B2 publication Critical patent/JP5518086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体に関する。
従来から、誘電体層の一主面に信号線路を形成し、誘電体層の他主面にグランド層を形成した入出力端子を有する素子収納用パッケージが知られている（例えば、特開平８−２２７９４９号公報）。現在、信号線路に伝送される信号を、マイクロ波、ミリ波等の高周波としても、電磁波の漏れが少なく、高周波伝送特性に優れた素子収納用パッケージが求められている。本発明は、高周波伝送特性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。
本発明の一実施形態に係る素子収納用パッケージは、上面に素子の実装領域を有する基板と、前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体を備えている。さらに、素子収納用パッケージは、前記貫通孔に設けられ、前記枠体の内外に延在する第１誘電体層と、前記第１誘電体層上に形成され前記枠体の内外を電気的に接続する信号線路と、前記第１誘電体層の下面に形成される第１グランド層と、平面透視して前記枠体と重なる領域であって前記信号線路上に形成される第２誘電体層と、前記第２誘電体層の上面に形成される第２グランド層と、前記第２誘電体層内に設けられ前記信号線路に沿って前記枠体内から前記枠体外にまで延在される金属層と、を有する入出力端子を備えている。そして、前記金属層は、前記第２誘電体層から前記第１誘電体層にまで前記第１グランド層および前記第２グランド層に接続して形成されるとともに、前記信号線路と離間して設けられることを特徴とする。
また、本発明の第２実施形態に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージに実装された素子を備えたことを特徴とする。
本実施形態に係る素子収納用パッケージの概観斜視図である。 本実施形態に係る素子収納用パッケージの入出力端子の概観斜視図である。 図２に示すＸ−Ｘ’に沿った入出力端子の断面図である。 信号線路と金属層との配置関係を示す透過斜視図である。 図５（Ａ）は、第１誘電体層の分解斜視図であって、図５（Ｂ）は、第２誘電体層の分解斜視図である。 一変形例に係る入出力端子の概観を示す斜視図である。 図６に示すＹ−Ｙ’に沿った入出力端子の断面図である。 一変形例に係る入出力端子の概観を示す斜視図である。 図８に示すＺ−Ｚ’に沿った第１誘電体層の断面図である。 一変形例に係る入出力端子の概観を示す斜視図である。 一変形例に係る入出力端子の概観を示す斜視図である。 図１１に示すＹｘ−Ｙ’ｘに沿った入出力端子の断面図である。 一変形例に係る入出力端子の断面図である。 一変形例に係る入出力端子の断面図である。 一変形例に係る入出力端子の断面図である。 一変形例に係る入出力端子の概観を示す斜視図である。 図１６に示すＹｙ−Ｙ’ｙに沿った入出力端子の断面図である。
以下に添付図面を参照して、本発明にかかる素子収納用パッケージの実施形態を詳細に説明する。なお、本発明は以下の実施形態に限定されないものである。
＜素子収納用パッケージの概略構成＞
図１は、本実施形態に係る素子収納用パッケージ１を示す概観斜視図である。図２は、図１の素子収納用パッケージ１に用いられる入出力端子の概観斜視図である。素子収納用パッケージ１は、電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。
素子収納用パッケージ１は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ等の受動素子からなる素子２を実装するのに用いるものである。なお、素子収納用パッケージ１に素子２を実装したものを実装構造体１Ｘとする。
素子収納用パッケージ１は、上面に素子２の実装領域Ｒを有する基板３と、基板３上であって実装領域Ｒの外周に沿って設けられ、一部に貫通孔Ｈを有する枠体４と、貫通孔Ｈに設けられ、枠体４内外を電気的に接続する入出力端子５とを備えている。
基板３は、平面視したとき四角形状に形成された部材である。基板３は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。基板３は、熱伝導率を良好にして、実装領域Ｒに実装した素子２から発生する熱を効率良く基板３を介して外部に放散させる機能を備えている。なお、基板３の熱伝導率は、例えば、１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。
また、基板３は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板３の一辺の長さは、例えば、３ｍｍ以上５０ｍｍ以下に設定されている。また、基板３の厚みは、例えば、０．３ｍｍ以上５ｍｍ以下に設定されている。
また、基板３の表面は、酸化腐食の防止、または実装領域Ｒに素子２をろう付けしやすくするために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の鍍金層が形成されている。基板３の実装領域Ｒは、基板３の上面に枠体４を接続したときに、枠体４と接続されない領域である。なお、本実施形態では、基板３の形状を四角形状としているが、素子を実装することが可能であれば、四角形状に限られず、多角形状または楕円形状等であってもよい。
枠体４は、基板３の実装領域Ｒの外周に沿って接続され、実装領域Ｒに実装する素子を外部から保護するための部材である。また、枠体４は、側面の一部に入出力端子５を設ける貫通孔Ｈが形成されている。枠体４は、ろう材を介して基板３にろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミ二ウムまたはマグネシウム等からなり、ニッケル、カドミウムまたは燐等の添加物を含有させてもよい。
また、枠体４は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体４は、実装領域Ｒに素子２が実装されている状態で、素子２から発生する熱を効率良く枠体４の外部に発散させる機能を備えている。なお、枠体４の熱伝導率は、例えば、１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。
枠体４上には、実装領域Ｒに素子２が実装された状態で、蓋体６が設けられる。蓋体６は、基板２と枠体４とで囲まれる空間を封止する機能を備えている。蓋体６は、例えばろう材を介して枠体４上にろう付けされる。なお、蓋体６は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。
ここで、入出力端子５について説明する。図３は、図２に示すＸ−Ｘ’に沿った入出力端子５の断面図である。また、図４は、図２に示す信号線路と金属層との配置関係を示す透過斜視図である。
貫通孔Ｈに設けられる入出力端子５は、枠体４の内外に延在される第１誘電体層７と、第１誘電体層７上に形成され枠体４の内外を電気的に接続する信号線路８と、第１誘電体層７の下面に形成される第１グランド層９ａと、平面透視して前記枠体と重なる領域であって信号線路８上に形成される第２誘電体層１０と、第２誘電体層１０の上面に形成される第２グランド層９ｂと、第２誘電体層１０の内に設けられ信号線路８に沿って枠体４内から枠体４外にまで延在される金属層１１と、を備えている。なお、第１グランド層９ａと第２グランド層９ｂを総称する場合、グランド層９と称する。ここでは、信号線路８とグランド層９がペアで、高周波伝送線路として機能する。
信号線路８は、所定の電気信号を伝達する機能を備えている。信号線路８は、例えば、マイクロストリップ線路またはコプレーナ線路として用いる。信号線路８は、例えば、タングステン、モリブデン、マンガン、銅、銀、金、アルミニウム、ニッケルまたはクロム等の金属材料、あるいはこれらの混合物、あるいはこれらの合金等からなる。信号線路８の線路幅は、信号線路８に伝わる信号の波長の４分の１以下であって、例えば、０．０５ｍｍ以上０．５ｍｍ以下に設定されている。
信号線路８には、リード端子１２が形成される。リード端子１２は、外部の電子機器等と素子２とを電気的に接続するための部材である。リード端子１２は、ろう材を介して、信号線路８上に接続される。そして、信号線路８とリード端子１２とが電気的に接続される。
また、第１グランド層９ａは、第１誘電体層７の下面に形成されている。そして、第１グランド層９ａは、第１誘電体層７の下面から第１誘電体層７の側面を介して第２誘電体層１０の側面にまで形成されている。そして、第２誘電体層１０の側面から第２誘電体層１０の上面に形成される第２グランド層９ｂと接続されている。このように、グランド層９は、図２または図３に示すように、第１誘電体層７および第２誘電体層１０の外表面に形成されている。グランド層９は、共通の電位、例えばアース電位にする機能を備えている。また、グランド層９は、例えば、銅、銀、タングステン、モリブデン、マンガン、金、アルミニウム、ニッケルまたはクロム等の金属材料、あるいはダイヤモンド、あるいはこれらの混合物、あるいはこれらの合金等からなる。グランド層９は、平面視して信号線路８と重なる領域に形成されている。枠体４は、金属材料からなり、グランド層９と枠体４とは電気的に接続されている。
第１誘電体層７および第２誘電体層１０は、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウムまたは窒化珪素等の無機材料、あるいはエポキシ樹脂、ポリイミド樹脂またはエチレン樹脂等の有機材料、あるいはアルミナまたはムライト等のセラミック材料、あるいはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。なお、第１誘電体層７および第２誘電体層１０の厚みは、信号線路８に伝わる信号の波長の２分の１以下であって、例えば、０．１ｍｍ以上１．０ｍｍ以下に設定されている。
また、第１誘電体層７または第２誘電体層１０には、多数のフィラーが含有されていても構わない。第１誘電体層７または第２誘電体層１０が有機材料からなる場合、第１誘電体層７または第２誘電体層１０にフィラーが含有されていることによって、第１誘電体層７または第２誘電体層１０の硬化前の粘度を調整することができ、第１誘電体層７または第２誘電体層１０の厚み寸法を所望の値に近づけることができる。フィラーは、球状であって、フィラーの径は、例えば、０．０５μｍ以上６μｍ以下に設定されており、熱膨張率は、例えば−５ｐｐｍ／℃以上５ｐｐｍ／℃以下である。なお、フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウムまたは水酸化アルミニウム等から成る。
また、第１誘電体層７または第２誘電体層１０に含有されるフィラーの比誘電率は、第１誘電体層７または第２誘電体層１０を構成する材料の比誘電率よりも小さく設定することができる。このように、第１誘電体層７または第２誘電体層１０の比誘電率よりも小さい低誘電率のフィラーとすることで、誘電体層全体を更に低誘電率化することができ、信号線路８に伝送される信号の伝送効率を向上させることができる。
また、フィラーは、絶縁性のフィラーとすることができる。フィラーを絶縁性とすることで、信号線路８に伝わる信号の特性インピーダンスへの影響を低減することができる。
第２誘電体層１０内には、金属層１１が設けられている。金属層１１は、信号線路８に沿って枠体４内から枠体４外にまで延在されている。
金属層１１は、第２誘電体層１０の内壁面から第２誘電体層１０の外壁面にまで形成されている。つまり、金属層１１は、枠体４で囲まれる空間内から枠体４で囲まれない空間外にまで形成されている。なお、金属層１１は、例えば、銅、銀、タングステン、モリブデンまたはマンガン等の金属材料、あるいはダイヤモンド、あるいはこれらの混合物、あるいはこれらの合金等からなる。また、金属層１１の熱伝導率は、例えば、２０Ｗ／ｍ・Ｋ以上５００Ｗ／ｍ・Ｋ以下に設定されている。なお、金属層１１の厚みは、例えば、０．０１ｍｍ以上０．５ｍｍ以下に設定されている。
枠体４内は、素子２から発生する熱に起因して、枠体４外に比べて高温になりやすい。特に、マイクロ波またはミリ波等の高周波を信号線路に伝送させた場合、高周波に起因して信号線路が高温になることがある。そのため、枠体４内の素子２の温度が上昇して、素子２の電気特性が変化する虞がある。金属層１１は、枠体４内から熱が伝わり、さらに伝わった熱が枠体４外に放散される。その結果、素子２から発生する熱が枠体４内でこもるのを抑制することができる。
また、金属層１１は、入出力端子５を平面透過したとき、信号線路８の両側にそれぞれ形成されている。信号線路８は、マイクロ波またはミリ波等の高周波を発生する際に熱が発生する。信号線路８に発生する熱は、断面視して信号線路８を中心にその周りに放散して、信号線路８で発生した熱が枠体４内にこもる虞がある。そこで、信号線路８の両側にそれぞれ金属層１１を設けることで、信号線路８で発生した熱を金属層１１に効率良く伝えることができる。
また、金属層１１は、図３または図４に示すように、第２誘電体層１０から第２誘電体層１０まで両者に接続して形成されている。そして、金属層１１は、信号線路８と離間して設けられている。金属層１１は、信号線路８に沿って板状に形成されることで、信号線路８から熱が効果的に伝わる。
また、金属層１１は、第２誘電体層１０の下端から第１誘電体層７中を介して第２グランド層９ｂにまで延在されている。また、金属層１１は、第２誘電体層１０の上端にまで延在され、第２誘電体層１０の上面に位置する第２グランド層９ｂとも接続される。そして、金属層１１は、グランド層９と接続されることで、例えば、アース電位となる。そのため、信号線路８の高周波信号に基づいて発生する電界を金属層１１が遮蔽することができる。このように、金属層１１に電界遮蔽効果をもたせることで、信号線路８から発生する電界に起因して素子２の高周波伝送特性が変化するのを抑制することができる。
また、素子収納用パッケージ１に、素子２を半田等のバンプを介してフリップチップ実装することで、実装構造体１Ｘを構成することができる。ＩＣまたはＬＳＩ等の半導体素子を実装する場合は、半導体素子としては、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素等を用いることができる。
本実施形態によれば、信号線路８に沿って枠体４の内外にまで延在する金属層１１を設けることで、枠体４内の熱を枠体４外に伝え、枠体４内の温度が枠体４外の温度に比べて高温になるのを抑制することができ、放熱性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することができる。
ここで、仮に、入出力端子５内において、平面視したときに第２誘電体層１０の一端から他端にまで連続して金属層１１を形成せずに、金属層１１を分断するようにして、金属層１１をグランド層として機能する複数の金属柱に変更した場合を想定する。かかる場合、信号線路８に伝送される信号は、当該金属柱から反射して進行するものと、隣接する金属柱の間を通過して第１誘電体層７または第２誘電体層１０の側面に形成されるグランド層９から反射して進行するものとがある。そのため、金属層１１を複数の金属柱とした場合は、マイクロ波またはミリ波等の高周波において信号線路８に伝送される信号は、信号のモード変換が頻繁に発生し、電磁波の漏れが多い信号となってしまう。
また、金属層１１に代えて、複数の金属柱に変更した場合は、第１誘電体層７および第２誘電体層１０のそれぞれに複数のビア孔を形成した後、該ビア孔に金属ペーストを充填して金属柱を設ける。そして、第１誘電体層７上に第２誘電体層１０を積層してから、両層を一体焼成する。しかしながら、仮に、ミリ波等の高周波に対応可能な金属柱を形成しようとした場合は、ビア孔は非常に微細な大きさにしなければならない。かかる場合は、ビア孔の径は、例えば０．０１ｍｍ以上０．５ｍｍ以下の大きさとなり、機械的にパンチを用いてビア孔を設けることは非常に困難であって、レーザー光を用いてビア孔を用いることが想定される。しかし、レーザー光を用いたとしても、ビア孔の径は非常に小さな大きさになるため、ビア孔を設ける場所を制御して、平面視してライン上に複数のビア孔を１列に設けることは困難である。
また、第１誘電体層７および第２誘電体層１０に設けるビア孔は、所望する箇所から少しでも位置ずれが起きると、第１誘電体層７中の金属柱と第２誘電体層１０中の金属柱が接続されない虞があり、電磁波の漏れやすい構造になってしまう。また、ビア孔が非常に微細な大きさになると、ビア孔内部に導体ペースト等による充填が困難となり、金属柱に導通不良が生じ易くなる。また、本実施形態においては入出力端子５が非常に小型であって、例えば、第１誘電体層７および第２誘電体層１０の厚みは、０．１ｍｍ以上１．０ｍｍ以下に設定されているので、例えばレーザー光を用いてビア孔を開ける際に、入出力端子５がビア孔を空ける熱によって変形してしまう虞がある。このように、金属層１１に代えて、複数の金属柱に変更した構造は、製造工程が煩雑になって、製造歩留まりが低下してしまう。
一方、本実施形態によれば、信号線路８に沿って枠体４の内外にまで延在される金属層１１を連続して設けることで、信号の同軸モード状態を長く保つことができ、電磁波の漏れが発生しにくい、電気特性の優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することができる。また、第１誘電体層７および第２誘電体層１０は、金属層１１とともに一体焼成することで作成することができ、製造工程を単純化するとともに、製造歩留まりを向上することができる。
＜素子収納用パッケージの製造方法＞
ここで、図１に示す素子収納用パッケージ１および実装構造体１Ｘの製造方法を説明する。
まず、基板３、枠体４のそれぞれを準備する。基板３、枠体４のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
次に、入出力端子５を準備する。ここでは、第１誘電体層７および第２誘電体層１０の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等の場合の入出力端子５の作製方法について説明する。
具体的には、第１誘電体層７および第２誘電体層１０の材料が酸化アルミニウム質焼結体から成る場合は、先ず、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に有機バインダー、可塑剤または溶剤等を添加混合して泥漿状と成す。
そして、第１誘電体層７および第２誘電体層１０の型枠を準備する。第１誘電体層７は、図５（Ａ）に示すように、三つに分解される。その三つは、上面に信号線路８が形成され、下面にグランド層９が形成される第１基体７ａと、信号線路８の両側を挟むように金属層１１を形成する第２基体７ｂ、第３基体７ｃとからなる。
第１誘電体層７の型枠は、第１基体７ａ、第２基体７ｂおよび第３基体７ｃとのそれぞれの型枠のことである。そして、型枠内に、泥漿状の酸化アルミ二ウム質の材料を充填し、焼結前の第１基体７ａ、第２基体７ｂおよび第３基体７ｃを取り出す。
第２誘電体層１０は、図５（Ｂ）に示すように、三つに分解される。その三つは、第１基体７ａ上に設ける第４基体１０ａ、第２基体７ｂ上に設ける第５基体１０ｂ、第３基体７ｃ上に設ける第６基体１０ｃとからなる。第２誘電体層１０の型枠は、第４基体１０ａ、第５基体１０ｂおよび第６基体１０ｃとのそれぞれの型枠のことである。そして、型枠内に、泥漿状の酸化アルミ二ウム質の材料を充填し、焼結前の第４基体１０ａ、第５基体１０ｂおよび第６基体１０ｃを取り出す。
また、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。
そして、取り出した前駆体の第１基体７ａ、第２基体７ｂ、第３基体７ｃ、第４基体１０ａ、第５基体１０ｂおよび第６基体１０ｃのそれぞれに対して、例えばスクリーン印刷法を用いて、所定箇所に金属ペーストを塗る。そして、それぞれの基体を組み合わせて、第１誘電体層７および第２誘電体層１０としたときに、信号線路８およびグランド層９となるようにする。
次に、前駆体の第１誘電体層７上に前駆体の第２誘電体層１０を載せて加圧させることで、両者密着させる。そして、約１６００℃の温度で焼成することにより、セラミックスからなる入出力端子５を作製することができる。
そして、準備した枠体４の貫通孔Ｈに、入出力端子５を、ろう材を介してろう接により接続する。このようにして、素子収納用パッケージ１を作製することができる。
次に、素子収納用パッケージ１に半田を介して素子２を実装し、枠体４上に蓋体６を設けることで、実装構造体１Ｘを作製することができる。
＜変形例＞
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。ここで、上述した実施形態に係る変形例について説明する。なお、本実施形態の変形例に係る素子収納用パッケージのうち、本実施形態に係る素子収納用パッケージと同様な部分については、同一の符号を付して適宜説明を省略する。
＜変形例１＞
図６は、変形例１に係る入出力端子の概観斜視図であって、図７は、図６のＹ−Ｙ’に沿った入出力端子の断面図である。
上記実施形態では、信号線路８と重ならない領域に金属層１１を設けたが、これに限られない。例えば、図６または図７に示すように、金属層１１とは別に、信号線路８と重なる領域に伝熱層１３を追加して設けても良い。
伝熱層１３は、第１誘電体層７中に設けられる。伝熱層１３は、枠体４内から枠体４外にまで延在されており、枠体４内の熱を枠体４外にまで伝える機能を備えている。伝熱層１３は、信号線路８の上面に沿った方向に形成される。そして、伝熱層１３は、第１誘電体層７中で金属層１１と接続され、さらに第１誘電体層７の側面に形成されるグランド層９と接続される。本変形例は、金属層１１に加えて、伝熱層１３を加えることで、放熱効果を向上させることができる。
＜変形例２＞
図８は、変形例２に係る入出力端子の概観斜視図であって、図９は、図８のＺ−Ｚ’に沿った入出力端子の断面図である。
図８または図９に示すように、金属層１１を第２誘電体層１０の壁面から第１誘電体層７の上面にまで延在されていてもよい。金属層１１の一部１１ａが、第１誘電体層７の上面にまで延在されることで、金属層１１の枠体４外での露出する面積を大きくすることができ、金属層１１の放熱効果を向上させることができる。
また、金属層１１の一部１１ａを、平面視して第２誘電体層１０と重なる第１誘電体層７中から第２誘電体層１０と重ならない第１誘電体層７中にまで延在する。そして、一対の金属層１１の間に、信号線路８が配置されることで、信号線路８の周囲の電界遮蔽の変化を徐々に変えることができる。その結果、信号線路８中に伝送される信号の電気特性の変化を抑制することができる。
信号線路８を伝送する信号は、グランドとして機能する層までの距離がより短い方が、信号がグランドとして機能する層から反射する時間を短くすることができ、より高周波の信号とすることができる。一方、図２に示す実施形態の場合、信号線路８を取り囲むグランドとして機能する金属層１１が、平面視したときに第２誘電体層１０と重なる第１誘電体層７中から第２誘電体層１０と重ならない第１誘電体層７中にまで延在して設けられていないため、平面視したときに第２誘電体層１０と重なる第１誘電体層７と、第２誘電体層１０と重ならない第１誘電体層７との境界において、信号線路８から第１誘電体層７または第２誘電体層１０の側面に形成されるグランド層９に向かって電界が発生する。
そのため、図８または図９に示すように、当該境界から第１誘電体層７中にまで金属層１１を延在することで、当該境界において信号線路８から第１誘電体層７または第２誘電体層１０の側面に形成されるグランド層９に向かって発生する電界を遮蔽することができ、信号線路８中に伝送される信号の高周波伝送特性を良好にすることができる。
＜変形例３＞
図１０は、変形例３に係る入出力端子の概観斜視図であって、第１誘電体層７と第２誘電体層１０との間に介在される信号線路８の透過斜視図である。
図１０に示すように、平面視して第２誘電体層１０と第１誘電体層７とが重なる領域の信号線路８の平面方向の厚みを変形させてもよい。平面視して第２誘電体層１０と重ならない領域の信号線路８の平面方向の厚み幅より、第２誘電体層１０と重なる領域の信号線路８の平面方向の厚み幅を小さくすることで、信号線路８中に伝送される信号の電気的特性を所望の特性にすることができる。
＜変形例４＞
図１１は、変形例４に係る入出力端子の概観斜視図であって、図１２は、図１１のＹｘ−Ｙ’ｘに沿った入出力端子の断面図である。
上記実施形態では、第１誘電体層７または第２誘電体層１０内に、フィラーを含有させて比誘電率を小さく設定していたが、これに限られない。図１２に示すように、例えば、断面視して信号線路８の周囲に位置する部材ｍ１を、その部材ｍ１の外周に位置する部材ｍ２よりも誘電率を小さく設定する。
部材ｍ１は、図１２に示すように、断面視して、一対の金属層１１で挟まれる領域に存在する。また、部材ｍ１は、後述する上下に位置する第１伝熱層１３ａおよび第２伝熱層１３ｂの間に位置する。
部材ｍ１は、部材ｍ２に比べて多数の閉気孔を含有するポーラス材料にすることにより、部材ｍ２よりも低誘電率にすることができる。また、部材ｍ１を部材ｍ２よりも低誘電率の材料を選択することにより、低誘電率化を図ることができる。なお、部材ｍ１は、例えば、低誘電率材料であるガラスセラミック材料等を用いることができる。なお、本変形例に係る入出力端子は、複数の部材から構成されるが、例えば、部材同士の接合箇所に、メタライズ加工あるいはめっきを施した後に、両部材をろう接、半田接合等により一体化することができる。
信号線路８に伝送される信号を、マイクロ波またはミリ波等の高周波にすると、信号線路８と金属層１１との間の距離を小さくして、部材ｍ１を小型化しなければならないが、部材ｍ１を低誘電率化することにより、信号線路８に伝送される信号を高周波としても、金属層１１同士の間を大きくすることが可能になり、部材ｍ１のサイズを大きくすることができ、製造時に入出力端子の部品取扱い・部品組立てを容易にすることができる。
また、第１誘電体層７中に伝熱層としての第１伝熱層１３ａを設け、第２誘電体層１０中に伝熱層としての第２伝熱層１３ｂを設ける。第１伝熱層１３ａおよび第２伝熱層１３ｂは、枠体４内から枠体４外にまで延在されており、枠体４内の熱を枠体４外にまで伝える機能を備えている。
また、入出力端子の下面に位置するグランド層９と第１伝熱層１３ａとの間、あるいは入出力端子の上面に位置するグランド層９と第２伝熱層１３ｂとの間に、複数のビア導体１４を設け、グランド層９と伝熱層１３ａ、あるいはグランド層９と伝熱層１３ｂのグランド機能の特性を向上させてもよい。ビア導体１４は、セラミックグリーンシートにレーザー光にてビア孔を形成し、それに導体を印刷することによって形成することができる。
なお、本変形において、入出力端子５は、部材ｍ１の誘電率がその周囲の誘電率よりも小さく設定したのであれば、第１伝熱層１３ａの下部に位置する第１誘電体層７の一部と、第２伝熱層１３ｂの上部に位置する第２誘電体層１０の一部を取り除いたものであってもよい。
＜変形例５＞
図１３は、変形例５に係る入出力端子の断面図である。変形例４では、一対の金属層１１の間に位置する部材ｍ１の誘電率が、その周囲の誘電率よりも小さく設定されていたが、これに限られない。図１３に示すように、例えば、第１誘電体層７と第２誘電体層１０をそれぞれ複数の層から構成するとともに、信号線路８近傍に位置する層の誘電率を、その周囲に位置する層よりも小さく設定する。
図１３では、第１誘電体層７の第１伝熱層１３ａの上部の誘電率を、第１誘電体層７の第１伝熱層１３ａの下層部の誘電率よりも小さく設定するとともに、第２誘電体層１０の第２伝熱層１３ｂの下部の誘電率を、第２誘電率１０の第２伝熱層１３ｂの上部の誘電率よりも小さく設定している。
第１誘電体層７または第２誘電体層１０の中で、誘電率の異なる境界に位置する層同士を接続する方法としては、予めその境界にメタライズ加工やめっき等の接続層を施し、その接続層を介して一体接続することができる。
なお、本変形例は、図１４に示すように、第１誘電体層７は単一層からなり、第１誘電体層７と第２誘電体層１０の第２伝熱層１３ｂの下部の誘電率は第１誘電体層７の第２伝熱層１３ｂの上部の誘電率よりも小さく設定してもよい。また、図１５に示すように、第２誘電体層１０は単一層からなり、第２誘電体層１０と第１伝熱層１３ａの上部の第１誘電体層７の誘電率は第１伝熱層１３ａの下部の誘電率よりも小さく設定してもよい。
＜変形例６＞
図１６は、変形例６に係る入出力端子の概観斜視図であって、図１７は、図１６のＹｙ−Ｙ’ｙに沿った入出力端子の断面図である。
第１誘電体層７の下面には、第１グランド層９ａが形成されている。また、第１誘電体層７の上面には第１伝熱層１３ａが形成されている。そのため、第１誘電体層７は、第１伝熱層１３ａを基準に上部と下部に分かれている。また、第１伝熱層１３ａの下部には、図１７に示すように、第１伝熱層１３ａの下部を上下に導通するビア導体１４が形成されている。
仮に、第１誘電体層７に代えて、第１誘電体層７の厚みに相当する厚みの金属板を用いた場合について説明する。マイクロ波またはミリ波等の高周波が流れる入出力端子は、電磁波の影響を抑えるために、非常に小型にする必要がある。そのため、第１誘電体層７に代えて金属板を用いると、金属板と第２誘電体層１０との熱膨張係数の違いに起因して、第２誘電体層１０が金属板から剥離する虞が大きい。このように、第２誘電体層１０は、金属板に対して反りかえるようにして金属板から剥離しやすい。
一方、変形例６によれば、第２誘電体層１０の下面に金属体でなく、第２誘電体層１０と同様に熱膨張係数が近似するセラミック材料からなる第１誘電体層７を用いることで、第１誘電体層７に対して第２誘電体層１０が熱膨張を起こしたとしても、両層の熱膨張係数が近似するために、第１誘電体層７と第２誘電体層１０が剥離するのを抑制することができる。
また、変形例６は、第１誘電体層７の全表面および第１誘電体層７内に複数のビア導体１４を設けることで、第１誘電体層７のグランド機能を維持するとともに、第１誘電体層７が第２誘電体層１０に対して剥離するのを抑制することができる。

Claims (6)

  1. 上面に素子の実装領域を有する基板と、
    前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、
    前記貫通孔に設けられ、前記枠体の内外に延在する第１誘電体層と、前記第１誘電体層上に形成され前記枠体の内外を電気的に接続する信号線路と、前記第１誘電体層の下面に形成される第１グランド層と、平面透視して前記枠体と重なる領域であって前記信号線路上に形成される第２誘電体層と、前記第２誘電体層の上面に形成される第２グランド層と、前記第２誘電体層内に設けられ前記信号線路に沿って前記枠体内から前記枠体外にまで延在される金属層と、を有する入出力端子と、を備え、
    前記金属層は、前記第２誘電体層から前記第１誘電体層にまで前記第１グランド層および前記第２グランド層に接続して形成されるとともに、前記信号線路と離間して設けられているとともに、
    前記金属層は、平面透視して前記信号線路の両側にそれぞれ形成されている素子収納用パッケージ。
  2. 請求項１に記載の素子収納用パッケージであって、
    前記第１誘電体層および前記第２誘電体層はそれぞれ複数部材からなり、
    前記第１誘電体層の内部および前記第２誘電体層の内部には、前記第１グランド層および前記第２グランド層の少なくとも一方に電気的に接続される伝熱層がそれぞれ設けられており、
    断面視して前記一対の伝熱層と前記一対の金属層とで囲まれる領域の誘電率は、前記一対の伝熱層と前記一対の金属層とで囲まれる領域の外部に位置する前記第１誘電体層および前記第２誘電体層の部材よりも誘電率が小さいことを特徴とする素子収納用パッケージ。
  3. 請求項１に記載の素子収納用パッケージであって、
    前記第１誘電体層および前記第２誘電体層はそれぞれ複数部材からなり、
    前記第１誘電体層の内部および前記第２誘電体層の内部には、前記第１グランド層および前記第２グランド層の少なくとも一方に電気的に接続される伝熱層がそれぞれ設けられており、
    前記伝熱層と前記第１誘電体層の下面との間、あるいは前記伝熱層と前記第２誘電体層の上面との間には、複数のビア導体が設けられていることを特徴とする素子収納用パッケージ。
  4. 請求項１に記載の素子収納用パッケージであって、
    前記第１誘電体層は複数層からなり、
    前記第１誘電体層の内部には、前記第１グランド層および前記第２グランド層の少なくとも一方に電気的に接続される伝熱層が設けられており、
    前記伝熱層より上層の前記第１誘電体層の誘電率は、前記伝熱層より下層の前記第１誘電体層の誘電率よりも小さいことを特徴とする素子収納用パッケージ。
  5. 請求項１に記載の素子収納用パッケージであって、
    前記第２誘電体層は複数層からなり、
    前記第２誘電体層の内部には、前記第１グランド層および前記第２グランド層の少なくとも一方に電気的に接続される伝熱層が設けられており、
    前記伝熱層より下層の前記第２誘電体層の誘電率は、前記伝熱層より上層の前記第２誘電体層の誘電率よりも小さいことを特徴とする素子収納用パッケージ。
  6. 請求項１乃至請求項５のいずれかに記載の素子収納用パッケージと、
    前記素子収納用パッケージに実装された素子を備えたことを特徴とする実装構造体。
JP2011534219A 2009-09-29 2010-09-24 素子収納用パッケージおよび実装構造体 Active JP5518086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011534219A JP5518086B2 (ja) 2009-09-29 2010-09-24 素子収納用パッケージおよび実装構造体

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2009223746 2009-09-29
JP2009223746 2009-09-29
JP2009248904 2009-10-29
JP2009248904 2009-10-29
JP2010038546 2010-02-24
JP2010038546 2010-02-24
JP2011534219A JP5518086B2 (ja) 2009-09-29 2010-09-24 素子収納用パッケージおよび実装構造体
PCT/JP2010/066550 WO2011040329A1 (ja) 2009-09-29 2010-09-24 素子収納用パッケージおよび実装構造体

Publications (2)

Publication Number Publication Date
JPWO2011040329A1 JPWO2011040329A1 (ja) 2013-02-28
JP5518086B2 true JP5518086B2 (ja) 2014-06-11

Family

ID=43826150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011534219A Active JP5518086B2 (ja) 2009-09-29 2010-09-24 素子収納用パッケージおよび実装構造体

Country Status (5)

Country Link
US (1) US8653649B2 (ja)
EP (1) EP2485253B1 (ja)
JP (1) JP5518086B2 (ja)
CN (1) CN102473686B (ja)
WO (1) WO2011040329A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364897B (zh) * 2012-10-29 2017-07-25 京瓷株式会社 元件收纳用封装件以及安装结构体
JP5898332B2 (ja) * 2012-10-30 2016-04-06 京セラ株式会社 電子部品収納用容器および電子装置
WO2014125988A1 (ja) * 2013-02-13 2014-08-21 株式会社村田製作所 高周波信号伝送線路、電子機器及び高周波信号伝送線路の製造方法
JP2015084378A (ja) * 2013-10-25 2015-04-30 キヤノン株式会社 電子部品、電子機器、実装部材の製造方法、電子部品の製造方法
JP6283094B2 (ja) * 2014-03-13 2018-02-21 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2015192097A (ja) * 2014-03-28 2015-11-02 住友電工デバイス・イノベーション株式会社 電子部品搭載用パッケージ
JP6291061B2 (ja) * 2014-07-30 2018-03-14 京セラ株式会社 電子部品収納用パッケージおよびそれを備えた電子装置
US10196745B2 (en) * 2014-10-31 2019-02-05 General Electric Company Lid and method for sealing a non-magnetic package
CN105140609B (zh) * 2015-07-13 2019-05-24 上海安费诺永亿通讯电子有限公司 一种低损耗扁平传输线
CN105025671B (zh) * 2015-07-28 2016-09-28 南京南瑞继保电气有限公司 晶闸管触发单元的外壳结构
JP2017054757A (ja) * 2015-09-11 2017-03-16 オムロン株式会社 磁気シールド構造
JP6809813B2 (ja) * 2016-05-30 2021-01-06 京セラ株式会社 半導体パッケージおよび半導体装置
JP7085908B2 (ja) * 2018-06-13 2022-06-17 住友電工デバイス・イノベーション株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235811A (ja) * 1994-02-21 1995-09-05 Nippon Telegr & Teleph Corp <Ntt> 高周波線路
JPH11176988A (ja) * 1997-12-15 1999-07-02 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2001016007A (ja) * 1999-06-29 2001-01-19 Ngk Spark Plug Co Ltd 伝送線路を有する配線基板
JP2001077608A (ja) * 1999-09-06 2001-03-23 Toyota Motor Corp 伝送線路
JP2003008155A (ja) * 2001-06-19 2003-01-10 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2003100922A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
JP2004349568A (ja) * 2003-02-17 2004-12-09 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2009010149A (ja) * 2007-06-28 2009-01-15 Kyocera Corp 接続端子及びこれを用いたパッケージ並びに電子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2655195B1 (fr) * 1989-11-24 1997-07-18 Mitsubishi Electric Corp Dispositif a semiconducteurs comportant un blindage contre le rayonnement electromagnetique et procede de fabrication.
JP3065416B2 (ja) * 1991-12-24 2000-07-17 新光電気工業株式会社 メタルウォールパッケージ
JPH08227949A (ja) 1995-02-21 1996-09-03 Sumitomo Electric Ind Ltd 高周波端子付メタルパッケージ
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JPH1174396A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2003521127A (ja) * 2000-01-28 2003-07-08 エリクソン インコーポレイテッド 多重アース信号路ｌｄｍｏｓ電力用パッケージ
US6992250B2 (en) * 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
JP4822820B2 (ja) * 2005-11-29 2011-11-24 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
US8344259B2 (en) * 2007-10-30 2013-01-01 Kyocera Corporation Connection terminal, package using the same, and electronic apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235811A (ja) * 1994-02-21 1995-09-05 Nippon Telegr & Teleph Corp <Ntt> 高周波線路
JPH11176988A (ja) * 1997-12-15 1999-07-02 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2001016007A (ja) * 1999-06-29 2001-01-19 Ngk Spark Plug Co Ltd 伝送線路を有する配線基板
JP2001077608A (ja) * 1999-09-06 2001-03-23 Toyota Motor Corp 伝送線路
JP2003008155A (ja) * 2001-06-19 2003-01-10 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2003100922A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
JP2004349568A (ja) * 2003-02-17 2004-12-09 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2009010149A (ja) * 2007-06-28 2009-01-15 Kyocera Corp 接続端子及びこれを用いたパッケージ並びに電子装置

Also Published As

Publication number Publication date
EP2485253A4 (en) 2015-01-07
US8653649B2 (en) 2014-02-18
CN102473686B (zh) 2014-07-30
US20120147539A1 (en) 2012-06-14
CN102473686A (zh) 2012-05-23
JPWO2011040329A1 (ja) 2013-02-28
EP2485253A1 (en) 2012-08-08
WO2011040329A1 (ja) 2011-04-07
EP2485253B1 (en) 2019-12-18

Similar Documents

Publication Publication Date Title
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
JP6162800B2 (ja) 素子収納用パッケージおよび実装構造体
JP6329238B2 (ja) 素子収納用パッケージおよび実装構造体
JP6093020B2 (ja) 素子収納用パッケージおよび実装構造体
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
JP4448461B2 (ja) 半導体パッケージの作製方法
JP2015103619A (ja) 素子収納用パッケージおよび実装構造体
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP5334746B2 (ja) 素子収納用パッケージ、並びに実装構造体
US10388628B2 (en) Electronic component package
JP5361663B2 (ja) 素子収納用パッケージ、並びに実装構造体
JP5725886B2 (ja) 素子収納用パッケージおよび実装構造体
JP5886637B2 (ja) 冷却基板、素子収納用パッケージ、および実装構造体
WO2015029880A1 (ja) 素子収納用パッケージおよび実装構造体
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP5294065B2 (ja) 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法
JP2014160697A (ja) 素子収納用パッケージ、並びに実装構造体
JP5355468B2 (ja) 入出力端子、素子収納用パッケージ、並びに実装構造体
JP2014127589A (ja) 素子収納用パッケージおよび実装構造体
JP2015002206A (ja) 素子収納用パッケージおよび実装構造体
JP2011238641A (ja) 入出力端子、素子収納用パッケージ、並びに実装構造体
JP2004088504A (ja) 高周波素子収納用パッケージ
JP2014165208A (ja) 素子収納用パッケージ、並びに実装構造体
JP2014175559A (ja) 冷却基板、素子収納用パッケージ、および実装構造体
JP2014192165A (ja) 冷却基板、素子収納用パッケージ、および実装構造体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5518086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150