JP5294065B2

JP5294065B2 - 多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法

Info

Publication number: JP5294065B2
Application number: JP2009030289A
Authority: JP
Inventors: 健児林; 初男池田; 馨神内; 昌幸内田
Original assignee: Hitachi Metals Ltd
Current assignee: Hitachi Metals Ltd
Priority date: 2009-02-12
Filing date: 2009-02-12
Publication date: 2013-09-18
Anticipated expiration: 2029-02-12
Also published as: JP2010186881A

Description

本発明は、本発明は、複数のセラミック基板を積層した多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法に関する。

通信機器などの各種電子機器に用いられる配線基板には、多層セラミック基板が広く用いられている。一般的な多層セラミック基板を用いた電子部品では、複数のセラミック基板層が積層されており、各セラミック基板層の間には配線層が適宜形成され、増幅器やスイッチ回路などの半導体ＩＣや受動チップ部品など、必要なチップ部品はセラミック多層基板上に実装される。前記半導体ＩＣを搭載する場合、機能の高集積化・複合化等のためにキャビティ付きの多層セラミック基板が用いられる。

キャビティ付きの多層セラミック基板に関しては、種々の課題がある。例えば、キャビティにＭＭＩＣなど発熱量の大きいチップ素子が搭載される場合、発生する熱をすみやかに放熱することが必要となる。かかる放熱手段として、従来は例えば積層基板にサーマルビアを設けることが一般的に行われていた。

また、キャビティ付きの多層セラミック基板のキャビティは、例えば複数のセラミックグリーンシートを積層する際、キャビティに対応する穴の開いたセラミックグリーンシートを表層に配置することで形成される。積層されたセラミックグリーンシート積層体は圧着された後、焼成されて多層セラミック基板が得られるが、圧着の際にキャビティに圧力が逃げるためにセラミックグリーンシートが変形してしまう。その変形の結果、例えばキャビティの深さが設定された値よりも小さくなる。図８（ａ）にはキャビティが変形した多層セラミック基板を用いた電子部品の例を示す。キャビティ底部に位置するセラミック層３０が盛り上がり、キャビティ底部の導体３１上に搭載されたＩＣ３４の高さが、セラミック層３２よりも大幅に高くなっている。すなわち、キャビティ３３の深さが変化することによって、キャビティに実装されるＩＣ３４の高さが大きく変化してしまう。この場合、例えばＩＣと多層セラミック基板側の電極をワイヤボンディングで接続する場合に、ワイヤを長くする必要があるなど、特性変動を生じる。また、キャビティ底の凸形状により実装時にＩＣが傾き、それぞれのワイヤ長がばらつくことにより、特性変動を生じるおそれがある（図８（ｂ））。特に、多層セラミック基板を、準ミリ波帯域（１０ＧＨｚ〜３０ＧＨｚ）やミリ波帯域（３０ＧＨｚ〜３００ＧＨｚ）の高周波信号を取り扱う電子部品に適用する場合、前記特性変動の影響が特に著しくなってしまう。

上記キャビティに係る変形の問題に対して、例えば特許文献１には、キャビティ穴と同等かわずかに小さい穴を形成した剛体板と、該剛体板の上に載せた弾性体を介してセラミックグリーンシートを加圧する方法が開示されている。また、特許文献２には、開口部に弾性体を載置して加圧する方法が開示されている。

特開平６−２２４５５９号公報特開２００４−２００３３８号公報

しかしながら、特許文献１および２に開示されたセラミック基板や方法では、発熱対策としては必ずしも十分ではなく、また複雑な形状の剛体板や弾性体が別途必要となり、生産性やコストなどの量産性の観点から十分なものとは言えなかった。

そこで、本発明は、上記点に鑑み、放熱に有利であるとともに、量産性に優れた多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法を提供することを目的とする。

本発明の多層セラミック基板は、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板であって、前記キャビティは底部に第１の導体層を有し、前記多層セラミック基板内部には前記第１の導体層と連続した第２の導体層を有し、前記第１の導体層の少なくとも一部は前記第２の導体層よりも厚いことを特徴とする。かかる構成によってキャビティ底部における導体量を増やし、放熱性の向上を図ることができる。

また、前記多層セラミック基板において、前記第１の導体層の下面はキャビティの底部方向に向かって凸の形状であることが好ましい。かかる形状によれば、セラミックとの接触面積が増加するので導体の密着性向上にも有利である。

さらに、前記多層セラミック基板において、前記第１の導体層の上面は略平面であるか、キャビティの下方に向かって凸の形状であることが好ましい。かかる構成によれば、チップ素子を搭載した場合に、キャビティ底部の盛り上がりによって、チップ素子高さが大きく変動することを抑制することができる。

本発明の電子部品は、前記いずれかの多層セラミック基板を用いた電子部品であって、前記キャビティにチップ素子が搭載されていることを特徴とする。

本発明の多層セラミック基板の製造方法は、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板の製造方法であって、第１の開口部を有する第１のセラミックグリーンシートを、第２のセラミックグリーンシート上に積み重ねる工程と、前記第１のセラミックグリーンシートの上方に、第３のセラミックグリーンシートを積み重ねる工程と、積層方向から見て前記第１の開口部を含むように、前記第３のセラミックグリーンシートの、前記第１の開口部よりも大きい領域に導体を印刷する工程と、前記第３のセラミックグリーンシートの上に、第２の開口部を有する第４のセラミックグリーンシートを、積層方向から見て前記第１の開口部と前記第２の開口部が重なるように積み重ねる工程と、積層されたセラミックグリーンシートを圧着する工程と、圧着されたセラミックグリーンシートを焼成する工程とを有することを特徴とする。かかる構成によれば、第１の開口部が圧着の際のキャビティ底部の変形を吸収するため、複雑な形状の剛体板や弾性体を必須とせずに、キャビティの高さを制御できる。そのため、量産性にも優れた多層セラミック基板の製造方法を実現することができる。また、キャビティ底部に導体層を形成する場合に、該導体層を厚くしても変形などのキャビティ底部への影響を抑制することができる。

また、前記多層セラミック基板の製造方法において、積層方向から見て、前記第１の開口部が前記第２の開口部よりも内側に配置されていることが好ましい。かかる構成は、積層方向から見て、変形を吸収する第１の開口部は第２の開口部の外縁付近に存在しないため、多層セラミック基板のキャビティ周辺におけるセラミック層間の隙間発生の抑制に好適である。

本発明によれば、放熱に有利であるとともに、量産性に優れた多層セラミック基板およびそれを用いた電子部品並びに多層セラミック基板の製造方法を提供することができる。

本発明に係る多層セラミック基板の製造方法の一実施形態を示す図である。本発明に係る多層セラミック基板の一実施形態を示す図である。本発明に係る多層セラミック基板の製造方法の他の実施形態を示す図である。本発明に係る多層セラミック基板の他の実施形態を示す図である。本発明に係る多層セラミック基板の製造方法の他の実施形態を示す図である。本発明に係る多層セラミック基板の他の実施形態を示す図である。本発明に係る多層セラミック基板の一実施形態を用いた電子部品を示す図である。従来の多層セラミック基板の製造方法によって得られた多層セラミック基板を用いた電子部品を示す図である。

本発明の多層セラミック基板の製造方法は、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板の製造方法に係る。かかる多層セラミック基板は、本発明に係る構成として特に限定する部分を除き、通常の多層セラミック基板の製造方法を適用して製造することができる。例えば、１０００℃以下で低温焼結が可能なセラミック誘電体材料ＬＴＣＣ（Low Temperature Co-fired Ceramics）からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導体ペーストを印刷して所定の電極パターンを形成し、複数のグリーンシートを適宜一体的に積層し、焼結することにより製造することが出来る。前記誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分としてＣａ、Ｐｂ、Ｎａ、Ｋを複成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇを含む材料が用いられ、誘電率は３〜１５程度の材料を用いる。また、前記セラミック基板をＨＴＣＣ（高温同時焼成セラミック）技術を用いて、誘電体材料をＡｌ_２Ｏ_３を主体とするものとし、伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。

以下、本発明を実施例とともに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。図１に本発明の多層セラミック基板の製造方法の実施形態を、セラミックグリーンシートの積層から圧着までの工程に着目して示す。図１の（ａ）〜（ｄ）はセラミックグリーンシートの積層方向に垂直な方向から見た、開口部における断面図である。まず、第１の開口部２を有する第１のセラミックグリーンシート３を、第２のセラミックグリーンシート１上に積み重ね、第１のセラミックグリーンシート３の上方に、第３のセラミックグリーンシート４を積み重ねる（工程（ａ））。次に、積層方向から見て前記第１の開口部２を含むように、前記第３のセラミックグリーンシート４の、前記第１の開口部２よりも大きい領域に導体５を印刷する（工程（ｂ））。さらに、第３のセラミックグリーンシート４の上に、第２の開口部６を有する第４のセラミックグリーンシート７を、積層方向から見て第１の開口部２と第２の開口部６が重なるように積み重ねる（工程（ｃ））。その後、積層されたセラミックグリーンシートを圧着する（工程（ｄ））。さらに圧着されたセラミックグリーンシートを焼成する工程を経て多層セラミック基板が得られる。

上記各工程についてさらに詳述する。工程（ａ）において、第１の開口部２は多層セラミック基板のキャビティに対応して形成された矩形の開口部である。図１に示すように第１のセラミックグリーンシートは、一層でもよいし、同じ形状の開口部を有する複数のセラミックグリーンシートを開口部が一致するように積層して用いてもよい。かかる開口部はメカ式やレーザ式のパンチャを用いて形成すればよい。第１の開口部２は後述するように圧着時の変形を吸収するためのものである。第１の開口部２を有する第１のセラミックグリーンシート３の厚さは目標とするキャビティ深さや搭載するチップ素子の高さなどに応じて設定すればよいが、第１の開口部の上側または下側に配置されるセラミックグリーンシートの厚さよりも小さくすることで開口部周辺の急激な変形を抑制することができる。なお、図１にはキャビティ周辺の一部を示してあるが、セラミックグリーンシートの他の部分にさらにキャビティに対応した開口部を設け、複数のキャビティを形成してもよい。また、図１では、第２のセラミックグリーンシート１として、第１の開口部２に対応する部分に開口部を有さないセラミックグリーンシートを用いている。但し、第１の開口部２に対応する部分にサーマルビアなどのビアを形成したセラミックグリーンシートを用いることもできる。サーマルビア等のビアの直径は通常１００μｍ〜１５０μｍ程度であるのに対して、チップ素子搭載用キャビティを形成するための開口部は、通常一辺が１ｍｍ以上の矩形である。すなわち、第１および第２の開口部にはサーマルビア等のビアは含まない趣旨である。第２のセラミックグリーンシート１は便宜上一層しか図示されていないが、該セラミックグリーンシートは複数層用いることもできる。かかる点は、第３のセラミックグリーンシート４についても同様である。

また、キャビティ部にはＩＣ等が配置されるのが一般的である。このＩＣ内の半導体素子が発熱する場合があり、発生する熱をすみやかに放熱することが必要となる。このため、キャビティ底面には誘電体層を貫通するサーマルビアのような放熱用のビアを形成することがある。このサーマルビアの放熱性を確保するためには、積層方向上下層に形成されたサーマルビア同士の接続性を十分に確保する必要がある。このためには、第２のセラミックグリーンシート１の上のサーマルビアに対応した位置に導体ペーストを塗り、第２のセラミックグリーンシート１に形成されたビアと第３のセラミックグリーンシート４に形成されるビアとの接続性を向上させると良い。積層方向から見て、複数のサーマルビア全体を含むように導体ペーストを塗ることが好ましく、第１の開口部２の略全体に渡って導体ペーストを塗ることがより好ましい。

また、第１の開口部２の外縁部分の残痕として、微少な残留ボイドが発生する場合がある。これを防止するため、第１の開口部２の外縁部分の内側、もしくは、外縁部分の周縁に重なるように誘電体ペーストを塗布することにより、セラミック層の密着性が向上し、微少なボイドの発生を防止することが出来る。また、この誘電体ペーストを導体ペーストとしても、導体がこの微少ボイドを埋めることにより代用が可能であり、上下の導体と一体となることによって密着性も確保できる。

また、図１に示す実施形態では、セラミックグリーンシートの開口部によって形成される空隙部は一箇所であるが、セラミックグリーンシートを介して積層方向において二箇所以上設けてもよい。この場合は、工程（ａ）を２回以上繰り返して、複数の空隙部を有するセラミックグリーンシート積層体を構成すればよい。かかる空隙部を二箇所以上に分けて形成すれば、一層当たりの厚さを小さくすることができるため、開口部周辺の急激な変形を抑制することができる。

工程（ｂ）では、第３のセラミックグリーンシート４全体に渡って導体５が印刷されている。これによって、キャビティ底部を構成する誘電体層において、キャビティ底部の導体層と連続した同電位の導体層が多層セラミック基板の内部に形成される。キャビティの位置に対応した、導体５の下方には第１の開口部２によって形成された空隙部が存在するため、導体５はかかる空隙部に対応した部分がそれ以外の部分よりも厚く形成される。なお、キャビティ底部全体に導体層を形成することを目的とする場合は、導体５は第２の開口部６以上の大きさで、かつ積層方向から見て第２の開口部６を含むように印刷されていればよい。また、必要に応じてキャビティ底部に部分的に導体層が形成されるように印刷してもよい。なお、第３のセラミックグリーンシート４への導体層の形成が必要ない場合は、導体５を印刷する工程（ｂ）は省略することもできる。

工程（ｃ）に関して、図１に示す構成では、第１の開口部２と第２の開口部６は積層方向から見て同形状であり、第１の開口部２の外縁と第２の開口部６の外縁が一致するように積み重ねられている。なお、積層方向から見て第１の開口部２と第２の開口部６が重なるように積み重ねる形態は図１に示す形態に限定されるものではない。図１に示すように第２のセラミックグリーンシートは一層でもよいし、同じ形状の開口部を有する複数のセラミックグリーンシートを開口部が一致するように積層して用いてもよい。かかる開口部は第１の開口部と同様にメカ式やレーザ式のパンチャを用いて形成すればよい。第２の開口部６が多層セラミック基板のキャビティに対応している。図１に示す構成では、導体５は第２の開口部６よりも広く、第３のセラミックグリーンシート４の全面に渡って形成されているので、積層方向から見て、第２の開口部６の底面全体に渡って、導体が配置されている。

また、工程（ｃ）の中で、第３のセラミックグリーンシート４の上に、第２の開口部６を有する第４のセラミックグリーンシート７を重ねる前に、積層方向から見て、第２の開口部６の外縁を跨ぐように第３のセラミックグリーンシート４の上に誘電体ペーストを配置してもよい。すなわち、積層方向から見て、第２の開口部６の外縁を含むように環状に誘電体ペーストを配置してもよい。かかる誘電体ペーストは、第３のセラミックグリーンシート４と第４のセラミックグリーンシート７との界面に存在することで、これらの密着性を向上させる。誘電体ペースト配置の構成はこれに限定するものではなく、第２の開口部６の外縁の一部を跨ぐように配置してもよい。また、第２の開口部６の外縁を跨がずに、第３のセラミックグリーンシート４と第４のセラミックグリーンシート７との界面だけに誘電体ペーストを環状に配置してもよい。かかる場合、第２の開口部６の外縁と環状の誘電体ペーストの内側が一致するようにする。また、この場合、第３のセラミックグリーンシートではなく、第４のセラミックグリーンシートに誘電体ペーストを配置してもよい。なお、誘電体ペーストには、セラミックグリーンシートと同じ組成のセラミック材料を用いることが好ましい。

積層されたセラミックグリーンシートは、金型、弾性体、フィルム等を用いて構成された圧着部材８、９を介して加圧されて圧着される（工程（ｄ））。さらに圧着されたセラミックグリーンシート（積層体）は、焼成工程を経て多層セラミック基板が得られる。得られた多層セラミック基板のキャビティに半導体ＩＣなどのチップ素子が搭載されて配線基板、積層モジュールなどの電子部品が構成される。工程（ｄ）における加圧による底部の盛り上がりの変形は第１の開口部２によって吸収され、キャビティ底部の導体から上のキャビティ深さが小さくなることを防ぐことができる。工程（ｄ）における圧着とその後の焼成工程によって、第１の開口部２で形成されていた空隙が消滅または縮小する。また、上述の開口部を有する第１および第２のセラミックグリーンシートは通常の多層セラミック基板の製造方法と同様の工程および精度で作製することができる。したがって、本実施形態の多層セラミック基板の製造方法は、キャビティの変形を抑制するために、複雑な形状の剛体板や弾性体が必須でないため、キャビティ変形の抑制と量産性との両立に有効である。

次に、このようにして得られる多層セラミック基板について説明する。図２には前記多層セラミック基板の製造方法によって得られる、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板を示す。図２はセラミック基板１０、１２を積層した多層セラミック基板のキャビティ部分における断面図である。キャビティ１３は底部に第１の導体層１１を有している。また、多層セラミック基板内部には第１の導体層１１と連続した第２の導体層１４を有する。上述のようにセラミックグリーンシートの第１の開口部２で形成されていた空隙部は圧着および焼成を経て、消滅または縮小し、図１において示されたセラミックグリーンシート１、３および４は一体化しており、セラミック層１０として示してある。キャビティ底部の第１の導体層１１のほぼ全体が、第２の導体層１４よりも厚く形成されている。チップ素子が搭載されるキャビティ底部の導体量を増やすことで放熱能のいっそうの向上を図ることができる。チップ素子が搭載されるキャビティ底部の導体層には放熱のためのサーマルビアを接続してもよい。図２に示す構成では、第１の導体層１１の下面はキャビティの底部方向に向かって凸の形状である。かかる構成によってセラミック層との接触面積が大きくなる。導体量を増やす観点からは第１の導体層１１の形状はこれを特に限定するものではないが、導体の密着性向上の観点からは、第１の導体層１１の下面がキャビティの底部方向に向かって凸の形状であることが好ましい。さらに、図２に示す構成では、第１の導体層１１の上面は略平面となっていて、チップ素子を搭載した場合に、チップ素子高さが大きく変動することが抑制されている。チップ素子高さの変動抑制の観点からは、第１の導体層１１の上面はキャビティの下方に向かって凸の形状であってもよい。セラミックグリーンシートの第１の開口部２の深さ等を調整することで、キャビティ１３の底部が平らか、下に凸になるようにする。これによってチップ素子をキャビティに搭載した場合に、チップ素子がキャビティから突出することを防ぐことができる。搭載したチップ素子の表面がセラミック多層基板の表面と略一致するように調整することが好ましい。

次に、本発明の多層セラミック基板の製造方法の他の実施形態を、セラミックグリーンシートの積層から圧着までの工程に着目して図３に示す。図３に示した実施形態も、積層方向から見て第１の開口部１６と第２の開口部６が重なる実施形態であるが、積層方向から見て、第１のセラミックグリーンシート１５の第１の開口部１６が第２のセラミックグリーンシート７の第２の開口部６よりも内側に配置されている点で図１に示した実施形態と異なる。その他の点は図１に示す実施形態と同様であるので説明を省略する。なお、図１に示した実施形態と同じ構成については同符号を付した。

第１の開口部１６と第２の開口部６はともに矩形であるが、第１の開口部１６は第２の開口部６よりも小さい。かかる開口部１６を有するセラミックグリーンシートを用いて、積層方向から見て第１の開口部を第２の開口部よりも内側に配置する。このようにして得られる多層セラミック基板について説明する。図４には前記多層セラミック基板の製造方法によって得られる、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板を示す。図４はセラミック基板１７、１９を積層した多層セラミック基板のキャビティ部分における断面図である。キャビティ２０は底部に第１の導体層１８を有している。また、多層セラミック基板内部には第１の導体層１８と連続した第２の導体層２１を有する。上述のようにセラミックグリーンシートの第１の開口部１６で形成されていた空隙部は圧着および焼成を経て、消滅または縮小する。第１の導体層１８の中央部分（キャビティ底部の外縁から離間した内側の部分）が、第２の導体層２１よりも厚く形成されている。このように第１の導体層の少なくとも一部が前記第２の導体層よりも厚く形成されていれば放熱性や導体の密着性の向上の効果が期待できる。図３および図４に係る構成では、特に、積層方向から見て、変形を吸収する第１の開口部は第２の開口部の外縁付近に存在しないため、多層セラミック基板のキャビティ周辺におけるセラミック層間の隙間発生の抑制に好適である。キャビティ周辺は隙間（デラミネーション）が生じやすいので、かかる部分に第１の開口部や、第１の導体層のうち厚い部分が存在しない方が好ましいからである。

次に、本発明の多層セラミック基板の製造方法の他の実施形態を、セラミックグリーンシートの積層から圧着までの工程に着目して図５に示す。図５に示した実施形態も、積層方向から見て第１の開口部２２と第２の開口部６が重なる実施形態であるが、積層方向から見て、第１のセラミックグリーンシート２３の第１の開口部２２が第２のセラミックグリーンシート７の第２の開口部６よりも外側に配置されている点で図１に示した実施形態と異なる。その他の点は図１に示す実施形態と同様であるので説明を省略する。なお、図１に示した実施形態と同じ構成については同符号を付した。

第１の開口部２２と第２の開口部６はともに矩形であるが、第１の開口部２２は第２の開口部６よりも大きい。かかる開口部２２を有するセラミックグリーンシートを用いて、積層方向から見て第１の開口部を第２の開口部よりも外側に配置する。このようにして得られる多層セラミック基板について説明する。図６には前記多層セラミック基板の製造方法によって得られる、複数のセラミック層を積層した、キャビティ付きの多層セラミック基板を示す。図６はセラミック基板２４、２６を積層した多層セラミック基板のキャビティ部分における断面図である。キャビティ２７は底部に第１の導体層２５を有している。また、多層セラミック基板内部には第１の導体層２５と連続した第２の導体層２８を有する。上述のようにセラミックグリーンシートの第１の開口部２２で形成されていた空隙部は圧着および焼成を経て、消滅または縮小する。キャビティ底部の第１の導体層２５の全体が、第２の導体層２８よりも厚く形成されている。第２の導体層２８のうち、キャビティ底部の外縁に隣接した部分には、第１の導体層２５と同じ厚さになっている。すなわち、このように第１の導体層の少なくとも一部と第２の導体層との厚さは、第２の導体層の厚さはキャビティ底部の外縁から多層セラミック基板内部に十分入った位置で比較する。

図７には、図１に示す実施形態で得られる図２に示した多層セラミック基板を用いた電子部品の実施形態を示した。かかる電子部品は、キャビティ１３にチップ素子２９としてＭＭＩＣが搭載されている通信モジュール用基板である。図７における実施形態の場合、導体層１４はグランド電極として用いている。搭載した状態で、チップ素子２９の上面が、セラミック層１２の上面と略同一となるようにすればよい。チップ素子２９の上面に形成されたマイクロストリップ線路と裏面側に形成されたグランドとの間隔と、セラミック層１２の上面に形成されたマイクロストリップ線路３０とその下層に形成されたグランドとの間隔とが、略同一となるようにすることが好ましく、かかる観点からチップ素子２９の上面の高さと、セラミック層１２の上面の高さとの間に所定のずれを設定してもよい。チップ素子の端子電極とセラミック層１２に形成したマイクロストリップ線路３０との接続に必要なワイヤ３１の長さの増加を抑えるため、チップ素子２９の高さと、セラミック層１２側の高さとが同じになるようにすることがより好ましい。なお、電子部品としては、例えば、通信モジュール用基板、アンテナ基板、各種センサ基板などである。但し、本願発明に係る多層セラミック基板はこれに限らず、高周波信号を取り扱う回路を誘電体基板に構成した回路基板等に広く適用できる。また、本願発明に係る多層セラミック基板およびそれを用いた電子部品は、キャビティの寸法精度に優れ、高周波数領域において顕著になるワイヤ接続における特性変動も抑制できることから、特に、準ミリ波帯またはミリ波帯の回路基板等の電子部品に好適である。

図７に示す電子部品では、多層セラミック基板の表面のキャビティにＭＭＩＣが搭載されており、基板の表面の他の部分には、マイクロストリップ線路、電力分配回路、フィルタ回路、部品搭載用端子等（図示せず）が形成されている。また、上述のようにチップ素子２９の表面のマイクロストリップ線路と多層セラミック基板表面のマイクロストリップ線路はワイヤにより接続されている。半導体素子として、増幅回路、低雑音増幅回路、ミキサ、発振回路等が一つのチップ上に集積され、一体形成されている。これら半導体素子はそれぞれの回路が個別のチップに集積されていても良い。多層セラミック基板上のマイクロストリップ線路は１００μｍ下層の電極をグランドとして構成されている。また、チップ素子２９の基板の厚さは１００μｍであり、該基板の裏面に形成された電極はグランドを構成している。これら２つのグランドはチップ素子を多層セラミック基板のキャビティに半田等で実装することにより、電気的に接続される。この接着層の厚さは１０〜２０μｍ程度あるが、かかる厚さに伴うチップ素子と多層セラミック基板との表面段差は許容範囲である。ここで、使用される線路構造はマイクロストリップ線路に限らず、表面回路型の高周波信号線路であればどの構造を用いても問題ない。なお、チップ素子上の線路と多層セラミック基板上の線路は同構造の線路を利用するのが、伝播モードを変換する必要がなく、低損失となるため好適である。マイクロストリップ線路を構成するグランド電極の下層には各回路への電源供給用ライン、ＩＦ信号用ライン等が形成される。図では単層で形成されているが、当然、必要によって複数層で形成されても良い、また、複数層で形成する場合、ライン構成層間にアイソレーションを向上させるためのシールド電極（グランド電極）を形成しても良い。裏面の搭載端子まではビア構造で接続される。マイクロ波では通常のビア構造で良いが、数１０ＧＨｚで使用する場合、同軸構造を利用することが低損失の観点から望ましい。

１：第２のセラミックグリーンシート
２、１６、２２：第１の開口部３、１５、２３：第１のセラミックグリーンシート
４：第３のセラミックグリーンシート５：導体６：第２の開口部
７：第４のセラミックグリーンシート８、９：圧着部材
１０、１２、１７、１９、２４、２６：セラミック層
１１、１８、２５：第１の導体層
１３、２０、２７：キャビティ１４、２１、２８：第２の導体層
２９：チップ素子３０：マイクロストリップ線路３１：ワイヤ

Claims

複数のセラミック層を積層した、キャビティ付きの多層セラミック基板であって、
前記キャビティは底部に第１の導体層を有し、
前記多層セラミック基板内部には前記第１の導体層と連続した第２の導体層を有し、
前記第１の導体層の少なくとも一部は前記第２の導体層よりも厚いことを特徴とする多層セラミック基板。
前記第１の導体層の下面はキャビティの底部方向に向かって凸の形状であることを特徴とする請求項１に記載の多層セラミック基板。
前記第１の導体層の上面は略平面であるか、キャビティの下方に向かって凸の形状であることを特徴とする請求項２に記載の多層セラミック基板。
請求項１〜３のいずれかに記載の多層セラミック基板を用いた電子部品であって、前記キャビティにチップ素子が搭載されていることを特徴とする電子部品。
複数のセラミック層を積層した、キャビティ付きの多層セラミック基板の製造方法であって、
第１の開口部を有する第１のセラミックグリーンシートを、第２のセラミックグリーンシート上に積み重ねる工程と、
前記第１のセラミックグリーンシートの上方に、第３のセラミックグリーンシートを積み重ねる工程と、
積層方向から見て前記第１の開口部を含むように、前記第３のセラミックグリーンシートの、前記第１の開口部よりも大きい領域に導体を印刷する工程と、
前記第３のセラミックグリーンシートの上に、第２の開口部を有する第４のセラミックグリーンシートを、積層方向から見て前記第１の開口部と前記第２の開口部が重なるように積み重ねる工程と、
積層されたセラミックグリーンシートを圧着する工程と、
圧着されたセラミックグリーンシートを焼成する工程とを有することを特徴とする多層セラミック基板の製造方法。
積層方向から見て、前記第１の開口部が前記第２の開口部よりも内側に配置されていることを特徴とする請求項５に記載の多層セラミック基板の製造方法。