JP6465387B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP6465387B2
JP6465387B2 JP2014250613A JP2014250613A JP6465387B2 JP 6465387 B2 JP6465387 B2 JP 6465387B2 JP 2014250613 A JP2014250613 A JP 2014250613A JP 2014250613 A JP2014250613 A JP 2014250613A JP 6465387 B2 JP6465387 B2 JP 6465387B2
Authority
JP
Japan
Prior art keywords
thermal via
via hole
cavity
main surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014250613A
Other languages
English (en)
Other versions
JP2016115696A (ja
Inventor
林 健児
健児 林
紳一朗 竹内
紳一朗 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2014250613A priority Critical patent/JP6465387B2/ja
Publication of JP2016115696A publication Critical patent/JP2016115696A/ja
Application granted granted Critical
Publication of JP6465387B2 publication Critical patent/JP6465387B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、携帯電話等の移動体通信機器に用いられる電子部品に関するものである。
携帯電話等の高周波回路部において送信回路からの高周波信号や、アンテナに入射した高周波信号を増幅し、次の回路へ伝達する増幅回路素子が用いられる。増幅回路素子はセラミック材料や樹脂材料等から成る基板に実装されて電子部品とした状態で用いる場合が多い。図6はこのような電子部品の構造例を示す断面図である。セラミック材料や樹脂材料等から成る基板201の一方側の主面側にキャビティ204を形成し、そのキャビティ204内にフリップチップ状の増幅器回路素子202を収容して、その下面と外周部に封止樹脂211を被着・形成した構造のものが知られている。減圧雰囲気中で供給される封止樹脂211は、増幅器回路素子202と基板201との間隙に充填(アンダーフィル)される。
増幅回路素子はその動作時発熱が大きく、前記発熱が半導体素子自身や他の回路素子の動作に影響を及ぼすことから、前記発熱を効率的に放熱することが電子部品210の重要な課題の一つとなっている。一般的に用いられている電子部品210の放熱構造として、増幅回路素子2が実装される基板201に伝熱用のビアホール208(以下サーマルビアホールと呼ぶ)を設け、前記サーマルビアホール208を基板の実装面側まで延出させ、実装基板(図示せず)とはんだ接合するなどして、熱容量の大きな実装基板に熱を逃す構造がある。通常は、キャビティ204の底部に設けたサーマルビアホール208で放熱経路を構成するが、図6に示した特許文献1に開示された電子部品では、更に熱伝導性の良い金属製の放熱板203を増幅回路素子202の上面に面当接させるとともに、矩形に開口するキャビティ204の対向する2辺に設けられた導体層209間に橋架けする。導体層209は、前記2辺側に設けられた他のサーマルビアホール208と接続しており、一層放熱効果を高めている。
特開2003−347485号
上述した従来の電子部品のように、放熱板203とサーマルビアホール208を用いて増幅回路素子202の放熱経路を構成することは、放熱効果において良い効果をもたらす。しかしながら、基板に重ねられる放熱板203の厚みは100μm〜300μmと厚く、電子部品の厚みが増すため、その小型化に妨げになるという問題がある。また、封止樹脂211は他の部分と比べて熱伝導率が低くて熱が溜まりやすく、その熱を放熱することも課題となる。
また電子部品を小型化するに伴い、基板201に設けられる増幅回路素子202と他の回路素子との間隔が狭まるのは構造上避けられない。そのため、増幅回路素子202と熱に弱い回路素子との間の熱経路を遮る構造とすることも必要となる場合がある。
本発明の目的は、良好な増幅回路素子の放熱効果や、熱の遮断効果を得ながら小型化可能な電子部品を提供することにある。
本発明の電子部品は、第1主面と第2主面とを有し、該第1主面側にキャビティが形成された基板と、前記キャビティに収容された増幅回路素子とを有し、該増幅回路素子が、前記キャビティ内で封止樹脂により固定された電子部品であって、導体部材が、前記封止樹脂と増幅回路素子とに接してキャビティを覆うことを特徴とする電子部品である。
本発明においては、前記導体部材が前記基板の第1主面側と第2主面側を繋ぐサーマルビアホールと接続するのが好ましい。
本発明の電子部品においては、更に、前記基板は複数のサーマルビアホール部を備え、第1サーマルビアホール部は基板の第1主面と第2主面との間に設けられたサーマルビアホールで形成され、第2サーマルビアホール部は基板のキャビティの底面と第2主面との間に設けられたサーマルビアホールで形成され、前記増幅回路素子の前記キャビティと対向する面に設けられた接続端子の一部と前記第2サーマルビアホール部が電気的に接続するのが好ましい。
更に、前記第1サーマルビアホール部は前記キャビティの縁部に沿って並んで設けられた複数のサーマルビアホールで構成され、前記基板の第1主面に前記第1サーマルビアホール部のサーマルビアホールを繋ぐ第1接続導体を備えるのが好ましく、前記第1サーマルビアホール部のサーマルビアホールを、前記キャビティの縁部に沿って複数列に並んで形成するのが一層好ましい。
本発明においては、前記キャビティの側壁に、前記導体部材と接する他の導体部材を配置し、それを前記導体部材よりも熱伝導性に優れるものとするのが好ましい。
本発明においては、前記基板に搭載された他の素子を備え、前記第1サーマルビアホール部は、前記基板の第1主面側から見て、前記増幅回路素子の縁部と前記他の素子の縁部とが最も接近する間を繋ぐ仮想線を横切るように並んで設けられるのが好ましい。前記横切るように並んで設けられた第1サーマルビアホール部は、複数列に並んで形成されるのが、一層好ましい。
本発明においては、前記基板の第2主面に前記第1サーマルビアホール部を繋ぐ第2接続導体を備えるのが好ましい。更に、前記第2接続導体を前記第2サーマルビアホール部とも前記第2主面にて繋げるのが好ましい。
本発明においては、前記基板のキャビティの底面に前記第2サーマルビアホール部を繋ぐ第3接続導体を有し、前記封止樹脂と前記第3接続導体とが接するのが好ましい。
本発明によれば、良好な増幅回路素子の放熱効果や、熱の遮断効果を得ながら小型化可能な電子部品を提供することが出来る。
本発明の一実施例に係る電子部品の断面図である。 図1に示した電子部品の要部拡大平面図である。 本発明の他の実施例に係る電子部品の断面図である。 本発明の他の実施例に係る電子部品の断面図である。 図4に示した電子部品の要部拡大断面図である。 従来の電子部品の断面図である。
以下、図面を参照しつつ本発明の電子部品について詳細に説明する。図1は本発明の一実施形態に係る電子部品の断面図である。この電子部品は、基板11の第1主面に矩形に開口するキャビティ14、34を複数備え、キャビティ14内に増幅回路素子12を、キャビティ34内にフィルタ素子32を収容している。
基板11は、誘電体セラミックス、樹脂、あるいは樹脂とセラミックとの複合材を用いて形成することが可能である。基板11は単層基板よりも多層基板であるのが、基板11内に回路パターンによってL、C、R素子を形成したり、L、C、R素子を部品として内蔵させるのに有利であり好ましい。多層基板は公知の工法を用いて作製し得るものであり、例えば誘電体セラミックスを用いる場合にはLTCC(低温同時焼成セラミック)技術や、HTCC(高温同時焼成セラミック)技術により、樹脂等ではエポキシ樹脂やポリイミド等を用いたビルドアップ技術による。
LTCC技術であれば、1000℃以下の低温で焼結可能なセラミック誘電体からなる厚さ10〜200μmのセラミックグリーンシートを用いればよい。セラミックグリーンシートにAgやCu等の導電ペーストを印刷し、前記回路パターンや後述の接続導体となる所定の導体パターンを形成する。複数のセラミックグリーンシートを積層し、一体的に焼結することにより基板を形成することができる。低温で焼結可能なセラミック誘電体としては、例えばAl,Si及びSrを主成分としてSrアノーサイトを含むセラミックスが挙げられる。HTCC技術であれば、アルミナ、コージェライト、Si 、BaTiO、AlN等のセラミック材料まで選択肢が広がる。
基板11の第1主面にはキャビティ14が形成されており、キャビティ内に収まる状態で増幅回路素子12が収容される。キャビティ14は増幅回路素子12が基板11の第1主面から飛び出ない深さに形成されている。増幅回路素子12は、ベアチップの内部回路と外部との接続端子が、球状の半田、あるいは金などの金属バンプ15として形成され、キャビティ14の底部に設けられた複数の接続パッド16に対してフリップチップ実装して、機械的に接合され、電気的に接続される。増幅回路素子12の接続端子15は電源端子や信号端子等の他にグランド端子を備える。前記グランド端子と接続する接続パッド16の下部に、サーマルビアホール8bが複数設けられた第2サーマルビアホール部を構成する。金属バンプ15間にはエポキシ樹脂からなる封止樹脂21が充填(アンダーフィル)されていて、増幅回路素子12を封止して外気から遮断するとともに、金属バンプ15間の絶縁や基板11との接合強度を高めている。封止樹脂21はディスペンス、ポッティング等の手法によりキャビティに充填される。また、増幅回路素子12を仮固定する場合には、紫外線硬化性樹脂と熱硬化性樹脂とを混合した樹脂を用いても良い。
増幅回路素子12の少なくとも一面がキャビティ14の開口側に現れる状態となっており、キャビティ14を覆うように導体部材13を充填する。導体部材13には、例えばAg、Cu等の金属のフレークや粒をエポキシ樹脂等の熱硬化性樹脂に混合した導電性樹脂や導電性ペーストを用いて、充填後、加温硬化(キュア)するものであって、熱伝導性にも優れる。導体部材13は例えば導電性ペーストをメタルマスクを用いて真空雰囲気下で印刷して形成する。印刷の後、真空度を低下させると導電性ペーストは、封止樹脂21と前記封止樹脂21から現れる増幅回路素子12とに隙間なく接する。封止樹脂21は他の部分と比べて熱伝導率が低く蓄熱し易いが、この様な構成とすることで、封止樹脂21からも導体部材13を介して放熱することが出来る。更に導体部材13は基板11の第1主面側と第2主面側を繋ぐサーマルビアホールと電気的に接続する。
基板11には複数のサーマルビアホール部が形成されており、増幅回路素子12の発熱を複数の経路で熱を逃す構造としている。第1サーマルビアホール部は、基板11の第1主面から第2主面にかけて設けられたサーマルビアホール18aで構成され、複数のサーマルビアホール18aが、第1主面に形成された第1接続導体19aと第2主面に形成された第2接続導体29aによって電気的に接続されている。第2サーマルビアホール部は、基板11のキャビティ14の底面から基板11の第2主面にかけて設けられたサーマルビアホール18bで構成され、複数のサーマルビアホール18bが、キャビティ14の底面に形成された第3接続導体19bと第2主面に形成された第4接続導体29bによって電気的に接続されている。なお、基板11の第2主面において第2接続導体19bと第4接続導体29bが近接して設けられる場合には、それを共通させた広い面積の接続導体で構成しても良い。基板11の第2主面には各接続導体の他にも、増幅回路素子12への電源供給端子や、信号入力端子、信号出力端子等の端子26が形成されている。
第2サーマルビアホール部は、発熱が大きい増幅回路素子12の信号出力側の近傍に設けるのが望ましい。サーマルビアホールにはCuやAg等の金属導体が充填されている。金属導体は密に充填された状態が好ましいが、機能を阻害しない範囲であれば中空部分を有していても構わない。
キャビティ14を覆う導体部材13が第1サーマルビアホール部と接続することで、増幅回路素子12の冷却性能が向上する。更に、増幅回路素子12の接続端子15の一部が第2サーマルビアホール部と接続することで、増幅回路素子12の発熱による熱は、2つの経路をもって基板11の第2主面側から実装基板等へ放散されて、増幅回路素子12の冷却性能が一層向上する。
また、基板11と増幅回路素子12との間に充填された封止樹脂21が、第2サーマルビアヒール部と接続する増幅回路素子12の接続端子15や、第3接続導体19bと接することでも放熱性を高めることが出来る。
なお、基板11の第1主面とほぼ一面となるように、増幅回路素子12と封止樹脂21を設けることで、例えば、無電解めっき或いは電解めっきやスパッタ等の手法により薄膜を形成して、導体部材13を形成することも可能である。
図2は、電子部品を第1主面側から見た要部拡大平面図である。ここでは第1サーマルビアホール部の構成を明確にするように、導体部材13を破線で表して、導体部材13で覆われたキャビティ部分を透過して示した。基板11の第1主面には近接して並んだ矩形に開口するキャビティ14とキャビティ34を備える。キャビティ14には増幅回路素子12が配置され、キャビティ34にはフィルタ素子32が配置される。フィルタ素子32は、例えばSAW(表面弾性波)フィルタ、BAW(バルク波)フィルタである。増幅回路素子12とフィルタ素子32とは封止樹脂21により封止されている。
増幅回路素子12が配置されるキャビティ14の周囲に、複数のサーマルビアホール18aが並んで形成されている。サーマルビアホール18aは放熱性を考慮して配置され、必ずし、もキャビティ14の全周に設ける必要は無い。第1サーマルビアホール部では、複数のサーマルビアホール18aが第1接続導体19aで電気的に接続されている。増幅回路素子12の発熱は、他の部位よりも信号出力側のほうが相対的に大きく生じるため、サーマルビアホール18aはその近傍に配置するのが好ましい。更に、キャビティ14の縁部の一辺側に、サーマルビアホール18aを多列に並んで形成することで熱経路を大きくして、放熱効果を高めている。なお、サーマルビアホールの形成数、あるいは密度を、基板の面方向にキャビティから遠ざかる程に形成数を少なくし、又は密度を疎となるように構成しても良い。このように構成すれば多数のサーマルビアホールを形成することによる基板11の強度低下を抑制することが出来る。サーマルビアホールの形成間隔を拡げて、かつ形成数を減少させてサーマルビアホール形成密度を疎としたり、サーマルビアホールの径を相対的に大径から小径とすることで、形成密度を疎としても良い。
サーマルビアホールの直径は300μm以下であるのが好ましい。また、サーマルビアホールは平面視で円形状でなくても、長円や楕円といった形状としても良い。図示した例では第1接続導体19aを一つの環状のパターンとしているが、複数に分割された接続導体としても良い。第2接続導体29aも同様である。
また、第1サーマルビアホール部を、増幅回路素子12とフィルタ素子32との間の熱経路を遮断するように基板11に設けている。基板11の第1主面側から見て、増幅回路素子12の縁部とフィルタ素子32の縁部とが最も接近する間を繋ぐ仮想線(図中、一点鎖線で表示)を想定し、それを横切るように並んで第1サーマルビアホール部を設ける。フィルタ素子に高温の状態で大きな信号が入力すると、フィルタ素子が破壊する場合がある。第1サーマルビアホール部と第2サーマルビアホール部とで放熱性を向上させるとともに、第1サーマルビアホール部によって、基板11内の増幅回路素子12からフィルタ素子32へ及ぶ熱経路を遮ることで、増幅回路素子12とフィルタ素子32を近接させても、フィルタ素子32の熱破壊を防ぐことが出来て、電子部品を小型化することが出来る。
図3は他の態様の電子部品の断面図である。基板11の強度を損なわない程度であれば、熱経路を遮断するエアギャップとして、増幅回路素子12とフィルタ素子32との間に金属導体が充填されいないビアホール50を設けても良いし、スリット状の溝を設けても良い。
図4は、本発明の他の実施例に係る電子部品の断面図であり、図5は、その電子部品の要部拡大平面図である。この電子部品は、増幅回路素子12が収容されたキャビティ14の側壁に導体部材13と接する他の導体部材40を配置したものである。他の導体部材40は導体部材13よりも熱伝導性に優れたものである。図示した例では、CuやAg等の金属導体が充填された半円状のビアホールで他の導体部材40を形成しいてる。この様な構成とするには、複数のセラミックグリーンシートに金属導体が充填されたビアホールを形成し、これを積層した後、基板11のキャビティとなる部分を、前記ビアホールの一部がキャビティの側壁に現れるように、積層されたセラミックグリーンシートを打ち抜いて形成することが出来る。なお、他の導体部材40はめっき等でキャビティの側壁の全面に形成しても良い。この様な構成によれば、導体部材13と、熱伝導性に優れる他の導体部材40との接触面積が大きく得られるので、放熱性を向上させることが出来る。他の導体部材40を第1接続導体19aや第3接続導体19bと接続したり、基板11の内層に設けた導体層(図示せず)を介してサーマルビアホール18aと接続するのも好ましい。また、導体部材40を基板11の第1主面から第2主面にかけて形成しても良い。
本発明の電子部品によれば、増幅回路素子を収めたキャビティを覆う導体部材を、増幅回路素子と封止樹脂に当接させているので、従来よりも一層放熱効果を高めることが出来る。
また、金属製の放熱板に代えて、導体部材を金属のフレークや粒をエポキシ樹脂等の熱硬化性樹脂に混合した導電性樹脂や導電性ペースト、或いはめっき膜等で構成することで、電子部品の厚みを低背化することが出来る。また、放熱板自体の変形や、増幅回路素子の実装状態による上面の傾き、あるいは基板の変形等による面当接への影響を考慮しなくて済む。さらには、導体部材が、前記封止樹脂と増幅回路素子とに接する構成とすることで、増幅回路素子と放熱板との間の隙間を埋めるように、グリス状やゴムシート状等の高熱伝導性樹脂を用いることなく、熱経路を確保することが出来る。
本発明の電子部品によれば、増幅回路素子の冷却効果を高めるとともに、フィルタ素子に与えられる熱の影響を低減することで、安定した性能を維持して電子部品を動作させることが可能となる。
また、増幅回路素子を収めたキャビティを覆う導体部材によって、増幅回路素子から空間に放射されるノイズや、逆に空間から入射するノイズの影響を低減することも出来る。
10 電子部品
11 基板
12 増幅回路素子
13 導体部材
14、34 キャビティ
15 接続端子
16 接続パッド
18a、18b サーマルビアホール
19a 第1接続導体
19b 第3接続導体
21 封止樹脂
26 端子
29a 第2接続導体
29b 第4接続導体
32 フィルタ素子

Claims (9)

  1. 第1主面と第2主面とを有し、該第1主面側にキャビティが形成された基板と、前記キャビティに収容された増幅回路素子とを有し、該増幅回路素子が、前記キャビティ内で封止樹脂により、固定された電子部品であって、
    導電性樹脂または導電性ペーストである導体部材が、前記封止樹脂と増幅回路素子とに接してキャビティを覆うものであり、
    前記キャビティは前記増幅回路素子が前記基板の前記第1主面から飛び出さない深さに形成されたものであり、
    前記導体部材が、前記基板の第1主面側と第2主面側を繋ぐサーマルビアホールに接続するものであり、
    前記基板は複数のサーマルビアホール部を備え、第1サーマルビアホール部は基板の第1主面と第2主面との間に設けられたサーマルビアホールで形成され、第2サーマルビアホール部は基板のキャビティの底面と第2主面との間に設けられたサーマルビアホールで形成され、
    前記増幅回路素子の前記キャビティと対向する面に設けられた接続端子の一部と前記第2サーマルビアホール部が電気的に接続することを特徴とする電子部品。
  2. 請求項に記載の電子部品であって、
    前記第1サーマルビアホール部は前記キャビティの縁部に沿って並んで設けられた、キャビティ縁部の少なくとも一辺に複数のサーマルビアホールで構成され、前記基板の第1主面に前記第1サーマルビアホール部のサーマルビアホールを繋ぐ第1接続導体を備えたことを特徴とする電子部品。
  3. 請求項に記載の電子部品であって、
    前記第1サーマルビアホール部のサーマルビアホールが、前記キャビティの縁部に沿って少なくとも一辺に複数列に並んで形成されたことを特徴とする電子部品。
  4. 請求項1乃至のいずれかに記載の電子部品であって、
    前記キャビティの側壁に前記導体部材と接する他の導体部材を配置し、前記他の導体部材は少なくとも一面が平面である断面を有したサーマルビアホールで形成され、前記他の導体部材は前記導体部材よりも熱伝導性に優れることを特徴とする電子部品。
  5. 請求項1乃至のいずれかに記載の電子部品であって、
    前記基板の他のキャビティ内に搭載された他の素子を備え、前記第1サーマルビアホール部は、前記基板の第1主面側から見て、前記増幅回路素子の縁部と前記他の素子の縁部とが最も接近する間を繋ぐ仮想線を横切るように並んで設けられたことを特徴とする電子部品。
  6. 請求項に記載の電子部品であって、
    前記横切るように並んで設けられた第1サーマルビアホール部は、複数列に並んで形成され、基板の面方向にキャビティから遠ざかる程に形成数を少なくし、又は密度を疎となるように構成したことを特徴とする電子部品。
  7. 請求項1乃至のいずれかに記載の電子部品であって、
    前記基板の第2主面に前記第1サーマルビアホール部を繋ぐ第2接続導体を備え、前記第2接続導体は前記第2サーマルビアホール部とも前記第2主面にて繋がることを特徴とする電子部品。
  8. 請求項1乃至のいずれかに記載の電子部品であって、
    前記基板のキャビティの底面に第2サーマルビアホール部を繋ぐ第3接続導体を有し、前記封止樹脂と前記第3接続導体とが接することを特徴とする電子部品。
  9. 第1主面と第2主面とを有し、該第1主面側にキャビティが形成された基板と、前記キャビティに収容された増幅回路素子とを有し、該増幅回路素子が、前記キャビティ内で封止樹脂により、固定された電子部品の製造方法であって、
    前記増幅回路素子が前記基板の前記第1主面から飛び出さない深さに前記キャビティを形成する工程を有し、
    導電性樹脂または導電性ペーストである導体部材で、前記封止樹脂と増幅回路素子とに接してキャビティを覆い、加温硬化する工程を有し、
    前記導体部材が、前記基板の第1主面側と第2主面側を繋ぐサーマルビアホールに接続するものであり、
    前記基板は複数のサーマルビアホール部を備え、第1サーマルビアホール部は基板の第1主面と第2主面との間に設けられたサーマルビアホールで形成され、第2サーマルビアホール部は基板のキャビティの底面と第2主面との間に設けられたサーマルビアホールで形成され、
    前記増幅回路素子の前記キャビティと対向する面に設けられた接続端子の一部と前記第2サーマルビアホール部が電気的に接続することを特徴とする電子部品の製造方法。
JP2014250613A 2014-12-11 2014-12-11 電子部品 Expired - Fee Related JP6465387B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014250613A JP6465387B2 (ja) 2014-12-11 2014-12-11 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014250613A JP6465387B2 (ja) 2014-12-11 2014-12-11 電子部品

Publications (2)

Publication Number Publication Date
JP2016115696A JP2016115696A (ja) 2016-06-23
JP6465387B2 true JP6465387B2 (ja) 2019-02-06

Family

ID=56142226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250613A Expired - Fee Related JP6465387B2 (ja) 2014-12-11 2014-12-11 電子部品

Country Status (1)

Country Link
JP (1) JP6465387B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347485A (ja) * 2002-05-28 2003-12-05 Kyocera Corp 電子装置
JP2004140134A (ja) * 2002-10-17 2004-05-13 Toshiba Corp ハイブリッド半導体装置
JP2005340713A (ja) * 2004-05-31 2005-12-08 Nec Kansai Ltd マルチチップモジュール
JP2006019660A (ja) * 2004-07-05 2006-01-19 Melec:Cc パワー素子面実装用の回路基板
JP4822900B2 (ja) * 2005-06-15 2011-11-24 京セラ株式会社 電子部品モジュール
JP2008124247A (ja) * 2006-11-13 2008-05-29 Toppan Printing Co Ltd 部品内蔵基板及びその製造方法
JP2008243966A (ja) * 2007-03-26 2008-10-09 Toyota Industries Corp 電子部品が実装されたプリント基板及びその製造方法
JP3162220U (ja) * 2010-06-02 2010-08-26 有限会社ディアックス 高周波半導体デバイス

Also Published As

Publication number Publication date
JP2016115696A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
US10333493B2 (en) Embedded RF filter package structure and method of manufacturing thereof
US6794747B2 (en) Semiconductor device
US7808796B2 (en) Electronic component module and method for manufacturing the same
WO2016080333A1 (ja) モジュール
WO2014119729A1 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
JP2007073849A (ja) 電子回路モジュールとその製造方法
JP6107941B2 (ja) 複合基板
JPH09283700A (ja) 高周波用電力増幅器
CN107785327B (zh) 电子部件搭载用基板、电子装置以及电子模块
WO2020012598A1 (ja) 半導体装置
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP2007294829A (ja) 高周波回路モジュール及びその製造方法
US11276617B2 (en) Electronic device mounting board, electronic package, and electronic module
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP6465387B2 (ja) 電子部品
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP2011049354A (ja) 電子装置
JP5312250B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2004111938A (ja) 半導体装置
US10388628B2 (en) Electronic component package
JP2007201517A (ja) 半導体装置
KR100822662B1 (ko) 프론트 엔드 모듈 기판 및 그 제조방법
JP2005191045A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181227

R150 Certificate of patent or registration of utility model

Ref document number: 6465387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees