JP6465387B2 - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP6465387B2 JP6465387B2 JP2014250613A JP2014250613A JP6465387B2 JP 6465387 B2 JP6465387 B2 JP 6465387B2 JP 2014250613 A JP2014250613 A JP 2014250613A JP 2014250613 A JP2014250613 A JP 2014250613A JP 6465387 B2 JP6465387 B2 JP 6465387B2
- Authority
- JP
- Japan
- Prior art keywords
- thermal via
- via hole
- cavity
- main surface
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
11 基板
12 増幅回路素子
13 導体部材
14、34 キャビティ
15 接続端子
16 接続パッド
18a、18b サーマルビアホール
19a 第1接続導体
19b 第3接続導体
21 封止樹脂
26 端子
29a 第2接続導体
29b 第4接続導体
32 フィルタ素子
Claims (9)
- 第1主面と第2主面とを有し、該第1主面側にキャビティが形成された基板と、前記キャビティに収容された増幅回路素子とを有し、該増幅回路素子が、前記キャビティ内で封止樹脂により、固定された電子部品であって、
導電性樹脂または導電性ペーストである導体部材が、前記封止樹脂と増幅回路素子とに接してキャビティを覆うものであり、
前記キャビティは前記増幅回路素子が前記基板の前記第1主面から飛び出さない深さに形成されたものであり、
前記導体部材が、前記基板の第1主面側と第2主面側を繋ぐサーマルビアホールに接続するものであり、
前記基板は複数のサーマルビアホール部を備え、第1サーマルビアホール部は基板の第1主面と第2主面との間に設けられたサーマルビアホールで形成され、第2サーマルビアホール部は基板のキャビティの底面と第2主面との間に設けられたサーマルビアホールで形成され、
前記増幅回路素子の前記キャビティと対向する面に設けられた接続端子の一部と前記第2サーマルビアホール部が電気的に接続することを特徴とする電子部品。 - 請求項1に記載の電子部品であって、
前記第1サーマルビアホール部は前記キャビティの縁部に沿って並んで設けられた、キャビティ縁部の少なくとも一辺に複数のサーマルビアホールで構成され、前記基板の第1主面に前記第1サーマルビアホール部のサーマルビアホールを繋ぐ第1接続導体を備えたことを特徴とする電子部品。 - 請求項2に記載の電子部品であって、
前記第1サーマルビアホール部のサーマルビアホールが、前記キャビティの縁部に沿って少なくとも一辺に複数列に並んで形成されたことを特徴とする電子部品。 - 請求項1乃至3のいずれかに記載の電子部品であって、
前記キャビティの側壁に前記導体部材と接する他の導体部材を配置し、前記他の導体部材は少なくとも一面が平面である断面を有したサーマルビアホールで形成され、前記他の導体部材は前記導体部材よりも熱伝導性に優れることを特徴とする電子部品。 - 請求項1乃至4のいずれかに記載の電子部品であって、
前記基板の他のキャビティ内に搭載された他の素子を備え、前記第1サーマルビアホール部は、前記基板の第1主面側から見て、前記増幅回路素子の縁部と前記他の素子の縁部とが最も接近する間を繋ぐ仮想線を横切るように並んで設けられたことを特徴とする電子部品。 - 請求項5に記載の電子部品であって、
前記横切るように並んで設けられた第1サーマルビアホール部は、複数列に並んで形成され、基板の面方向にキャビティから遠ざかる程に形成数を少なくし、又は密度を疎となるように構成したことを特徴とする電子部品。 - 請求項1乃至6のいずれかに記載の電子部品であって、
前記基板の第2主面に前記第1サーマルビアホール部を繋ぐ第2接続導体を備え、前記第2接続導体は前記第2サーマルビアホール部とも前記第2主面にて繋がることを特徴とする電子部品。 - 請求項1乃至7のいずれかに記載の電子部品であって、
前記基板のキャビティの底面に第2サーマルビアホール部を繋ぐ第3接続導体を有し、前記封止樹脂と前記第3接続導体とが接することを特徴とする電子部品。 - 第1主面と第2主面とを有し、該第1主面側にキャビティが形成された基板と、前記キャビティに収容された増幅回路素子とを有し、該増幅回路素子が、前記キャビティ内で封止樹脂により、固定された電子部品の製造方法であって、
前記増幅回路素子が前記基板の前記第1主面から飛び出さない深さに前記キャビティを形成する工程を有し、
導電性樹脂または導電性ペーストである導体部材で、前記封止樹脂と増幅回路素子とに接してキャビティを覆い、加温硬化する工程を有し、
前記導体部材が、前記基板の第1主面側と第2主面側を繋ぐサーマルビアホールに接続するものであり、
前記基板は複数のサーマルビアホール部を備え、第1サーマルビアホール部は基板の第1主面と第2主面との間に設けられたサーマルビアホールで形成され、第2サーマルビアホール部は基板のキャビティの底面と第2主面との間に設けられたサーマルビアホールで形成され、
前記増幅回路素子の前記キャビティと対向する面に設けられた接続端子の一部と前記第2サーマルビアホール部が電気的に接続することを特徴とする電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014250613A JP6465387B2 (ja) | 2014-12-11 | 2014-12-11 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014250613A JP6465387B2 (ja) | 2014-12-11 | 2014-12-11 | 電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115696A JP2016115696A (ja) | 2016-06-23 |
JP6465387B2 true JP6465387B2 (ja) | 2019-02-06 |
Family
ID=56142226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014250613A Expired - Fee Related JP6465387B2 (ja) | 2014-12-11 | 2014-12-11 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6465387B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347485A (ja) * | 2002-05-28 | 2003-12-05 | Kyocera Corp | 電子装置 |
JP2004140134A (ja) * | 2002-10-17 | 2004-05-13 | Toshiba Corp | ハイブリッド半導体装置 |
JP2005340713A (ja) * | 2004-05-31 | 2005-12-08 | Nec Kansai Ltd | マルチチップモジュール |
JP2006019660A (ja) * | 2004-07-05 | 2006-01-19 | Melec:Cc | パワー素子面実装用の回路基板 |
JP4822900B2 (ja) * | 2005-06-15 | 2011-11-24 | 京セラ株式会社 | 電子部品モジュール |
JP2008124247A (ja) * | 2006-11-13 | 2008-05-29 | Toppan Printing Co Ltd | 部品内蔵基板及びその製造方法 |
JP2008243966A (ja) * | 2007-03-26 | 2008-10-09 | Toyota Industries Corp | 電子部品が実装されたプリント基板及びその製造方法 |
JP3162220U (ja) * | 2010-06-02 | 2010-08-26 | 有限会社ディアックス | 高周波半導体デバイス |
-
2014
- 2014-12-11 JP JP2014250613A patent/JP6465387B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016115696A (ja) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10333493B2 (en) | Embedded RF filter package structure and method of manufacturing thereof | |
US6794747B2 (en) | Semiconductor device | |
US7808796B2 (en) | Electronic component module and method for manufacturing the same | |
WO2016080333A1 (ja) | モジュール | |
WO2014119729A1 (ja) | 電子素子搭載用基板、電子装置および撮像モジュール | |
JP5518086B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2007073849A (ja) | 電子回路モジュールとその製造方法 | |
JP6107941B2 (ja) | 複合基板 | |
JPH09283700A (ja) | 高周波用電力増幅器 | |
CN107785327B (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
WO2020012598A1 (ja) | 半導体装置 | |
JP2005311230A (ja) | 回路モジュールおよびこの回路モジュールを用いた回路装置 | |
JP5842859B2 (ja) | 多層配線基板およびこれを備えるモジュール | |
JP2007294829A (ja) | 高周波回路モジュール及びその製造方法 | |
US11276617B2 (en) | Electronic device mounting board, electronic package, and electronic module | |
JP2006270082A (ja) | 配線基板及びそれを用いた電子装置 | |
JP6465387B2 (ja) | 電子部品 | |
JP6780996B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2011049354A (ja) | 電子装置 | |
JP5312250B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2004111938A (ja) | 半導体装置 | |
US10388628B2 (en) | Electronic component package | |
JP2007201517A (ja) | 半導体装置 | |
KR100822662B1 (ko) | 프론트 엔드 모듈 기판 및 그 제조방법 | |
JP2005191045A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6465387 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |