JP3162220U - 高周波半導体デバイス - Google Patents
高周波半導体デバイス Download PDFInfo
- Publication number
- JP3162220U JP3162220U JP2010004155U JP2010004155U JP3162220U JP 3162220 U JP3162220 U JP 3162220U JP 2010004155 U JP2010004155 U JP 2010004155U JP 2010004155 U JP2010004155 U JP 2010004155U JP 3162220 U JP3162220 U JP 3162220U
- Authority
- JP
- Japan
- Prior art keywords
- openings
- substrate
- electrode
- ceramic substrate
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 ミリ波電力用デバイスとして、小型で放熱が可能であり、また実装におけるハンドリングが容易であること。【解決手段】導体スルーホールを含む導体パターンが形成された多層セラミック基板において、その上層基板に形成されたキャビティーに半導体チップがフェイスダウンで実装され、前記多層セラミック基板の上面には樹脂層が形成され、前記樹脂層には前記キャビティー領域の開口部と前記多層セラミック基板の上面に形成された複数の電極の開口部が形成され、前記開口部には前記半導体チップの裏面と前記複数の電極に達する金属層が形成されたことを特徴とする。【選択図】図1
Description
本考案は小型で放熱可能な高周波半導体デバイス及びモジュールに関する。
一般に高周波半導体デバイスの構造は、外囲器の中にディスクリートチップを実装し、ディスクリートチップの直近で外囲器内入出力整合回路を設けたもの、あるいは半導体基板に入出力整合回路を形成したMMIC(Monolithic Microwave Integrated Circuit)チップを外囲器に実装したものがある。半導体チップはフェイスアップで外囲器の放熱板に実装し、配線はAu線などのボンディングワイヤを使用する。前者は電気的な接続箇所が多いため配線数は多い。そして半導体チップの発熱が小さい場合は樹脂封止が行われ、発熱の大きい電力用素子ではセラミックや金属によるリッドで気密封止される。
ミリ波(30GHz以上)のような高い周波数で動作する半導体デバイスは、外囲器が有する寄生成分ロス(寄生キャパシタンスや寄生インダクタンス)や配線ロスが無視できないためMMICチップをベアチップのままモジュールに組み込むことが多い。外囲器が有する寄生成分ロスを極力減少させるためには外囲器サイズを極力小さくすることになるが、現在まで使用できそうな外囲器は提案されていない。またモジュールでは、複数のMMICチップがAu線などの空間配線で接続されるため配線ロスは依然発生する。
上記のモジュール構成では、MMICチップは高温のAu共晶ハンダでマウントされることが多く手作業で実装することになるため熟練を要する。また実装作業中、あるいはモジュールを稼動させた後にMMICに不具合が生じた場合、チップの取替えは容易でない。
配線ロスを可能な限り小さくするには、半導体チップをフェイスダウンで実装する所謂フリップチップ実装がある。しかし半導体チップの放熱は主にチップ裏面から行う必要があるため簡便にヒートシンクを取り付ける構造を実現するのは困難であった。
また半導体の実装はスキルの要する手作業から脱皮し、さらに取替えが必要な場合に容易であることが望まれる。
本考案によると、導体スルーホールを含む導体パターンが形成された多層セラミック基板において、その上層基板に形成されたキャビティーに半導体チップがフェイスダウンで実装され、前記多層セラミック基板の上面には樹脂層が形成され、前記樹脂層には前記キャビティー領域の開口部と前記多層セラミック基板の上面に形成された複数の電極の開口部が形成され、前記開口部には前記半導体チップの裏面と前記複数の電極に達する金属層が形成されたことを特徴とする。
また前記複数の金属層は、外部接続用の入力電極と出力電極を含み、入力電極と出力電極はこれらに接続される前記導体スルーホールを含んでいずれも両側を接地電極により挟まれた構造であることを特徴とする。
本考案の半導体デバイスは、高周波、特にミリ波電力用デバイスに好適であり、小型で放熱が可能なものである。またパッケージデバイスであることから自動機によるPick&Placeが可能であり、無鉛ハンダを使用した表面実装が行えるため取替え作業も容易である。
以下、本考案の実施の形態を図に基づいて説明する。
図1は半導体デバイスの外観を示しており、ガラスセラミック多層基板1の上にポリイミド樹脂層2が形成される。ポリイミド樹脂層2には入力電極3、出力電極4、及び電源供給電極5を含む複数の取り出し電極と放熱金属層6が形成される。図2はデバイスの内部が分かるようにポリイミド樹脂層2を外した外観図である。この実施例では多層セラミック基板1は2層(図の7と8)から成り、上層の基板7にはキャビティー9が形成されており、半導体チップ10がキャビティー内にフェイスダウンで実装され、アンダーフィル樹脂層11が形成される。またこの実施例の半導体チップ8はMMICチップであり、MMICチップに形成された電極は入出力電極と複数の電源供給用電極になる。図ではMMICチップの裏面が見えており電極は図示していない。
図2において高周波信号の入力電極3と出力電極4は接地電極12で挟まれた構造をしている。これらの電極はガラスセラミック基板7においては導体スルーホール13を介してガラスセラミック基板8に形成された導体パターン(図示していない)に接続される。放熱金属層6は放熱の役割と共に接地されるので、接地のための導体スルーホール14は放熱金属層6に接続される。このように伝送線路が基板を貫通する導体スルーホールで形成される場合、その両脇を接地の導体スルーホールで挟む構造はグウンデッドコープレナーウェイブガイド(特開2000−216603)として知られており、特にミリ波帯における伝送損失を小さくするために使用される。なお導体パターンはガラスセラミック基板8に形成されMMICの該当電極に接続するが、パターンの描き方は限定しない。また放熱金属層6は接地されるので図4に示すように、ポリイミド樹脂層2で接地する構造14を採っても良い。
本考案の半導体デバイスはポリイミド樹脂層の面がモジュール基板(プリント基板)に無鉛ハンダなどで表面実装される。この場合、図1の放熱金属層5からの熱はモジュール基板に形成したサーマルビア(無数のスルーホールで熱を放散させる役割)を介して放散させるのが良い。なおMMICチップの裏面は通常接地されるので、モジュール基板のサーマルビアも接地される。
本考案の半導体デバイスはMMICの多チップ構成も容易に実現できる。図5には2チップ構成のデバイス例を示している。例として前段にゲインコントロールアンプ用MMIC15、後段に電力用MMIC16とする構成、SiのCMOS RF ICとGaAs系MMICの構成、受信系と送信系の構成なども実現できる。
本考案の半導体デバイスの製造方法を図5(a)〜(f)に示す。なお従来知られている製造方法の組合せで容易に実現できるものである。(a)は、所要の電極パターン17とキャビティー9が形成されたガラスセラミックの2層基板(7、8)に、MMICチップ10がフェイスダウンで実装(フリップチップ実装)された工程図である。実装は鉛ハンダやAuなどの金属バンプ18を使用して接合することができる。(b)において、バンプ接合の強度を確保するためにアンダーフィル樹脂11を形成する。一般にエポキシ系樹脂が使用される。(c)では、感光性樹脂を塗布してキャビティー領域9と所要の電極領域19を開口する。感光性樹脂としては感光性ポリイミド樹脂が耐熱性があって好適であるが、感光性エポキシ樹脂であっても良い。次に(d)において、開口領域に電解めっきにより金属層20を形成する。金属はCu、Niなどを使用することができる。金属層20は図に示すように平坦性が出ないので、(f)において平坦研磨(研削)する。このときポリイミド樹脂層を含んで研磨しても問題ない。(e)でダイシングして図3が完成する。なおガラスセラミック多層基板は、アルミナセラミック、窒化アルミニュウムセラミック多層基板でも良い。
以上述べたように本考案の半導体デバイスは、特にミリ波モジュールの低コスト化、生産性向上に寄与する。
1 ガラスセラミック多層基板
2 ポリイミド樹脂層
3 入力電極
4 出力電極
5 電源供給用電極
6 放熱金属層
7 上層基板
8 下層基板
9 キャビティー
10 MMICチップ
11 アンダーフィル樹脂
12 接地用電極
13 導体スルーホール
14 接地用導体スルーホール
15 ゲインコントロールアンプ
16 電力用MMIC
17 電極パターン
18 バンプ
19 開口部
20 めっき金属層
2 ポリイミド樹脂層
3 入力電極
4 出力電極
5 電源供給用電極
6 放熱金属層
7 上層基板
8 下層基板
9 キャビティー
10 MMICチップ
11 アンダーフィル樹脂
12 接地用電極
13 導体スルーホール
14 接地用導体スルーホール
15 ゲインコントロールアンプ
16 電力用MMIC
17 電極パターン
18 バンプ
19 開口部
20 めっき金属層
Claims (2)
- 導体スルーホールを含む導体パターンが形成された多層セラミック基板において、その上層基板に形成されたキャビティーに半導体チップがフェイスダウンで実装され、前記多層セラミック基板の上面には樹脂層が形成され、前記樹脂層には前記キャビティー領域の開口部と前記多層セラミック基板の上面に形成された複数の電極の開口部が形成され、前記開口部には前記半導体チップの裏面と前記複数の電極に達する金属層が形成されたことを特徴とする半導体デバイス。
- 前記複数の金属層は、外部接続用の入力電極と出力電極を含み、入力電極と出力電極はこれらに接続される前記導体スルーホールを含んでいずれも両側を接地電極により挟まれた構造であることを特徴とする請求項1に記載の半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010004155U JP3162220U (ja) | 2010-06-02 | 2010-06-02 | 高周波半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010004155U JP3162220U (ja) | 2010-06-02 | 2010-06-02 | 高周波半導体デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3162220U true JP3162220U (ja) | 2010-08-26 |
Family
ID=54865059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010004155U Expired - Fee Related JP3162220U (ja) | 2010-06-02 | 2010-06-02 | 高周波半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3162220U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016115696A (ja) * | 2014-12-11 | 2016-06-23 | 日立金属株式会社 | 電子部品 |
-
2010
- 2010-06-02 JP JP2010004155U patent/JP3162220U/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016115696A (ja) * | 2014-12-11 | 2016-06-23 | 日立金属株式会社 | 電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11456255B2 (en) | Impedance controlled electrical interconnection employing meta-materials | |
US10404226B2 (en) | Power amplifier module | |
KR100543729B1 (ko) | 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법 | |
US7268426B2 (en) | High-frequency chip packages | |
US6124636A (en) | MMIC package | |
US7176506B2 (en) | High frequency chip packages with connecting elements | |
US8120174B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
US20040179344A1 (en) | Electronic device capable of preventing electromagnetic wave from being radiated | |
US20090230541A1 (en) | Semiconductor device and manufacturing method of the same | |
US7696055B2 (en) | Method for manufacturing passive device and semiconductor package using thin metal piece | |
JP4504204B2 (ja) | 接続要素を有する高周波チップパッケージ | |
JP2011114192A (ja) | 半導体装置 | |
US10950554B2 (en) | Semiconductor packages with electromagnetic interference shielding layer and methods of forming the same | |
TWI785515B (zh) | 半導體封裝體及包含半導體封裝體之裝置 | |
JP2004095633A (ja) | 表面実装型電子部品モジュールおよびその製造方法 | |
JP4404903B2 (ja) | 熱導出が改善された送信モジュール | |
JP3162220U (ja) | 高周波半導体デバイス | |
JP3914059B2 (ja) | 高周波回路モジュール | |
JP2005303056A (ja) | 半導体集積回路装置 | |
KR101011888B1 (ko) | 반도체 패키지 | |
JP5987222B2 (ja) | 半導体装置 | |
WO2022138514A1 (ja) | 高周波モジュール及び通信装置 | |
JPWO2006001087A1 (ja) | 半導体装置 | |
JP2004063881A (ja) | 素子搭載用パッケージ及び電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |