JP2003347485A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP2003347485A JP2003347485A JP2002153314A JP2002153314A JP2003347485A JP 2003347485 A JP2003347485 A JP 2003347485A JP 2002153314 A JP2002153314 A JP 2002153314A JP 2002153314 A JP2002153314 A JP 2002153314A JP 2003347485 A JP2003347485 A JP 2003347485A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- circuit element
- base
- frame
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】電力増幅回路素子を常に良好な温度状態、取着
状態に維持するとともに、性能を安定化させることが可
能な高信頼性の電子装置を提供する。 【解決手段】基体１ａの上面に枠体１ｂを一体的に取着
させて枠体１ｂの内側にキャビティ４を形成するととも
に、キャビティ４内に、基体１ａ上面に設けられた接続
パッド６に導電性接着剤７を介して電気的に接続される
接続電極５を下面に有する電力増幅回路素子２を収容し
てなる電子装置１０において、枠体１ｂの上面に、電力
増幅回路素子２の上面に当接される金属製の放熱板３を
接合した。
状態に維持するとともに、性能を安定化させることが可
能な高信頼性の電子装置を提供する。 【解決手段】基体１ａの上面に枠体１ｂを一体的に取着
させて枠体１ｂの内側にキャビティ４を形成するととも
に、キャビティ４内に、基体１ａ上面に設けられた接続
パッド６に導電性接着剤７を介して電気的に接続される
接続電極５を下面に有する電力増幅回路素子２を収容し
てなる電子装置１０において、枠体１ｂの上面に、電力
増幅回路素子２の上面に当接される金属製の放熱板３を
接合した。
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話やパーソ
ナルコンピュータ、ＰＤＡ等の各種電子機器に用いられ
る電子装置に関するものである。
ナルコンピュータ、ＰＤＡ等の各種電子機器に用いられ
る電子装置に関するものである。
【０００２】
【従来の技術】従来より、携帯電話等の電子機器にはパ
ワーアンプ等の電子装置が組み込まれている。
ワーアンプ等の電子装置が組み込まれている。
【０００３】このような従来の電子装置としては、例え
ば図３に示すように、セラミック材料等から成る基体３
１ａの上面に枠体３１ｂを一体的に形成するとともに、
該枠体３１ｂの内側にキャビティ３４を形成し、更にこ
のキャビティ３４内に電子部品素子３２を収容させて樹
脂材３９等で封止した構造のものが知られており、かか
る電子装置をパワーアンプに適用する場合には、電子部
品素子３２として電力増幅回路素子が用いられ、得られ
た電子装置はマザーボード等の外部回路基板上に搭載さ
れた上、電子機器の内部に組み込まれる。
ば図３に示すように、セラミック材料等から成る基体３
１ａの上面に枠体３１ｂを一体的に形成するとともに、
該枠体３１ｂの内側にキャビティ３４を形成し、更にこ
のキャビティ３４内に電子部品素子３２を収容させて樹
脂材３９等で封止した構造のものが知られており、かか
る電子装置をパワーアンプに適用する場合には、電子部
品素子３２として電力増幅回路素子が用いられ、得られ
た電子装置はマザーボード等の外部回路基板上に搭載さ
れた上、電子機器の内部に組み込まれる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来の電子装置においては、電子部品素子３２として
電力増幅回路素子を用いた場合、電子装置の使用に伴い
電子部品素子３２より多量のジュール熱が発生し、これ
らの熱が長時間にわたり電子部品素子３２の内部に蓄積
されると、電子部品素子３２が過度に高温となって、電
子部品素子３２の電気的特性が大きく変動するととも
に、電子装置の性能が不安定なものとなる欠点を有して
いた。
た従来の電子装置においては、電子部品素子３２として
電力増幅回路素子を用いた場合、電子装置の使用に伴い
電子部品素子３２より多量のジュール熱が発生し、これ
らの熱が長時間にわたり電子部品素子３２の内部に蓄積
されると、電子部品素子３２が過度に高温となって、電
子部品素子３２の電気的特性が大きく変動するととも
に、電子装置の性能が不安定なものとなる欠点を有して
いた。
【０００５】そこで上記欠点を解消するために、電子部
品素子３２の直下に位置する基体３１ａの内部に銀等の
熱伝導性材料を充填した多数のサーマルビアホール３８
を埋設し、これらのサーマルビアホール３８を介して電
子部品素子３２中の熱を外部に放散させることにより電
子部品素子３２を冷却することが検討されている。
品素子３２の直下に位置する基体３１ａの内部に銀等の
熱伝導性材料を充填した多数のサーマルビアホール３８
を埋設し、これらのサーマルビアホール３８を介して電
子部品素子３２中の熱を外部に放散させることにより電
子部品素子３２を冷却することが検討されている。
【０００６】しかしながら、電子部品素子３２の直下に
位置する基体３１ａの内部に多数のサーマルビアホール
３８を集中的に埋設すると、その分、基体３１ａの機械
的強度が著しく低下してしまうことから、サーマルビア
ホール３８を高密度に形成するにも限界があり、結局、
サーマルビアホール３８だけでは十分な放熱特性を得る
には至っていないのが現状である。
位置する基体３１ａの内部に多数のサーマルビアホール
３８を集中的に埋設すると、その分、基体３１ａの機械
的強度が著しく低下してしまうことから、サーマルビア
ホール３８を高密度に形成するにも限界があり、結局、
サーマルビアホール３８だけでは十分な放熱特性を得る
には至っていないのが現状である。
【０００７】また上述した従来の電子装置において、電
子部品素子３２を基体３１ａに対し良好に取着させてお
くには、電子部品素子３２をエポキシ樹脂等の樹脂材で
完全に被覆する等して電子部品素子３２を基体３１ａや
枠体３１ｂに強固に接着しておく必要があり、その場
合、樹脂材を形成するエポキシ樹脂等は熱伝導率が比較
的低いため、電子部品素子３２の発した熱の一部が樹脂
材の内部にも蓄積されることで電子部品素子３２の放熱
特性が更に低下することがあり、これによっても電子装
置の性能が不安定になる欠点が誘発される。
子部品素子３２を基体３１ａに対し良好に取着させてお
くには、電子部品素子３２をエポキシ樹脂等の樹脂材で
完全に被覆する等して電子部品素子３２を基体３１ａや
枠体３１ｂに強固に接着しておく必要があり、その場
合、樹脂材を形成するエポキシ樹脂等は熱伝導率が比較
的低いため、電子部品素子３２の発した熱の一部が樹脂
材の内部にも蓄積されることで電子部品素子３２の放熱
特性が更に低下することがあり、これによっても電子装
置の性能が不安定になる欠点が誘発される。
【０００８】本発明は上記欠点に鑑み案出されたもの
で、その目的は、電力増幅回路素子を常に良好な温度状
態、取着状態に維持するとともに、性能を安定化させる
ことが可能な高信頼性の電子装置を提供することにあ
る。
で、その目的は、電力増幅回路素子を常に良好な温度状
態、取着状態に維持するとともに、性能を安定化させる
ことが可能な高信頼性の電子装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明の電子装置は、基
体の上面に枠体を一体的に取着させて枠体の内側にキャ
ビティを形成するとともに、該キャビティ内に、基体上
面に設けられた接続パッドに導電性接着剤を介して電気
的に接続される接続電極を下面に有する電力増幅回路素
子を収容してなる電子装置において、前記枠体の上面
に、電力増幅回路素子の上面に当接される金属製の放熱
板を接合したことを特徴とするものである。
体の上面に枠体を一体的に取着させて枠体の内側にキャ
ビティを形成するとともに、該キャビティ内に、基体上
面に設けられた接続パッドに導電性接着剤を介して電気
的に接続される接続電極を下面に有する電力増幅回路素
子を収容してなる電子装置において、前記枠体の上面
に、電力増幅回路素子の上面に当接される金属製の放熱
板を接合したことを特徴とするものである。
【００１０】また本発明の電子装置は、前記放熱板が枠
体上面に被着させた導体層に接合されているとともに、
該導体層を枠体及び基体の内部に埋設されたサーマルビ
アホールに接続させたことを特徴とするものである。
体上面に被着させた導体層に接合されているとともに、
該導体層を枠体及び基体の内部に埋設されたサーマルビ
アホールに接続させたことを特徴とするものである。
【００１１】更に本発明の電子装置は、前記キャビティ
の上部が前記放熱板により封止されていることを特徴と
するものである。
の上部が前記放熱板により封止されていることを特徴と
するものである。
【００１２】また更に本発明の電子装置は、前記電力増
幅回路素子の上面のうち、全体の８０％以上に相当する
部位に放熱板の下面が面当接されていることを特徴とす
るものである。
幅回路素子の上面のうち、全体の８０％以上に相当する
部位に放熱板の下面が面当接されていることを特徴とす
るものである。
【００１３】更にまた本発明の電子装置は、前記電力増
幅回路素子の直下に位置する基体の内部に複数個のサー
マルビアホールが形成されていることを特徴とするもの
である。
幅回路素子の直下に位置する基体の内部に複数個のサー
マルビアホールが形成されていることを特徴とするもの
である。
【００１４】本発明の電子装置によれば、キャビティ内
にフェイスダウンボンディングした電力増幅回路素子の
上面に金属製の放熱板を接合するようにしたことから、
電力増幅回路素子中の熱を放熱板を介して外部に良好に
放散させることができるようになり、電力増幅回路素子
を効率よく冷却することにより電子装置を常に安定して
動作させることが可能となる。
にフェイスダウンボンディングした電力増幅回路素子の
上面に金属製の放熱板を接合するようにしたことから、
電力増幅回路素子中の熱を放熱板を介して外部に良好に
放散させることができるようになり、電力増幅回路素子
を効率よく冷却することにより電子装置を常に安定して
動作させることが可能となる。
【００１５】この場合、十分な冷却特性を得るには、電
力増幅回路素子の上面のうち、全体の８０％以上に相当
する部位を放熱板の下面と面当接させることが好まし
い。
力増幅回路素子の上面のうち、全体の８０％以上に相当
する部位を放熱板の下面と面当接させることが好まし
い。
【００１６】また本発明の電子装置によれば、前記放熱
板を枠体上面の導体層を介してサーマルビアホールに接
続させておくようにすれば、放熱板の熱はサーマルビア
ホールによっても外部に良好に放散されるようになるた
め、電力増幅回路素子の冷却効率が更に良好なものとな
る利点がある。
板を枠体上面の導体層を介してサーマルビアホールに接
続させておくようにすれば、放熱板の熱はサーマルビア
ホールによっても外部に良好に放散されるようになるた
め、電力増幅回路素子の冷却効率が更に良好なものとな
る利点がある。
【００１７】更に本発明の電子装置によれば、キャビテ
ィの上部を放熱板で封止するようにしておけば、エポキ
シ樹脂等から成る封止材を用いることなくキャビティの
気密性を高めることができる利点もある。
ィの上部を放熱板で封止するようにしておけば、エポキ
シ樹脂等から成る封止材を用いることなくキャビティの
気密性を高めることができる利点もある。
【００１８】また更に本発明の電子装置によれば、電力
増幅回路素子の直下に位置する基体の内部にも多数のサ
ーマルビアホールを形成しておけば、放熱板経由の放熱
経路と合せて２通りの放散経路ができるので、電力増幅
回路素子の冷却性がより高まり、電力増幅回路素子の電
気的特性の変動が少なくなるとともに、電子装置の性能
を安定なものとすることができる。
増幅回路素子の直下に位置する基体の内部にも多数のサ
ーマルビアホールを形成しておけば、放熱板経由の放熱
経路と合せて２通りの放散経路ができるので、電力増幅
回路素子の冷却性がより高まり、電力増幅回路素子の電
気的特性の変動が少なくなるとともに、電子装置の性能
を安定なものとすることができる。
【００１９】
【発明の実施の形態】以下、本発明を添付図面に基づい
て詳細に説明する。図１は本発明の一実施形態に係る電
子装置の断面図であり、同図に示す電子装置は、基体１
ａの上面に枠体１ｂを形成して枠体１ｂの内側にキャビ
ティ４を形成し、このキャビティ４内に電力増幅回路素
子２を収容させた構造を有している。
て詳細に説明する。図１は本発明の一実施形態に係る電
子装置の断面図であり、同図に示す電子装置は、基体１
ａの上面に枠体１ｂを形成して枠体１ｂの内側にキャビ
ティ４を形成し、このキャビティ４内に電力増幅回路素
子２を収容させた構造を有している。
【００２０】前記基体１ａの材料としては、例えば８０
０〜１２００℃の比較的低い温度で焼成が可能なガラス
−セラミック材料等が好適に用いられる。セラミック成
分としては、例えば、クリストバライト、石英、コラン
ダム（αアルミナ）、ムライト、コージェライト等の絶
縁セラミック材料、ＭｇＴｉＯ3、ＣａＴｉＯ3、ＢａＴ
ｉＯ3、ＴｉＯ2等の誘電体セラミック材料、Ｎｉ−Ｚｎ
フェライト、Ｍｎ−Ｚｎフェライト等の磁性体セラミッ
ク材料等が用いられ、平均粒径０．５〜６．０μｍ、好
ましくは０．５〜２．０μｍに粉砕したものが用いられ
る。尚、セラミック材料は２種以上を混合して用いても
よい。
０〜１２００℃の比較的低い温度で焼成が可能なガラス
−セラミック材料等が好適に用いられる。セラミック成
分としては、例えば、クリストバライト、石英、コラン
ダム（αアルミナ）、ムライト、コージェライト等の絶
縁セラミック材料、ＭｇＴｉＯ3、ＣａＴｉＯ3、ＢａＴ
ｉＯ3、ＴｉＯ2等の誘電体セラミック材料、Ｎｉ−Ｚｎ
フェライト、Ｍｎ−Ｚｎフェライト等の磁性体セラミッ
ク材料等が用いられ、平均粒径０．５〜６．０μｍ、好
ましくは０．５〜２．０μｍに粉砕したものが用いられ
る。尚、セラミック材料は２種以上を混合して用いても
よい。
【００２１】また、ガラス成分のフリットは、焼成処理
することによってコージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶や
スピネル構造の結晶相を析出するガラスを用いるのが好
ましく、そのようなガラスとしては、例えば、Ｂ2Ｏ3、
ＳｉＯ2、Ａｌ2Ｏ3、ＺｎＯ、アルカリ土類酸化物を含
むガラスフリットが挙げられる。これらのガラスフリッ
トは、ガラス化範囲が広く、また屈伏点が例えば６００
〜８００℃に設定されている。
することによってコージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライトやその置換誘導体の結晶や
スピネル構造の結晶相を析出するガラスを用いるのが好
ましく、そのようなガラスとしては、例えば、Ｂ2Ｏ3、
ＳｉＯ2、Ａｌ2Ｏ3、ＺｎＯ、アルカリ土類酸化物を含
むガラスフリットが挙げられる。これらのガラスフリッ
トは、ガラス化範囲が広く、また屈伏点が例えば６００
〜８００℃に設定されている。
【００２２】このような材質から成る基体１ａは、図１
に示すように複数個の絶縁層を積層してなる多層構造を
有しており、絶縁層の層間に介在される回路配線（図示
せず）や層間に形成されるビアホール導体（図示せず）
等によって基体１ａの内部に所定の電気回路を形成して
いる。
に示すように複数個の絶縁層を積層してなる多層構造を
有しており、絶縁層の層間に介在される回路配線（図示
せず）や層間に形成されるビアホール導体（図示せず）
等によって基体１ａの内部に所定の電気回路を形成して
いる。
【００２３】また前記基体１ａを構成する絶縁層は、各
々の厚みが例えば２０〜３００μｍに設定され、また基
体１ａの内部に設けられる回路配線やビアホール導体，
後述する接続パッド６や導体層９等はＡｇ、Ａｇ−Ｐ
ｄ、Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料か
ら成り、その厚みは例えば５〜２５μｍに設定される。
々の厚みが例えば２０〜３００μｍに設定され、また基
体１ａの内部に設けられる回路配線やビアホール導体，
後述する接続パッド６や導体層９等はＡｇ、Ａｇ−Ｐ
ｄ、Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料か
ら成り、その厚みは例えば５〜２５μｍに設定される。
【００２４】尚、前記ビアホール導体の直径は例えば５
０〜３００μｍに設定され、その材質はセラミック材料
との相性を考慮して選択される。ビアホール導体の材質
は、上述したＡｇ合金以外に、例えば、Ｃｕ系、Ｗ系、
Ｍｏ系、Ｐｄ系導電材料等が用いられ、このようなビア
ホール導体は、基体１ａの表面部に露出するように形成
しても構わない。
０〜３００μｍに設定され、その材質はセラミック材料
との相性を考慮して選択される。ビアホール導体の材質
は、上述したＡｇ合金以外に、例えば、Ｃｕ系、Ｗ系、
Ｍｏ系、Ｐｄ系導電材料等が用いられ、このようなビア
ホール導体は、基体１ａの表面部に露出するように形成
しても構わない。
【００２５】また前記基体１ａの製作には従来周知のセ
ラミックグリーンシート積層法が用いられる。具体的に
は、まず、上述のセラミック原料粉末に適当な有機溶剤
等を添加・混合して泥漿状になすとともに、従来周知の
ドクターブレード法等を採用することによってセラミッ
クグリーンシートを得る。次に、得られたセラミックグ
リーンシートに、絶縁層の層間に介在される回路配線
（図示せず）や層間に形成されるビアホール導体を形成
し積層する。そして最後に、この積層体を高温で焼成す
ることによって基体１ａが得られる。
ラミックグリーンシート積層法が用いられる。具体的に
は、まず、上述のセラミック原料粉末に適当な有機溶剤
等を添加・混合して泥漿状になすとともに、従来周知の
ドクターブレード法等を採用することによってセラミッ
クグリーンシートを得る。次に、得られたセラミックグ
リーンシートに、絶縁層の層間に介在される回路配線
（図示せず）や層間に形成されるビアホール導体を形成
し積層する。そして最後に、この積層体を高温で焼成す
ることによって基体１ａが得られる。
【００２６】更に前記基体１ａの上面に取着される枠体
１ｂは、その内側にキャビティ４を形成するためのもの
であり、先に述べた基体１ａと同じ材質で構成するのが
好ましく、その場合、焼成前の積層体にキャビティ４の
基となる穴を有したセラミックグリーンシートを積み重
ね、これらを同時焼成することで基体１ａと一体的に形
成される。
１ｂは、その内側にキャビティ４を形成するためのもの
であり、先に述べた基体１ａと同じ材質で構成するのが
好ましく、その場合、焼成前の積層体にキャビティ４の
基となる穴を有したセラミックグリーンシートを積み重
ね、これらを同時焼成することで基体１ａと一体的に形
成される。
【００２７】尚、前記枠体１ｂは単層構造でも多層構造
でも構わないが、多層構造を採用する場合、焼成前の積
層体に穴を有した多層のセラミックグリーンシートを積
み重ねて形成しても良いし、焼成前の積層体に穴を有し
たセラミックグリーンシートを一層毎積み重ねて形成し
ても良い。
でも構わないが、多層構造を採用する場合、焼成前の積
層体に穴を有した多層のセラミックグリーンシートを積
み重ねて形成しても良いし、焼成前の積層体に穴を有し
たセラミックグリーンシートを一層毎積み重ねて形成し
ても良い。
【００２８】また前記基体１ａの上面に形成した枠体１
ｂが基体１ａと異なる材質である場合、基体１ａとほぼ
同じ焼結温度のセラミック材料であれば基体１ａと同時
焼成しても良いし、或いは、焼結温度が著しく異なる材
料から成る場合、焼成後に枠体１ｂを基体１ａに対して
接着・固定するようにしても良い。
ｂが基体１ａと異なる材質である場合、基体１ａとほぼ
同じ焼結温度のセラミック材料であれば基体１ａと同時
焼成しても良いし、或いは、焼結温度が著しく異なる材
料から成る場合、焼成後に枠体１ｂを基体１ａに対して
接着・固定するようにしても良い。
【００２９】そして、前記キャビティ４内に収容される
電力増幅回路素子２としては、ＩＣなどの半導体素子が
用いられ、その表面にはアルミニウム（Ａｌ）などの配
線が所定パターンに形成され、例えば電気信号の増幅に
用いられるパワーアンプ用のＩＣを用いる場合は複数の
トランジスタで構成されている。
電力増幅回路素子２としては、ＩＣなどの半導体素子が
用いられ、その表面にはアルミニウム（Ａｌ）などの配
線が所定パターンに形成され、例えば電気信号の増幅に
用いられるパワーアンプ用のＩＣを用いる場合は複数の
トランジスタで構成されている。
【００３０】前記電力増幅回路素子２の下面には複数個
の接続電極５が被着・形成されており、従来周知のフェ
イスダウンボンディング、具体的には、接続電極５を導
電性接着剤７を介して基体上面の接続パッド６に電気的
に接続させることによって基体上面の所定位置に搭載さ
れる。このフェイスダウンボンディングに使用される導
電性接着剤７としては、半田を用いても良いし、Ａｕの
スタッドバンプを用いても良い。
の接続電極５が被着・形成されており、従来周知のフェ
イスダウンボンディング、具体的には、接続電極５を導
電性接着剤７を介して基体上面の接続パッド６に電気的
に接続させることによって基体上面の所定位置に搭載さ
れる。このフェイスダウンボンディングに使用される導
電性接着剤７としては、半田を用いても良いし、Ａｕの
スタッドバンプを用いても良い。
【００３１】また前記電力増幅回路素子２の下面と外周
部には樹脂材１１が被着・形成されており、これらの樹
脂材１１は接着性ならびに封止性に優れたエポキシ樹脂
等から成っているため、この樹脂材１１でもって基体１
ａに対する電力増幅回路素子２の接合強度を高めること
ができるとともに、電力増幅回路素子２を外気より良好
に遮断することができる。
部には樹脂材１１が被着・形成されており、これらの樹
脂材１１は接着性ならびに封止性に優れたエポキシ樹脂
等から成っているため、この樹脂材１１でもって基体１
ａに対する電力増幅回路素子２の接合強度を高めること
ができるとともに、電力増幅回路素子２を外気より良好
に遮断することができる。
【００３２】ここで、基体１ａの上面に被着・形成され
る接続パッド６は、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等の
Ａｇ合金を主成分とする導電材料等から成り、導電性接
着剤が接合しやすいように、メッキ等の表面処理を施し
て表面に酸化膜等が形成されにくくしておくことが好ま
しい。メッキ材料としてはＡｕが好適に用いられ、その
下地としてＮｉ等から成る中間メッキ層を介在させてお
いても良い。
る接続パッド６は、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等の
Ａｇ合金を主成分とする導電材料等から成り、導電性接
着剤が接合しやすいように、メッキ等の表面処理を施し
て表面に酸化膜等が形成されにくくしておくことが好ま
しい。メッキ材料としてはＡｕが好適に用いられ、その
下地としてＮｉ等から成る中間メッキ層を介在させてお
いても良い。
【００３３】一方、基体１ａの上面に被着・形成される
接続パッド６は、先述したように、Ａｇ、Ａｇ−Ｐｄ、
Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料等から
成り、導電性接着剤が接合しやすいように、メッキ等の
表面処理を施して表面に酸化膜等が形成されにくくして
おくことが好ましい。メッキ材料としてはＡｕが好適に
用いられ、その下地としてＮｉ等から成る中間メッキ層
を介在させておいても良い。
接続パッド６は、先述したように、Ａｇ、Ａｇ−Ｐｄ、
Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料等から
成り、導電性接着剤が接合しやすいように、メッキ等の
表面処理を施して表面に酸化膜等が形成されにくくして
おくことが好ましい。メッキ材料としてはＡｕが好適に
用いられ、その下地としてＮｉ等から成る中間メッキ層
を介在させておいても良い。
【００３４】そして、本実施形態の電子装置において重
要な点は、枠体１ｂの上面に、電力増幅回路素子２の上
面に面当接される金属製の放熱板３を接合させた点であ
る。
要な点は、枠体１ｂの上面に、電力増幅回路素子２の上
面に面当接される金属製の放熱板３を接合させた点であ
る。
【００３５】前記放熱板３は、鉄、洋白、りん青銅等の
良熱伝導性の金属によって例えば１００μｍ〜３００μ
ｍの厚みに形成されており、かかる放熱板３によって電
力増幅回路素子２の発する熱が良好に吸収されるため、
電力増幅回路素子２中の熱が放熱板３を介して外部に良
好に放散されることとなり、電力増幅回路素子２を効率
よく冷却して、電子装置の性能を安定化させることが可
能となる。
良熱伝導性の金属によって例えば１００μｍ〜３００μ
ｍの厚みに形成されており、かかる放熱板３によって電
力増幅回路素子２の発する熱が良好に吸収されるため、
電力増幅回路素子２中の熱が放熱板３を介して外部に良
好に放散されることとなり、電力増幅回路素子２を効率
よく冷却して、電子装置の性能を安定化させることが可
能となる。
【００３６】この場合、十分な冷却特性を得るには、電
力増幅回路素子の上面のうち、全体の８０％以上に相当
する部位を放熱板の下面と面当接させることが好まし
い。
力増幅回路素子の上面のうち、全体の８０％以上に相当
する部位を放熱板の下面と面当接させることが好まし
い。
【００３７】また、上述した放熱板３を、枠体上面の導
体層９を介してサーマルビアホール８に接続させておけ
ば、放熱板３の熱はサーマルビアホール８によっても外
部に良好に放散されるようになるため、電力増幅回路素
子２の冷却効率が更に良好なものとなる。
体層９を介してサーマルビアホール８に接続させておけ
ば、放熱板３の熱はサーマルビアホール８によっても外
部に良好に放散されるようになるため、電力増幅回路素
子２の冷却効率が更に良好なものとなる。
【００３８】更にこの場合、電力増幅回路素子２の直下
に位置する基体１ａの内部にも複数個のサーマルビアホ
ール８を形成しておけば、放熱板経由の放熱経路と合せ
て２通りの放散経路ができるので、電力増幅回路素子２
の冷却性がより高まり、電力増幅回路素子２の電気的特
性の変動が少なくなるとともに、電子装置の性能を安定
なものとすることができる。
に位置する基体１ａの内部にも複数個のサーマルビアホ
ール８を形成しておけば、放熱板経由の放熱経路と合せ
て２通りの放散経路ができるので、電力増幅回路素子２
の冷却性がより高まり、電力増幅回路素子２の電気的特
性の変動が少なくなるとともに、電子装置の性能を安定
なものとすることができる。
【００３９】尚、前記放熱板３は図２に示されるように
電力増幅回路素子２の一部が接合していれば役割を果た
すものであるが、キャビティ４の上部が、放熱板３によ
り封止されていれば、気密性が高まるので、より高い気
密性を要求される電力増幅回路素子２にとっては有利で
あり、電力増幅回路素子２によっては封止する樹脂１１
は不要とすることができる。
電力増幅回路素子２の一部が接合していれば役割を果た
すものであるが、キャビティ４の上部が、放熱板３によ
り封止されていれば、気密性が高まるので、より高い気
密性を要求される電力増幅回路素子２にとっては有利で
あり、電力増幅回路素子２によっては封止する樹脂１１
は不要とすることができる。
【００４０】かくして上述した電子装置は、マザーボー
ド等の外部回路基板上に搭載された上、マザーボード等
と共に電子機器の内部に組み込まれることにより電子装
置として機能することとなる。
ド等の外部回路基板上に搭載された上、マザーボード等
と共に電子機器の内部に組み込まれることにより電子装
置として機能することとなる。
【００４１】尚、本発明は上述の実施形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲において
種々の変更・改良等が可能である。
ものではなく、本発明の要旨を逸脱しない範囲において
種々の変更・改良等が可能である。
【００４２】例えば、上述の実施形態においては、放熱
板３を平板状になしているが、これに代えて、放熱板３
の表面に電力増幅回路素子の形状に合わせた凹凸をつけ
たり、放熱性を更に高めるためのフィンを形成・取付け
するようにしても構わない。
板３を平板状になしているが、これに代えて、放熱板３
の表面に電力増幅回路素子の形状に合わせた凹凸をつけ
たり、放熱性を更に高めるためのフィンを形成・取付け
するようにしても構わない。
【００４３】
【発明の効果】本発明の電子装置によれば、キャビティ
内にフェイスダウンボンディングした電力増幅回路素子
の上面に金属製の放熱板を接合するようにしたことか
ら、電力増幅回路素子中の熱を放熱板を介して外部に良
好に放散させることができるようになり、電力増幅回路
素子を効率よく冷却することにより電子装置を常に安定
して動作させることが可能となる。
内にフェイスダウンボンディングした電力増幅回路素子
の上面に金属製の放熱板を接合するようにしたことか
ら、電力増幅回路素子中の熱を放熱板を介して外部に良
好に放散させることができるようになり、電力増幅回路
素子を効率よく冷却することにより電子装置を常に安定
して動作させることが可能となる。
【００４４】この場合、十分な冷却特性を得るには、電
力増幅回路素子の上面のうち、全体の８０％以上に相当
する部位を放熱板の下面と面当接させることが好まし
い。
力増幅回路素子の上面のうち、全体の８０％以上に相当
する部位を放熱板の下面と面当接させることが好まし
い。
【００４５】また本発明の電子装置によれば、前記放熱
板を枠体上面の導体層を介してサーマルビアホールに接
続させておくようにすれば、放熱板の熱はサーマルビア
ホールによっても外部に良好に放散されるようになるた
め、電力増幅回路素子の冷却効率が更に良好なものとな
る利点がある。
板を枠体上面の導体層を介してサーマルビアホールに接
続させておくようにすれば、放熱板の熱はサーマルビア
ホールによっても外部に良好に放散されるようになるた
め、電力増幅回路素子の冷却効率が更に良好なものとな
る利点がある。
【００４６】更に本発明の電子装置によれば、キャビテ
ィの上部を放熱板で封止するようにしておけば、エポキ
シ樹脂等から成る封止材を用いることなくキャビティの
気密性を高めることができる利点もある。
ィの上部を放熱板で封止するようにしておけば、エポキ
シ樹脂等から成る封止材を用いることなくキャビティの
気密性を高めることができる利点もある。
【００４７】また更に本発明の電子装置によれば、電力
増幅回路素子の直下に位置する基体の内部にも多数のサ
ーマルビアホールを形成しておけば、放熱板経由の放熱
経路と合せて２通りの放散経路ができるので、電力増幅
回路素子の冷却性がより高まり、電力増幅回路素子の電
気的特性の変動が少なくなるとともに、電子装置の性能
を安定なものとすることができる。
増幅回路素子の直下に位置する基体の内部にも多数のサ
ーマルビアホールを形成しておけば、放熱板経由の放熱
経路と合せて２通りの放散経路ができるので、電力増幅
回路素子の冷却性がより高まり、電力増幅回路素子の電
気的特性の変動が少なくなるとともに、電子装置の性能
を安定なものとすることができる。
【図１】本発明の実施形態に係る電子装置の断面図であ
る。
る。
【図２】本発明の実施形態に係る電子装置の要部拡大図
である。
である。
【図３】従来の電子装置の断面図である。
１ａ・・・基体
１ｂ・・・枠体
２・・・・電力増幅回路素子
３・・・・放熱板
４・・・・キャビティ
５・・・・接続電極
６・・・・接続パッド
７・・・・導電性接着剤
８・・・・サーマルビアホール
９・・・・導体層
１１・・・樹脂材
Claims (5)
- 【請求項１】基体の上面に枠体を一体的に取着させて枠
体の内側にキャビティを形成するとともに、該キャビテ
ィ内に、基体上面に設けられた接続パッドに導電性接着
剤を介して電気的に接続される接続電極を下面に有する
電力増幅回路素子を収容してなる電子装置において、 前記枠体の上面に、電力増幅回路素子の上面に当接され
る金属製の放熱板を接合したことを特徴とする電子装
置。 - 【請求項２】前記放熱板が枠体上面に被着させた導体層
に接合されているとともに、該導体層を枠体及び基体の
内部に埋設されたサーマルビアホールに接続させたこと
を特徴とする請求項１に記載の電子装置。 - 【請求項３】前記キャビティの上部が前記放熱板により
封止されていることを特徴とする請求項１または請求項
２に記載の電子装置。 - 【請求項４】前記電力増幅回路素子の上面のうち、全体
の８０％以上に相当する部位に放熱板の下面が面当接さ
れていることを特徴とする請求項１乃至請求項３のいず
れかに記載の電子装置。 - 【請求項５】前記電力増幅回路素子の直下に位置する基
体の内部に複数個のサーマルビアホールが形成されてい
ることを特徴とする請求項１乃至請求項４のいずれかに
記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153314A JP2003347485A (ja) | 2002-05-28 | 2002-05-28 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002153314A JP2003347485A (ja) | 2002-05-28 | 2002-05-28 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003347485A true JP2003347485A (ja) | 2003-12-05 |
Family
ID=29770375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002153314A Pending JP2003347485A (ja) | 2002-05-28 | 2002-05-28 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003347485A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147726A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 回路モジュール体及びその製造方法 |
| JP2006253168A (ja) * | 2005-03-08 | 2006-09-21 | Tdk Corp | 半導体ｉｃ内蔵基板 |
| JP2016115696A (ja) * | 2014-12-11 | 2016-06-23 | 日立金属株式会社 | 電子部品 |
| US9704793B2 (en) | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
| CN114430614A (zh) * | 2022-01-28 | 2022-05-03 | 珠海方正科技多层电路板有限公司 | 线路板及其制作方法 |
-
2002
- 2002-05-28 JP JP2002153314A patent/JP2003347485A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147726A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 回路モジュール体及びその製造方法 |
| JP2006253168A (ja) * | 2005-03-08 | 2006-09-21 | Tdk Corp | 半導体ｉｃ内蔵基板 |
| JP4595593B2 (ja) * | 2005-03-08 | 2010-12-08 | Ｔｄｋ株式会社 | 半導体ｉｃ内蔵基板 |
| US9704793B2 (en) | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
| JP2016115696A (ja) * | 2014-12-11 | 2016-06-23 | 日立金属株式会社 | 電子部品 |
| CN114430614A (zh) * | 2022-01-28 | 2022-05-03 | 珠海方正科技多层电路板有限公司 | 线路板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI377692B (en) | Ceramic substrate for a light emitting diode where the substrate incorporates esd protection | |
| JP2548602B2 (ja) | 半導体実装モジュール | |
| US8324653B1 (en) | Semiconductor chip assembly with ceramic/metal substrate | |
| JP4173308B2 (ja) | Ｓａｗフィルタ | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP2003347460A (ja) | 電子装置 | |
| JP2003347485A (ja) | 電子装置 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2005101365A (ja) | 電子装置 | |
| JP2002299775A (ja) | 電子部品装置 | |
| JP2004064604A (ja) | 送受信制御装置 | |
| JP3344362B2 (ja) | フィルムキャリア型半導体装置 | |
| JP2004111938A (ja) | 半導体装置 | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| JP3325477B2 (ja) | 半導体素子収納用パッケージ | |
| JP3862632B2 (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| JP2007042848A (ja) | 配線基板、電気素子装置並びに複合基板 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP2003197810A (ja) | 電子部品 | |
| JP2003229521A (ja) | 半導体モジュール及びその製造方法 | |
| JPH0555398A (ja) | 半導体装置 | |
| JP2003318317A (ja) | 電子装置及びその製造方法 | |
| JPH06188334A (ja) | 半導体装置 | |
| JPH04144162A (ja) | 半導体装置 | |
| JP2003347463A (ja) | 電子装置及びその製造方法 |