JPH0555398A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0555398A JPH0555398A JP3209677A JP20967791A JPH0555398A JP H0555398 A JPH0555398 A JP H0555398A JP 3209677 A JP3209677 A JP 3209677A JP 20967791 A JP20967791 A JP 20967791A JP H0555398 A JPH0555398 A JP H0555398A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- heat
- pad
- board
- multilayer resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【目的】 半導体装置に係わり、特に半導体チップの放
熱構造に関し、高密度実装化，信号の高速化が推進さ
れ、且つ半導体チップの放熱性が良好な半導体装置を提
供することを目的とする。 【構成】 回路基板１は、セラミック基板２と、セラミ
ック基板２の表面に低誘電率樹脂層31と導体パターン32
とを交互に形成した多層樹脂基板３とで構成され、中央
角形部8Aの周辺を枠形に取り囲む短冊形の窓8Bを有する
角形の熱伝導板用パッド８と、窓8B内に配列したアウタ
リードボンディング用のパッド７とが、多層樹脂基板３
の表面に形成され、熱伝導板用パッド８の窓8Bに対応す
る個所に短冊形の窓41を有する角形の熱伝導板40が、熱
伝導板用パッド８上に貼着され、熱伝導板40の中央角形
部40A 上に半導体チップ５がダイボンディングされ、周
辺部に枠形の放熱体50が搭載された構成とする。
熱構造に関し、高密度実装化，信号の高速化が推進さ
れ、且つ半導体チップの放熱性が良好な半導体装置を提
供することを目的とする。 【構成】 回路基板１は、セラミック基板２と、セラミ
ック基板２の表面に低誘電率樹脂層31と導体パターン32
とを交互に形成した多層樹脂基板３とで構成され、中央
角形部8Aの周辺を枠形に取り囲む短冊形の窓8Bを有する
角形の熱伝導板用パッド８と、窓8B内に配列したアウタ
リードボンディング用のパッド７とが、多層樹脂基板３
の表面に形成され、熱伝導板用パッド８の窓8Bに対応す
る個所に短冊形の窓41を有する角形の熱伝導板40が、熱
伝導板用パッド８上に貼着され、熱伝導板40の中央角形
部40A 上に半導体チップ５がダイボンディングされ、周
辺部に枠形の放熱体50が搭載された構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係わり、
特に半導体チップの放熱構造に関する。アルミナ等のセ
ラミック基板に形成する導体パターンはその幅が、小さ
くとも100μm であるのに対して、ポリイミド系樹脂よ
りなる多層樹脂基板には、パターン幅が20μm と微細パ
ターンを形成することができる。
特に半導体チップの放熱構造に関する。アルミナ等のセ
ラミック基板に形成する導体パターンはその幅が、小さ
くとも100μm であるのに対して、ポリイミド系樹脂よ
りなる多層樹脂基板には、パターン幅が20μm と微細パ
ターンを形成することができる。
【０００２】したがって、半導体チップの高密度実装
化，信号の高速化に伴い、近年の半導体装置に用いる回
路基板は、積層印刷配線板或いはセラミック基板を単独
に用いずに、アルミナ等のセラミック基板と、セラミッ
ク基板の表面に形成したポリイミド等の低誘電率樹脂層
と導体パターンとを交互に形成した多層樹脂基板と、よ
りなる複合の回路基板が用いられている。
化，信号の高速化に伴い、近年の半導体装置に用いる回
路基板は、積層印刷配線板或いはセラミック基板を単独
に用いずに、アルミナ等のセラミック基板と、セラミッ
ク基板の表面に形成したポリイミド等の低誘電率樹脂層
と導体パターンとを交互に形成した多層樹脂基板と、よ
りなる複合の回路基板が用いられている。
【０００３】
【従来の技術】図３は従来の半導体装置の要所断面図で
あり、図４は他の従来例の要所断面図である。
あり、図４は他の従来例の要所断面図である。
【０００４】図３において、半導体チップ５をフェース
アップに搭載する回路基板１は、アルミナ等よりなるセ
ラミック基板２と、セラミック基板２の表面にポリイミ
ド等の低誘電率樹脂層31と導体パターン32とを交互に形
成した多層樹脂基板３とで、構成されている。
アップに搭載する回路基板１は、アルミナ等よりなるセ
ラミック基板２と、セラミック基板２の表面にポリイミ
ド等の低誘電率樹脂層31と導体パターン32とを交互に形
成した多層樹脂基板３とで、構成されている。
【０００５】セラミック基板２は１mm〜2mm の厚さで、
内部に厚膜よりなる電源パターン21等が形成され、多層
樹脂基板３は、100 μm 〜150 μm の厚さで、内部に多
層に信号パターン等の薄膜よりなる導体パターン32が形
成されている。
内部に厚膜よりなる電源パターン21等が形成され、多層
樹脂基板３は、100 μm 〜150 μm の厚さで、内部に多
層に信号パターン等の薄膜よりなる導体パターン32が形
成されている。
【０００６】また、多層樹脂基板３の表面には、角形の
ダイボンディング用パッド６と、ダイボンディング用パ
ッド６の各辺に平行に配列したアウタリードボンディン
グ用のパッド７とが形成されている。
ダイボンディング用パッド６と、ダイボンディング用パ
ッド６の各辺に平行に配列したアウタリードボンディン
グ用のパッド７とが形成されている。
【０００７】なお、信号用のパッド７は、ビヤを介し
て、多層樹脂基板３の導体パターン32に接続されてい
る。半導体チップ５は、ダイボンディング用パッド６上
に導電性接着剤を用いてフェースアップにダイボンディ
ングし、半導体チップ５の電極を対応するパッド７に、
テープキャリア（図示省略）のリード或いは金線等のワ
イヤを介してボンディングしている。
て、多層樹脂基板３の導体パターン32に接続されてい
る。半導体チップ５は、ダイボンディング用パッド６上
に導電性接着剤を用いてフェースアップにダイボンディ
ングし、半導体チップ５の電極を対応するパッド７に、
テープキャリア（図示省略）のリード或いは金線等のワ
イヤを介してボンディングしている。
【０００８】図４においては、セラミック基板２の表面
に、角形のダイボンディング用パッド６を設け、多層樹
脂基板３にはこのダイボンディング用パッド６に対応す
る部分に半導体チップ５の平面視形状に相似でそれより
も大きい角形孔９を設けている。
に、角形のダイボンディング用パッド６を設け、多層樹
脂基板３にはこのダイボンディング用パッド６に対応す
る部分に半導体チップ５の平面視形状に相似でそれより
も大きい角形孔９を設けている。
【０００９】そして、角形孔９内に半導体チップ５を挿
入して、ダイボンディング用パッド６上に導電性接着剤
を用いてフェースアップにダイボンディングし、一方、
半導体チップ５の電極は、多層樹脂基板３の表面の角形
孔９の周辺に配列したパッド７に接続している。
入して、ダイボンディング用パッド６上に導電性接着剤
を用いてフェースアップにダイボンディングし、一方、
半導体チップ５の電極は、多層樹脂基板３の表面の角形
孔９の周辺に配列したパッド７に接続している。
【００１０】一方、ポリイミド樹脂の樹脂層は熱伝導率
が 0.2Ｗ／ｍ・Ｋと非常に小さいが、アルミナの熱伝導
率は、20Ｗ／ｍ・Ｋと大きい。したがって、図４に図示
したものは、上述のようにセラミック基板上に直接半導
体チップ５をダイボンディングすることで、半導体チッ
プ５の熱をセラミック基板２に伝達させ、セラミック基
板２の底面より発散することで、半導体チップの放熱性
の向上をはかったもので、図３に示したものよりも放熱
性が良い。
が 0.2Ｗ／ｍ・Ｋと非常に小さいが、アルミナの熱伝導
率は、20Ｗ／ｍ・Ｋと大きい。したがって、図４に図示
したものは、上述のようにセラミック基板上に直接半導
体チップ５をダイボンディングすることで、半導体チッ
プ５の熱をセラミック基板２に伝達させ、セラミック基
板２の底面より発散することで、半導体チップの放熱性
の向上をはかったもので、図３に示したものよりも放熱
性が良い。
【００１１】また、図４に示すセラミック基板２の電源
パターン21はビヤ22を介して、ダイボンディング用パッ
ド６に接続している。即ち、半導体チップ５に背面電位
を供給する回路基板である。
パターン21はビヤ22を介して、ダイボンディング用パッ
ド６に接続している。即ち、半導体チップ５に背面電位
を供給する回路基板である。
【００１２】
【発明が解決しようとする課題】ところで前者、即ち多
層樹脂基板に半導体チップをダイボンディングしたもの
は、高密度実装化，信号の高速化には最適であるが、前
述のようにポリイミド樹脂の熱伝導率が極端に小さいの
で、半導体チップの放熱性が悪いという問題点があっ
た。
層樹脂基板に半導体チップをダイボンディングしたもの
は、高密度実装化，信号の高速化には最適であるが、前
述のようにポリイミド樹脂の熱伝導率が極端に小さいの
で、半導体チップの放熱性が悪いという問題点があっ
た。
【００１３】一方後者、即ち、多層樹脂基板に角形孔を
設け、半導体チップをセラミック基板にダイボンディン
グしたものは、ある程度の放熱性の改善はみられるもの
の、セラミック基板の裏面が金属ケース等に密着してい
ないと、その放熱効果はあまり期待できない。
設け、半導体チップをセラミック基板にダイボンディン
グしたものは、ある程度の放熱性の改善はみられるもの
の、セラミック基板の裏面が金属ケース等に密着してい
ないと、その放熱効果はあまり期待できない。
【００１４】また、後者は、多層樹脂基板に角形孔を設
けたことにより、多層樹脂基板の配線領域が減少すると
いう問題点があった。本発明はこのような点に鑑みて創
作されたもので、高密度実装化，信号の高速化が推進さ
れ、且つ半導体チップの放熱性が良好な半導体装置を、
提供することを目的としている。
けたことにより、多層樹脂基板の配線領域が減少すると
いう問題点があった。本発明はこのような点に鑑みて創
作されたもので、高密度実装化，信号の高速化が推進さ
れ、且つ半導体チップの放熱性が良好な半導体装置を、
提供することを目的としている。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、図１に例示したように、半導体チップ５
をフェースアップに搭載する回路基板１は、セラミック
基板２と、セラミック基板２の表面にポリイミド樹脂等
の低誘電率樹脂層31と導体パターン32とを交互に形成し
た多層樹脂基板３との複合の基板構成とする。
めに本発明は、図１に例示したように、半導体チップ５
をフェースアップに搭載する回路基板１は、セラミック
基板２と、セラミック基板２の表面にポリイミド樹脂等
の低誘電率樹脂層31と導体パターン32とを交互に形成し
た多層樹脂基板３との複合の基板構成とする。
【００１６】中央角形部8Aの周辺を枠形に取り囲む短冊
形の窓8Bを有する角形の熱伝導板用パッド８と、窓8B内
に配列したアウタリードボンディング用のパッド７と
を、多層樹脂基板３の表面に形成する。
形の窓8Bを有する角形の熱伝導板用パッド８と、窓8B内
に配列したアウタリードボンディング用のパッド７と
を、多層樹脂基板３の表面に形成する。
【００１７】また、熱伝導板用パッド８の窓8Bにほぼ等
しい形状の短冊形の窓41を有する角形の熱伝導板40を、
熱伝導板用パッド８上に貼着する。そして、熱伝導板40
の中央角形部40A 上に半導体チップ５をダイボンディン
グし、周辺部に枠形の放熱体50を搭載した構成とする。
しい形状の短冊形の窓41を有する角形の熱伝導板40を、
熱伝導板用パッド８上に貼着する。そして、熱伝導板40
の中央角形部40A 上に半導体チップ５をダイボンディン
グし、周辺部に枠形の放熱体50を搭載した構成とする。
【００１８】また、多層樹脂基板３の表面に形成した熱
伝導板用パッド８の中央角形部8Aを、ビヤ22を介してセ
ラミック基板２内に設けた電源パターン21に接続した構
成とする。
伝導板用パッド８の中央角形部8Aを、ビヤ22を介してセ
ラミック基板２内に設けた電源パターン21に接続した構
成とする。
【００１９】一方、図２に例示したように、前述の放熱
体50に代わり、半導体チップ５を封止する箱形のケース
60を、熱伝導板40の周辺部に搭載した構成とする。
体50に代わり、半導体チップ５を封止する箱形のケース
60を、熱伝導板40の周辺部に搭載した構成とする。
【００２０】
【作用】上述のように多層樹脂基板の表面に、アウタリ
ードボンディング用のパッドを配列する窓を有する熱伝
導板用パッドを設け、この上に熱伝導板を貼着し、さら
にこの熱伝導板の中央角形部に半導体チップをダイボン
ディングするとともに、周辺部に枠形の放熱体を搭載し
ている。
ードボンディング用のパッドを配列する窓を有する熱伝
導板用パッドを設け、この上に熱伝導板を貼着し、さら
にこの熱伝導板の中央角形部に半導体チップをダイボン
ディングするとともに、周辺部に枠形の放熱体を搭載し
ている。
【００２１】したがって、半導体チップの熱は熱伝導板
を介して、放熱面積が大きい放熱体に伝達され、放熱体
から空気中に放出されるので半導体チップの放熱性が著
しく向上する。
を介して、放熱面積が大きい放熱体に伝達され、放熱体
から空気中に放出されるので半導体チップの放熱性が著
しく向上する。
【００２２】一方、熱伝導板に窓を設け、多層樹脂基板
の表面に並列したパッドが裸出するようにしているの
で、半導体チップの電極とパッドとをボンディングする
のに何らの支障がない。
の表面に並列したパッドが裸出するようにしているの
で、半導体チップの電極とパッドとをボンディングする
のに何らの支障がない。
【００２３】また、セラミック基板の表面の全面に多層
樹脂基板を形成し、その多層樹脂基板に信号パターン等
の導体パターンを形成しているので、配線領域が広く、
且つ高密度実装化，信号の高速化に適している。
樹脂基板を形成し、その多層樹脂基板に信号パターン等
の導体パターンを形成しているので、配線領域が広く、
且つ高密度実装化，信号の高速化に適している。
【００２４】また、セラミック基板の厚膜の電源パター
ンと熱伝導板用パッドとをビヤで接続することで、電圧
降下することなく十分の背面電圧を半導体チップに供給
することができる。
ンと熱伝導板用パッドとをビヤで接続することで、電圧
降下することなく十分の背面電圧を半導体チップに供給
することができる。
【００２５】さらにまた、放熱体を箱形のケースとし
て、半導体チップの封止ケースを兼ねることにより、半
導体チップを樹脂封止する等の必要がなくなり半導体装
置がそれだけ低コストとなる。
て、半導体チップの封止ケースを兼ねることにより、半
導体チップを樹脂封止する等の必要がなくなり半導体装
置がそれだけ低コストとなる。
【００２６】
【実施例】以下図を参照しながら、本発明を具体的に説
明する。なお、全図を通じて同一符号は同一対象物を示
す。
明する。なお、全図を通じて同一符号は同一対象物を示
す。
【００２７】図１は本発明の実施例の図で、(A) は断面
図、(B) は熱伝導板の平面図、図２は本発明の他の実施
例の断面図である。図１において、半導体チップ５をフ
ェースアップに搭載する回路基板１は、アルミナ等より
なる１mm〜2mm の厚のセラミック基板２と、セラミック
基板２の表面にポリイミド等の低誘電率樹脂層31と導体
パターン32とを交互に形成した100μm 〜150 μm の厚
の多層樹脂基板３と、よりなる複合構成の基板である。
図、(B) は熱伝導板の平面図、図２は本発明の他の実施
例の断面図である。図１において、半導体チップ５をフ
ェースアップに搭載する回路基板１は、アルミナ等より
なる１mm〜2mm の厚のセラミック基板２と、セラミック
基板２の表面にポリイミド等の低誘電率樹脂層31と導体
パターン32とを交互に形成した100μm 〜150 μm の厚
の多層樹脂基板３と、よりなる複合構成の基板である。
【００２８】セラミック基板２には、厚膜よりなる電源
パターン21等が形成され、多層樹脂基板３には、信号パ
ターン等の薄膜よりなる導体パターン32が多層に形成さ
れている。
パターン21等が形成され、多層樹脂基板３には、信号パ
ターン等の薄膜よりなる導体パターン32が多層に形成さ
れている。
【００２９】多層樹脂基板３の表面には、中央角形部8A
の周辺を枠形に取り囲む短冊形の窓8Bを有する角形の熱
伝導板用パッド８と、窓8B内に配列したアウタリードボ
ンディング用のパッド７とを、形成している。
の周辺を枠形に取り囲む短冊形の窓8Bを有する角形の熱
伝導板用パッド８と、窓8B内に配列したアウタリードボ
ンディング用のパッド７とを、形成している。
【００３０】また、セラミック基板２の電源パターン21
は多層樹脂基板３を貫通する所望数のビヤ22（図では１
個のみ表示している）を設けて、熱伝導板用パッド８の
中央角形部8Aに接続し、熱伝導板用パッド８の中央角形
部8A，後述する熱伝導板40の中央角形部40A を経て、半
導体チップ５に背面電圧を供給するようにしている。
は多層樹脂基板３を貫通する所望数のビヤ22（図では１
個のみ表示している）を設けて、熱伝導板用パッド８の
中央角形部8Aに接続し、熱伝導板用パッド８の中央角形
部8A，後述する熱伝導板40の中央角形部40A を経て、半
導体チップ５に背面電圧を供給するようにしている。
【００３１】信号用のパッド７は、ビヤを介して、多層
樹脂基板３の導体パターン32に接続されている。40は、
厚さが 0.4ｍｍ前後の銅箔よりなる熱伝導板である。熱
伝導板40は熱伝導板用パッド８の外形にほぼ等しい角形
で、熱伝導板用パッド８の窓8Bに対応した位置に、短冊
形の窓41を有する。
樹脂基板３の導体パターン32に接続されている。40は、
厚さが 0.4ｍｍ前後の銅箔よりなる熱伝導板である。熱
伝導板40は熱伝導板用パッド８の外形にほぼ等しい角形
で、熱伝導板用パッド８の窓8Bに対応した位置に、短冊
形の窓41を有する。
【００３２】この熱伝導板用パッド８の表面に導電性接
着剤を塗布し、熱伝導板40を位置合わせし、熱伝導板40
を熱伝導板用パッド８に重畳して貼着している。半導体
チップ５は、熱伝導板40の表面の中央角形部40A 上に半
田付け等して、フェースアップにダイボンディングし、
半導体チップ５の電極を窓41内に裸出したパッド７に、
テープキャリア（図示省略）のリード或いは金線等のワ
イヤを介してボンディングしている。
着剤を塗布し、熱伝導板40を位置合わせし、熱伝導板40
を熱伝導板用パッド８に重畳して貼着している。半導体
チップ５は、熱伝導板40の表面の中央角形部40A 上に半
田付け等して、フェースアップにダイボンディングし、
半導体チップ５の電極を窓41内に裸出したパッド７に、
テープキャリア（図示省略）のリード或いは金線等のワ
イヤを介してボンディングしている。
【００３３】50は、平面視形状が熱伝導板用パッド８の
外形寸法にほぼ等しい枠形で、それぞれの枠壁の上方に
多数の放熱用のフィン51を設けた、アルミニウム等より
なる放熱体である。
外形寸法にほぼ等しい枠形で、それぞれの枠壁の上方に
多数の放熱用のフィン51を設けた、アルミニウム等より
なる放熱体である。
【００３４】放熱体50は、熱伝導板40の表面の周縁部
に、半田付けする等して搭載されている。なお、図示省
略したが、放熱体50内に樹脂を充填して半導体チップ５
を樹脂封止している。
に、半田付けする等して搭載されている。なお、図示省
略したが、放熱体50内に樹脂を充填して半導体チップ５
を樹脂封止している。
【００３５】上述のように構成されているので、半導体
チップ５の熱はセラミック等に較べて熱伝導率が非常に
大きい金属よりなる熱伝導板40を介して、放熱フィンを
有する枠形の放熱体50に伝達され、空気中に放出され
る。
チップ５の熱はセラミック等に較べて熱伝導率が非常に
大きい金属よりなる熱伝導板40を介して、放熱フィンを
有する枠形の放熱体50に伝達され、空気中に放出され
る。
【００３６】また、信号パターンである導体パターン32
が、ポリイミド等の低誘電率樹脂層31内に微小幅に形成
されているので、本発明の半導体装置は、高密度実装
化，信号の高速化が推進される。
が、ポリイミド等の低誘電率樹脂層31内に微小幅に形成
されているので、本発明の半導体装置は、高密度実装
化，信号の高速化が推進される。
【００３７】さらにまた、アルミナ等のセラミック基板
２内に厚膜の電源パターン21が形成され、ビヤ22を介し
て熱伝導板用パッド８の中央角形部8Aに接続されている
ので、十分の背面電圧を半導体チップに供給することが
できる。
２内に厚膜の電源パターン21が形成され、ビヤ22を介し
て熱伝導板用パッド８の中央角形部8Aに接続されている
ので、十分の背面電圧を半導体チップに供給することが
できる。
【００３８】図２において、60は、平面視形状が熱伝導
板用パッド８の外形寸法にほぼ等しい下部が開口した箱
形で、その上部の底板の表面に多数の放熱用のフィン61
を設けた、アルミニウム等よりなるケースである。
板用パッド８の外形寸法にほぼ等しい下部が開口した箱
形で、その上部の底板の表面に多数の放熱用のフィン61
を設けた、アルミニウム等よりなるケースである。
【００３９】ケース60は、熱伝導板40の周縁部に、その
開口端面を半田付けする等して搭載されて、半導体チッ
プ５を気密に封止している。上述のように構成された半
導体装置は、半導体チップを樹脂封止する等の必要がな
くなり半導体装置がそれだけ低コストとなるばかりでな
く、放熱体を箱形のケースとすることにより表面積が広
くて、冷却効果がさらに向上する。
開口端面を半田付けする等して搭載されて、半導体チッ
プ５を気密に封止している。上述のように構成された半
導体装置は、半導体チップを樹脂封止する等の必要がな
くなり半導体装置がそれだけ低コストとなるばかりでな
く、放熱体を箱形のケースとすることにより表面積が広
くて、冷却効果がさらに向上する。
【００４０】
【発明の効果】以上説明したように本発明は、半導体チ
ップを搭載する回路基板を、セラミック基板と多層樹脂
基板との複合構造とし、多層樹脂基板３の表面に熱伝導
板用パッド，アウタリードボンディング用のパッドを設
け、熱伝導板用パッド上に熱伝導板を貼着し、熱伝導板
の中央部に半導体チップをダイボンディングし、その外
側に放熱体を固着したもので、半導体チップの放熱性が
非常に良好であるばかりでなく、導体パターンの配線領
域が広く、且つ高密度実装化，信号の高速化が推進され
るという、実用上で優れた効果を有する。
ップを搭載する回路基板を、セラミック基板と多層樹脂
基板との複合構造とし、多層樹脂基板３の表面に熱伝導
板用パッド，アウタリードボンディング用のパッドを設
け、熱伝導板用パッド上に熱伝導板を貼着し、熱伝導板
の中央部に半導体チップをダイボンディングし、その外
側に放熱体を固着したもので、半導体チップの放熱性が
非常に良好であるばかりでなく、導体パターンの配線領
域が広く、且つ高密度実装化，信号の高速化が推進され
るという、実用上で優れた効果を有する。
【００４１】また、セラミック基板の厚膜の電源パター
ンとダイボンディング用パッドとをビヤで接続すること
で、電圧降下することなく十分の背面電圧を半導体チッ
プに供給することができる。
ンとダイボンディング用パッドとをビヤで接続すること
で、電圧降下することなく十分の背面電圧を半導体チッ
プに供給することができる。
【００４２】さらにまた、放熱体を箱形のケースとする
ことで、半導体チップの封止ケースを兼ねることによ
り、半導体チップを樹脂封止する等の必要がなくなり半
導体装置がそれだけ低コストとなる。
ことで、半導体チップの封止ケースを兼ねることによ
り、半導体チップを樹脂封止する等の必要がなくなり半
導体装置がそれだけ低コストとなる。
【図１】 本発明の実施例の図で、 (A) は断面図 (B) は熱伝導板の平面図
【図２】 本発明の他の実施例の断面図
【図３】 従来例の要所断面図
【図４】 他の従来例の要所断面図
１ 回路基板、 ２ セラミッ
ク基板、３ 多層樹脂基板、 ５
半導体チップ、６ ダイボンディング用パッド、７ パ
ッド、８ 熱伝導板用パッド、 8A,40A
中央角形部、8B,41 窓、 ９
角形孔、21 電源パターン、 31
低誘電率樹脂層、32 導体パターン、
40 熱伝導板、41 窓、 50
放熱体、51,61 フィン、 60
ケース、
ク基板、３ 多層樹脂基板、 ５
半導体チップ、６ ダイボンディング用パッド、７ パ
ッド、８ 熱伝導板用パッド、 8A,40A
中央角形部、8B,41 窓、 ９
角形孔、21 電源パターン、 31
低誘電率樹脂層、32 導体パターン、
40 熱伝導板、41 窓、 50
放熱体、51,61 フィン、 60
ケース、
Claims (3)
- 【請求項１】 半導体チップ(5) をフェースアップに搭
載する回路基板(1)は、セラミック基板(2) と、該セラ
ミック基板(2)の表面に低誘電率樹脂層(31)と導体パタ
ーン(32)とを交互に形成した多層樹脂基板(3) とで構成
され、 中央角形部(8A)の周辺を枠形に取り囲む短冊形の窓(8B)
を有する角形の熱伝導板用パッド(8) と、該窓(8B)内に
配列したアウタリードボンディング用のパッド(7) と
が、該多層樹脂基板(3) の表面に形成され、 該熱伝導板用パッド(8) の窓(8B)に対応した個所に短冊
形の窓(41)を有する角形の熱伝導板(40)が、該熱伝導板
用パッド(8) 上に貼着され、 該熱伝導板(40)の中央角形部(40A) 上に半導体チップ
(5) がダイボンディングされ、周辺部に枠形の放熱体(5
0)が搭載されたことを特徴とする半導体装置。 - 【請求項２】 多層樹脂基板(3) の表面に形成された熱
伝導板用パッド(8)の中央角形部(8A)が、ビヤ(22)を介
してセラミック基板(2) 内に設けた電源パターン(21)
に、接続されたことを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 請求項１又は請求項２記載の放熱体が、
半導体チップ(5) を封止する箱形のケース(60)であるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209677A JP2841945B2 (ja) | 1991-08-22 | 1991-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209677A JP2841945B2 (ja) | 1991-08-22 | 1991-08-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555398A true JPH0555398A (ja) | 1993-03-05 |
| JP2841945B2 JP2841945B2 (ja) | 1998-12-24 |
Family
ID=16576788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209677A Expired - Lifetime JP2841945B2 (ja) | 1991-08-22 | 1991-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841945B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334113A (ja) * | 1993-05-21 | 1994-12-02 | Sony Corp | マルチチップモジュール |
| WO2017150611A1 (ja) * | 2016-03-02 | 2017-09-08 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
| JPWO2017179612A1 (ja) * | 2016-04-13 | 2018-11-08 | 株式会社村田製作所 | インダクタモジュール |
| CN116314050A (zh) * | 2023-05-22 | 2023-06-23 | 东莞市华越半导体技术股份有限公司 | 一种多芯片封装模块及方法 |
-
1991
- 1991-08-22 JP JP3209677A patent/JP2841945B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334113A (ja) * | 1993-05-21 | 1994-12-02 | Sony Corp | マルチチップモジュール |
| WO2017150611A1 (ja) * | 2016-03-02 | 2017-09-08 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
| JPWO2017150611A1 (ja) * | 2016-03-02 | 2018-09-06 | 株式会社村田製作所 | モジュール部品、モジュール部品の製造方法、及び多層基板 |
| JPWO2017179612A1 (ja) * | 2016-04-13 | 2018-11-08 | 株式会社村田製作所 | インダクタモジュール |
| CN116314050A (zh) * | 2023-05-22 | 2023-06-23 | 东莞市华越半导体技术股份有限公司 | 一种多芯片封装模块及方法 |
| CN116314050B (zh) * | 2023-05-22 | 2023-07-18 | 东莞市华越半导体技术股份有限公司 | 一种多芯片封装模块及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2841945B2 (ja) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06252285A (ja) | 回路基板 | |
| JPH0917919A (ja) | 半導体装置 | |
| JPH06177320A (ja) | 半導体装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPH0922970A (ja) | 電子部品 | |
| JPH07235633A (ja) | マルチチップモジュール | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JPH0613487A (ja) | マルチチップモジュール | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPS61137349A (ja) | 半導体装置 | |
| US6265769B1 (en) | Double-sided chip mount package | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPH07183433A (ja) | 半導体デバイス | |
| JPH0613529A (ja) | 半導体装置 | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JPH04124860A (ja) | 半導体パッケージ | |
| JPH05315470A (ja) | マルチチップモジュール | |
| JPH07249733A (ja) | 半導体装置 | |
| JPH0936276A (ja) | 半導体パッケージ用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |