JP2735912B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP2735912B2 JP2735912B2 JP1335562A JP33556289A JP2735912B2 JP 2735912 B2 JP2735912 B2 JP 2735912B2 JP 1335562 A JP1335562 A JP 1335562A JP 33556289 A JP33556289 A JP 33556289A JP 2735912 B2 JP2735912 B2 JP 2735912B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power
- ceramic piece
- conductive path
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明はインバータの主回路とその主回路を駆動させ
る駆動回路とが同一基板上に構成されたインバータ装置
に関し、特にハイパワーのインバータ装置に関する。
る駆動回路とが同一基板上に構成されたインバータ装置
に関し、特にハイパワーのインバータ装置に関する。
（ロ）従来の技術 従来から、パワー用の半導体素子を搭載したパワー用
の集積回路はその動作中に発生する熱放散を考慮してい
わゆるヒートシンク（銅板）を使用する方式が多用され
ている。この方式のパワー用の集積回路の中には回路パ
ターンを一面に形成し、他面に銅よりなる熱伝導層を設
けたアルミナセラミック板を前記ヒートシンク（以後放
熱板と呼称する）に半田付けして一体とする型がある。
この型のパワー用集積回路は第４図に示す如く、アルミ
ナセラミックス基板（51）の一主面に導電性のよい銅で
回路パターン（52）を形成し、その一部であるパッド部
（52′）にパワー用半導体素子（53）をろう材によって
固着する。ところで、銅の回路パターン（52）は溶射
法、メッキ法、メタライズ法、印刷法および蒸着法の単
独又はその組合せで形成するか、あるいは銅板をろう付
けする方法で固定し大電流の回路パターン（52）が形成
される。
の集積回路はその動作中に発生する熱放散を考慮してい
わゆるヒートシンク（銅板）を使用する方式が多用され
ている。この方式のパワー用の集積回路の中には回路パ
ターンを一面に形成し、他面に銅よりなる熱伝導層を設
けたアルミナセラミック板を前記ヒートシンク（以後放
熱板と呼称する）に半田付けして一体とする型がある。
この型のパワー用集積回路は第４図に示す如く、アルミ
ナセラミックス基板（51）の一主面に導電性のよい銅で
回路パターン（52）を形成し、その一部であるパッド部
（52′）にパワー用半導体素子（53）をろう材によって
固着する。ところで、銅の回路パターン（52）は溶射
法、メッキ法、メタライズ法、印刷法および蒸着法の単
独又はその組合せで形成するか、あるいは銅板をろう付
けする方法で固定し大電流の回路パターン（52）が形成
される。
半導体素子（53）の電極と前記回路パターン（52）の
一部を構成するパッド部（52′）を導電性金属細線（6
1）で接続し、前記アルミナセラミックス基板（51）の
他面に被着した銅からなる熱伝導層（54）と放熱板（5
5）とを半田層によって固着していた。
一部を構成するパッド部（52′）を導電性金属細線（6
1）で接続し、前記アルミナセラミックス基板（51）の
他面に被着した銅からなる熱伝導層（54）と放熱板（5
5）とを半田層によって固着していた。
斯る放熱板（55）上には上述したパワー回路が形成さ
れたアルミナセラミックス基板（51）が複数個固着搭載
され、各アルミナセラミックス基板（51）上に形成され
たパッド部（52′）を上述した細線で接続し所定のパワ
ー回路、例えばインバータ回路のパワー部分を集積回路
化してパワーモジュールICとして使用されている。
れたアルミナセラミックス基板（51）が複数個固着搭載
され、各アルミナセラミックス基板（51）上に形成され
たパッド部（52′）を上述した細線で接続し所定のパワ
ー回路、例えばインバータ回路のパワー部分を集積回路
化してパワーモジュールICとして使用されている。
（ハ）発明が解決しようとする課題 第４図の如き、パワーモジュールICではインバータ装
置のパワー部分となる主回路のみが構成されているため
に大電流化として見ればその効果は大である。しかしな
がら、第４図のパワーモジュールでは上述した如く、イ
ンバータの主回路のみしか形成されておらずその主回路
を駆動させる駆動回路は別部品での外付となりシステム
として見れば大型となる問題がある。
置のパワー部分となる主回路のみが構成されているため
に大電流化として見ればその効果は大である。しかしな
がら、第４図のパワーモジュールでは上述した如く、イ
ンバータの主回路のみしか形成されておらずその主回路
を駆動させる駆動回路は別部品での外付となりシステム
として見れば大型となる問題がある。
また、第４図の如き、構造ではセラミックス基板を使
用するために大電流用のパターンは形成できるが小信号
用のファインパターンを形成することが困難であるた
め、インバータのハイパワー用主回路と駆動回路とを同
一基板上に形成することが不可能であった。
用するために大電流用のパターンは形成できるが小信号
用のファインパターンを形成することが困難であるた
め、インバータのハイパワー用主回路と駆動回路とを同
一基板上に形成することが不可能であった。
（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、
金属基板と前記基板上に貼着され且つ前記基板表面を露
出させる複数の孔が設けられた絶縁薄層を前記絶縁薄層
上に形成された所望形状の導電路と前記孔で露出した前
記基板上に固着された熱抵抗比の小さいセラミックス片
と前記セラミックス片上に固着され前記導電路と接続さ
れたパワーインバータの主回路となる複数のパワー素子
と前記主回路を駆動させ且つ前記基板上に配置された駆
動回路となる複数の小信号回路素子とを具備したことを
特徴とする。
金属基板と前記基板上に貼着され且つ前記基板表面を露
出させる複数の孔が設けられた絶縁薄層を前記絶縁薄層
上に形成された所望形状の導電路と前記孔で露出した前
記基板上に固着された熱抵抗比の小さいセラミックス片
と前記セラミックス片上に固着され前記導電路と接続さ
れたパワーインバータの主回路となる複数のパワー素子
と前記主回路を駆動させ且つ前記基板上に配置された駆
動回路となる複数の小信号回路素子とを具備したことを
特徴とする。
（ホ）作用 この様に本発明に依れば、金属基板上に貼着する絶縁
樹脂薄層に基板表面を露出させる孔を設け、その孔で露
出された基板上にセラミックス片を介してインバータの
主回路となるパワー素子を搭載し、他の領域上に主回路
を駆動させる複数の小信号用素子を配置することによ
り、パワー素子の熱放散性を極めて向上させることがで
き且つ同一基板上に小信号用素子が固着できる。その結
果、ハイパワー用の主回路と駆動回路とを一体化したイ
ンバータ装置を提供することができる。
樹脂薄層に基板表面を露出させる孔を設け、その孔で露
出された基板上にセラミックス片を介してインバータの
主回路となるパワー素子を搭載し、他の領域上に主回路
を駆動させる複数の小信号用素子を配置することによ
り、パワー素子の熱放散性を極めて向上させることがで
き且つ同一基板上に小信号用素子が固着できる。その結
果、ハイパワー用の主回路と駆動回路とを一体化したイ
ンバータ装置を提供することができる。
（ヘ）実施例 以下に第１図および第２図に示した実施例に基づいて
本発明を詳細に説明する。
本発明を詳細に説明する。
第１図は本発明のインバータ装置を示す平面図であ
り、第２図は第１図のＩ−Ｉ断面図である。
り、第２図は第１図のＩ−Ｉ断面図である。
第１図および第２図に示す如く、本発明のインバータ
装置は、金属基板（１）と、その基板一主面上に貼着さ
れた複数の孔（2a）を有した絶縁薄層（２）と、絶縁薄
層（２）上に形成された所望形状の導電路（３）と、孔
（2a）によって露出された基板（１）上に固着されたセ
ラミックス片（４）と、セラミックス片（４）上に固着
されたパワー素子（５）と、導電路（３）上に固着され
た複数の小信号素子（６）とから構成されている。
装置は、金属基板（１）と、その基板一主面上に貼着さ
れた複数の孔（2a）を有した絶縁薄層（２）と、絶縁薄
層（２）上に形成された所望形状の導電路（３）と、孔
（2a）によって露出された基板（１）上に固着されたセ
ラミックス片（４）と、セラミックス片（４）上に固着
されたパワー素子（５）と、導電路（３）上に固着され
た複数の小信号素子（６）とから構成されている。
金属基板（１）として２〜5mm厚の銅基板が用いられ
る。その銅基板の表面には銅の酸化および機械的強度を
増すために無電解メッキによってニッケルメッキ膜（1
a）がコーティングされている。
る。その銅基板の表面には銅の酸化および機械的強度を
増すために無電解メッキによってニッケルメッキ膜（1
a）がコーティングされている。
基板（１）の一主面に貼着される絶縁薄層（２）とし
ては、例えばエポキシあるいはポリイミド樹脂が用いら
れ、その所定位置には複数の孔（2a）が設けられてい
る。孔（2a）は基板（１）に貼着される前にプレス等の
手段によってあらかじめ形成される。
ては、例えばエポキシあるいはポリイミド樹脂が用いら
れ、その所定位置には複数の孔（2a）が設けられてい
る。孔（2a）は基板（１）に貼着される前にプレス等の
手段によってあらかじめ形成される。
基板（１）上に絶縁薄層（２）を貼着すると複数の孔
（2a）によって基板（１）の表面のみが露出されること
になる。その孔（2a）は基板（１）の略中央部に配置す
る様に設けられる。本実施例では三相インバータを用い
ているために孔（2a）は６個形成されることになる。
（2a）によって基板（１）の表面のみが露出されること
になる。その孔（2a）は基板（１）の略中央部に配置す
る様に設けられる。本実施例では三相インバータを用い
ているために孔（2a）は６個形成されることになる。
斯る絶縁薄層（２）上には銅箔より成る所望形状の導
電路（３）が形成される。ところで、銅箔と絶縁薄層
（２）とは、あらかじめ接着剤で一体化されており、絶
縁薄層（２）を基板（１）上に貼着する際に銅箔も同時
に貼着される。導電路（３）は第１図から明らかな如
く、パワー用の導電路（3a）と小信号用の導電路（3b）
とが形成される。パワー用の導電路（3a）は孔（2a）間
を延在する様に形成され、その延在され基板（１）の周
端辺にはパワー用リード端子が固着されるパワー用パッ
ド（3c）が形成される。一方、小信号用の導電路（3b）
はパワー用の導電路（3a）を挟む様に基板（１）の両端
部の領域に形成され、パワー用パッド（3c）の対向辺側
に導電路（3b）が延在され小信号用のパッド（3d）が形
成される。また、パワー用の導電路（3a）上には大電流
を対応とするために表面がNiメッキ処理された銅板
（７）を本実施例では固着している。更に本実施例で形
成される小信号用の導電路（3b）は30〜100μクラスの
ファインパターンが形成される。
電路（３）が形成される。ところで、銅箔と絶縁薄層
（２）とは、あらかじめ接着剤で一体化されており、絶
縁薄層（２）を基板（１）上に貼着する際に銅箔も同時
に貼着される。導電路（３）は第１図から明らかな如
く、パワー用の導電路（3a）と小信号用の導電路（3b）
とが形成される。パワー用の導電路（3a）は孔（2a）間
を延在する様に形成され、その延在され基板（１）の周
端辺にはパワー用リード端子が固着されるパワー用パッ
ド（3c）が形成される。一方、小信号用の導電路（3b）
はパワー用の導電路（3a）を挟む様に基板（１）の両端
部の領域に形成され、パワー用パッド（3c）の対向辺側
に導電路（3b）が延在され小信号用のパッド（3d）が形
成される。また、パワー用の導電路（3a）上には大電流
を対応とするために表面がNiメッキ処理された銅板
（７）を本実施例では固着している。更に本実施例で形
成される小信号用の導電路（3b）は30〜100μクラスの
ファインパターンが形成される。
ところで、孔（2a）によって露出された基板（１）上
には熱抵抗比の小さいセラミックス片（４）を介してパ
ワー素子（５）が基板（１）上に搭載される。
には熱抵抗比の小さいセラミックス片（４）を介してパ
ワー素子（５）が基板（１）上に搭載される。
熱抵抗比の小さいセラミックス片（４）として、例え
ば窒化アルミニウム、窒化ホウ素、ベリリア等の材料が
あるが、本実施例でもっとも一般的である窒化アルミニ
ウムを用いるものとする。第３図はそのセラミックス片
（４）を示す断面図であり、その上下面には酸化銅を介
して銅板が固着された導体層（4a）が形成されている。
従って基板（１）上には半田によって固着できることが
可能となる。また、セラミックス片（４）に固着される
パワー素子（５）も半田によって固着搭載されることは
いうまでもない。また、上述したセラミックス片（４）
の上下面に形成された導体層（4a）の表面には図示され
ないがニッケルメッキ膜が形成されている。
ば窒化アルミニウム、窒化ホウ素、ベリリア等の材料が
あるが、本実施例でもっとも一般的である窒化アルミニ
ウムを用いるものとする。第３図はそのセラミックス片
（４）を示す断面図であり、その上下面には酸化銅を介
して銅板が固着された導体層（4a）が形成されている。
従って基板（１）上には半田によって固着できることが
可能となる。また、セラミックス片（４）に固着される
パワー素子（５）も半田によって固着搭載されることは
いうまでもない。また、上述したセラミックス片（４）
の上下面に形成された導体層（4a）の表面には図示され
ないがニッケルメッキ膜が形成されている。
セラミックス片（４）上に固着したパワー素子（５）
とパワー用の導電路（3a）とはアルミニウム線によって
ボンディング接続しインバータの主回路となる様にブリ
ッジ接続を行う。本実施例ではセラミックス片（４）が
孔（2a）によって独立状態であるために、上述した主回
路を構成すべきブリッジ回路を形成するためにセラミッ
クス片（４）とパワー用の導電路（3a）とを接続してイ
ンバータの主回路を形成することができる。
とパワー用の導電路（3a）とはアルミニウム線によって
ボンディング接続しインバータの主回路となる様にブリ
ッジ接続を行う。本実施例ではセラミックス片（４）が
孔（2a）によって独立状態であるために、上述した主回
路を構成すべきブリッジ回路を形成するためにセラミッ
クス片（４）とパワー用の導電路（3a）とを接続してイ
ンバータの主回路を形成することができる。
セラミックス片（４）の上下面には上述した如く、導
体層（4a）が形成されているため、セラミックス片
（４）上に固着されたパワー素子（５）、例えばパワー
トランジスタのコレクタが導体層（4a）と共通となり、
導体層（4a）とパワー用の導電路（3a）とをワイヤ線等
で接続することによりパワーインバータの主回路を構成
することができる。導体層（4a）とパワー用の導電路
（3a）とはアルミニウム線でボンディング接続される
が、このとき夫々の表面にはニッケルメッキ膜が形成さ
れているために何ら問題はない。
体層（4a）が形成されているため、セラミックス片
（４）上に固着されたパワー素子（５）、例えばパワー
トランジスタのコレクタが導体層（4a）と共通となり、
導体層（4a）とパワー用の導電路（3a）とをワイヤ線等
で接続することによりパワーインバータの主回路を構成
することができる。導体層（4a）とパワー用の導電路
（3a）とはアルミニウム線でボンディング接続される
が、このとき夫々の表面にはニッケルメッキ膜が形成さ
れているために何ら問題はない。
一方、絶縁薄層（２）上に形成された小信号用の導電
路（3b）上にはトランジスタ、チップ抵抗、チップコン
デンサー、ダイオード等の発熱を有さない複数の小信号
用素子（６）が搭載され、インバータの主回路を駆動す
べき駆動回路および保護回路が構成される。
路（3b）上にはトランジスタ、チップ抵抗、チップコン
デンサー、ダイオード等の発熱を有さない複数の小信号
用素子（６）が搭載され、インバータの主回路を駆動す
べき駆動回路および保護回路が構成される。
斯る本発明に依れば、金属基板上に貼着する絶縁樹脂
薄層に基板表面を露出させる孔を設け、その孔で露出さ
れた基板上に熱抵抗比の小さいセラミックス片を介して
インバータの主回路となるパワー素子を搭載し、他の領
域上に主回路を駆動させる複数の小信号用素子を配置す
ることにより、パワー素子の熱放散性を極めて向上させ
ることができる。また、同一基板上に小信号用素子が固
着できるので、その結果ハイパワー用の主回路と駆動回
路とを一体化したインバータ装置を提供することができ
る。
薄層に基板表面を露出させる孔を設け、その孔で露出さ
れた基板上に熱抵抗比の小さいセラミックス片を介して
インバータの主回路となるパワー素子を搭載し、他の領
域上に主回路を駆動させる複数の小信号用素子を配置す
ることにより、パワー素子の熱放散性を極めて向上させ
ることができる。また、同一基板上に小信号用素子が固
着できるので、その結果ハイパワー用の主回路と駆動回
路とを一体化したインバータ装置を提供することができ
る。
（ト）発明の効果 以上に詳述した如く、本発明に依れば、同一基板上に
ハイパワー用のインバータ主回路と、その主回路を駆動
させる駆動回路とを形成することができることにより、
極めて薄型のハイパワー用のインバータ装置を提供する
ことができる。
ハイパワー用のインバータ主回路と、その主回路を駆動
させる駆動回路とを形成することができることにより、
極めて薄型のハイパワー用のインバータ装置を提供する
ことができる。
また、本発明で用いるセラミックス片上にはパワー素
子のみが固着されているため、安価でしかも同一基板上
に小信号用のファインパターンを形成することができ
る。
子のみが固着されているため、安価でしかも同一基板上
に小信号用のファインパターンを形成することができ
る。
第１図は本発明の実施例を示す平面図、第２図は第１図
のＩ−Ｉ断面図、第３図は本実施例で用いるセラミック
ス片を示す断面図、第４図は従来例を示す要部断面図で
ある。 （１）……金属基板、（２）……絶縁薄層、（2a）……
孔、（３）……導電路、（４）……セラミックス片、
（５）……パワー素子、（６）……小信号素子。
のＩ−Ｉ断面図、第３図は本実施例で用いるセラミック
ス片を示す断面図、第４図は従来例を示す要部断面図で
ある。 （１）……金属基板、（２）……絶縁薄層、（2a）……
孔、（３）……導電路、（４）……セラミックス片、
（５）……パワー素子、（６）……小信号素子。
Claims (7)
- 【請求項１】金属基板と 前記基板上に貼着され且つ前記基板表面を露出させる複
数の孔が設けられた絶縁薄層と 前記絶縁薄層上に形成された所望形状の導電路と 前記孔で露出した前記基板上に固着された熱抵抗比の小
さいセラミックス片と 前記セラミックス片上に固着され前記導電路と接続され
たパワーインバータの主回路となる複数のパワー素子と 前記主回路を駆動させ且つ前記基板上に配置された駆動
回路となる複数の小信号回路素子とを具備したことを特
徴とするインバータ装置。 - 【請求項２】金属基板と 前記基板上に貼着され且つ前記基板表面を露出させる複
数の孔が設けられた絶縁薄層と 前記絶縁薄層上に形成された所望形状の導電路と 前記孔で露出した前記基板上に固着され且つその両面に
導電層が形成された熱抵抗比の小さいセラミックス片と 前記セラミックス片上に固着され前記導電路と接続され
たパワーインバータの主回路となる複数のパワー素子と 前記主回路を駆動させ且つ前記基板上に配置された駆動
回路となる複数の小信号回路素子とを具備し、 前記セラミックス片近傍にパワー用のリード端子が接続
されるパワー用の前記導電路を延在させ、前記延在され
た導電路と前記セラミックス片上の導電層とを接続した
ことを特徴とするインバータ装置。 - 【請求項３】前記金属基板として銅基板を用いたことを
特徴とする請求項１または２記載のインバータ装置。 - 【請求項４】前記セラミックス片とした窒化アルミニウ
ム片、窒化ホウ素片、炭化ケイ素片あるいはベリリア片
を用いたことを特徴とする請求項１または２記載のイン
バータ装置。 - 【請求項５】前記セラミックス片の両面には導体層が形
成されていることを特徴とする請求項４記載のインバー
タ装置。 - 【請求項６】前記導電路として銅箔を用いたことを特徴
とする請求項１または２記載のインバータ装置。 - 【請求項７】前記パワー素子はブリッジ接続されている
ことを特徴とする請求項１または２記載のインバータ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1335562A JP2735912B2 (ja) | 1989-12-25 | 1989-12-25 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1335562A JP2735912B2 (ja) | 1989-12-25 | 1989-12-25 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03195053A JPH03195053A (ja) | 1991-08-26 |
| JP2735912B2 true JP2735912B2 (ja) | 1998-04-02 |
Family
ID=18289969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1335562A Expired - Lifetime JP2735912B2 (ja) | 1989-12-25 | 1989-12-25 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2735912B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120286717A1 (en) * | 2011-05-10 | 2012-11-15 | Denso Corporation | Power conversion apparatus provided with substrate having insulating area |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2584128Y2 (ja) * | 1993-04-09 | 1998-10-30 | 東洋電機製造株式会社 | 大電流用インバータ装置のプリント配線板 |
| WO1998010508A1 (fr) * | 1996-09-06 | 1998-03-12 | Hitachi, Ltd. | Dispositif a semi-conducteur |
| KR100419051B1 (ko) * | 1999-02-25 | 2004-02-19 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체장치 |
| JP5257669B2 (ja) * | 2008-09-11 | 2013-08-07 | 株式会社デンソー | 電力変換装置 |
| JP5097797B2 (ja) * | 2010-05-31 | 2012-12-12 | 日立オートモティブシステムズ株式会社 | 電力変換装置及びそれを備えた移動体 |
| US9312234B2 (en) | 2012-05-29 | 2016-04-12 | Nsk Ltd. | Semiconductor module and method for manufacturing the same |
| JP6062565B1 (ja) * | 2015-05-29 | 2017-01-18 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| CN110366816B (zh) * | 2018-01-26 | 2021-09-10 | 新电元工业株式会社 | 电子模块 |
-
1989
- 1989-12-25 JP JP1335562A patent/JP2735912B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120286717A1 (en) * | 2011-05-10 | 2012-11-15 | Denso Corporation | Power conversion apparatus provided with substrate having insulating area |
| US9090168B2 (en) * | 2011-05-10 | 2015-07-28 | Denso Corporation | Power conversion apparatus provided with substrate having insulating area |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03195053A (ja) | 1991-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4037589B2 (ja) | 樹脂封止形電力用半導体装置 | |
| JP3333409B2 (ja) | 半導体モジュール | |
| KR0182776B1 (ko) | 파워혼성집적회로장치 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH08148839A (ja) | 混成集積回路装置 | |
| US6841421B2 (en) | Method of manufacturing wiring structure of a power semiconductor device | |
| JP2735920B2 (ja) | インバータ装置 | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPH0637421A (ja) | 混成集積回路 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH104167A (ja) | 半導体装置 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| WO2023243306A1 (ja) | 半導体装置 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP2744097B2 (ja) | 混成集積回路 | |
| JP2800605B2 (ja) | 半導体装置 | |
| JPH05235567A (ja) | 混成集積回路装置 | |
| JPH0714938A (ja) | 混成集積回路装置 | |
| JP2880817B2 (ja) | 半導体集積回路装置 | |
| JPH0131689B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |