JP2744097B2 - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JP2744097B2
JP2744097B2 JP33397589A JP33397589A JP2744097B2 JP 2744097 B2 JP2744097 B2 JP 2744097B2 JP 33397589 A JP33397589 A JP 33397589A JP 33397589 A JP33397589 A JP 33397589A JP 2744097 B2 JP2744097 B2 JP 2744097B2
Authority
JP
Japan
Prior art keywords
conductive path
substrate
power
fixed
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33397589A
Other languages
English (en)
Other versions
JPH03192790A (ja
Inventor
克実 大川
明 風見
晋 太田
純夫 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP33397589A priority Critical patent/JP2744097B2/ja
Publication of JPH03192790A publication Critical patent/JPH03192790A/ja
Application granted granted Critical
Publication of JP2744097B2 publication Critical patent/JP2744097B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はパワー素子が搭載された混成集積回路に関
し、特にパワー素子と接着されるリード端子構造の改良
に関する。
(ロ)従来の技術 従来から、パワー用の半導体素子を搭載したパワー用
の集積回路はその動作中に発生する熱放散を考慮してい
わゆるヒートシンク(銅板)を使用する方式が多用され
ている。この方式のパワー用の集積回路の中には回路パ
ターンを一面に形成し、他面に銅よりなる熱伝導層を設
けたアルミナセラミック板を前記ヒートシンク(以後放
熱板と呼称する)に半田付けして一体とする型がある。
この型のパワー用集積回路は第3図に示す如く、アルミ
ナセラミックス基板(51)の一主面に導電性のよい銅で
回路パターン(52)を形成し、その一部であるパッド部
(52′)にパワー用半導体素子(53)をろう材によって
固着する。ところで、銅の回路パターン(52)は溶射
法、メッキ法、メタライズ法、印刷法および蒸着法の単
独又はその組合せで形成するか、あるいは銅板をろう付
けする方法で固定し大電流の回路パターン(52)が形成
される。
半導体素子(53)の電極と前記回路パターン(52)の
一部を構成するパッド部(52′)を導電性金属細線(6
1)で接続し、前記アルミナセラミックス基板(51)の
他面に被着した銅からなる熱伝導層(54)と放熱板(5
5)とを半田層によって固着していた。
斯る放熱板(55)上には上述したパワー回路が形成さ
れたアルミナセラミックス基板(51)が複数個固着搭載
され、各アルミナセラミックス基板(51)上に形成され
たパッド部(52′)を上述した細線で接続し、外部リー
ド(56)固着用のパッド(56a)に外部リード(56)を
半田で固着してパワーモジュールを形成していた。
(ハ)発明が解決しようとする課題 以上した従来の混成集積回路では外部リードを固着す
る際の加熱工程において、セラミックス基板の熱膨張係
数α18×10-6/℃と銅の回路パターンの熱膨張係数α7
×10-6/℃と両者の熱膨張係数αが大きく異なるため加
熱処理の高温によりセラミックス基板と銅の回路パター
ンとの界面にストレスが加わりその界面で両者の剥離が
発生する不具合があった。その結果、外部リードに外力
ストレスが少しでも加わるとその剥離された領域が広が
り最終的にはリード自体が基板から剥離するという問題
があった。
(ニ)課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、
金属基板と前記基板上に付着された絶縁体層と前記絶縁
体層上に金属箔より形成された所望形状のパワー用の導
電路と前記基板上の所定位置に固着され且つ隣接する前
記導電路と接続される複数のパワー素子とを具備し、前
記導電路と略同一形状を有した銅板を前記パワー素子と
接続される前記導電路上に固着し、前記基板周端辺に延
在される前記銅板上にリード端子を固着したことを特徴
とする。
(ホ)作 用 この様に本発明に依れば、金属箔より形成されたパワ
ー用の導電路上に銅板を固着せしめて、その銅板上にパ
ワー用のリード端子を固着することにより、リード端子
固着部分の基板、導電路および銅板の熱膨張率αが実質
的に同一となり、リード端子固着工程時に基板を加熱し
たとしても熱によるストレスの発生を抑制することがで
きる。
(ヘ)実施例 以下に第1図に示した実施例に基づいて本発明を詳細
に説明する。
第1図は本発明の混成集積回路の主要部分を示す要部
拡大図である。
第1図に示す如く、本発明の混成集積回路は、金属基
板(1)と、基板(1)上に貼着された絶縁薄層(2)
と、絶縁薄層(2)上に形成された所望形状の導電路
(3)と、導電路(3)上に固着された銅板(10)と、
銅板(10)上に固着されたパワー用のリード端子(11)
とから構成されている。
金属基板(1)として2〜5mm厚の銅基板が用いられ
る。その銅基板の表面には銅の酸化および機械的強度を
増すために無電解メッキによってニッケルメッキ膜(1
a)がコーティングされている。
基板(1)の一主面に貼着される絶縁薄層(2)とし
てはエポキシあるいはポリイミド樹脂が用いられ、その
所定位置には後述するセラミックス片を基板(1)上に
直接固着するために複数の孔(2a)が設けられている。
孔(2a)は基板(1)に貼着される前にプレス等の手段
によってあらかじめ形成される。絶縁薄膜(2)上には
銅箔からなる所望形状の導電路(3)が形成される。
この導電路(3)は第1図から明らかではないが、パ
ワー用の導電路(3)と小信号用の導電路(図示しな
い)とを有する様に形成される。更に述べると、パワー
用の導電路(3)上には抵抗値を下げるために銅板(1
a)が半田等のろう材によって固着され大電流を対応す
る様に設計されている。また小信号用の導電路(図示し
ない)は銅箔のフォトリソエッチング技術によって約30
〜100μのファインパターンとなる様に設計される。即
ち、同一基板(1)上に50A〜300Aクラスの大電流用の
パターンと30μ〜100μクラスのファインパターンとが
形成されることになる。
上述した銅板(10)はパワー用の導電路(3)と略同
一形状を有して形成されており、パワー用の導電路
(3)の略全面に固着されている。また、銅板(10)の
表面にはニッケルメッキ等のメッキ膜が形成されその表
面を保護している。
孔(2a)によって露出された基板(1)上には熱抵抗
比の小さいセラミックス片(4)か固着されてパワー素
子(5)が基板(1)上に搭載される。
熱抵抗比の小さいセラミックス片(4)として、例え
ば窒化アルミニウム、窒化ホウ素、ベリリア等の材料が
あるが、本実施例でもっとも一般的である窒化アルミニ
ウムを用いるものとする。第2図はそのセラミックス片
(4)を示す断面図であり、その上下面には酸化銅を介
して銅板が固着された導体層が形成されている。従って
基板(1)上には半田によって固着される。また、セラ
ミックス片(4)上に固着されるパワー素子(5)も半
田によって固着搭載されることはいうまでもない。上述
した銅板上にはメッキ層が形成されている。パワー素子
(5)と近傍のパワー用の導電路(3)(銅板(10))
とはワイヤ線で電気的に接続される。
ところで、パワー用の導電路(3)が延在される基板
(1)の周端辺には複数のパワー用のリード端子(11)
が固着される。即ち、リード端子(11)は銅板(10)を
介してパワー用の導電路(3)と接続されることにな
る。
斯る本発明ではリード端子(11)が固着される領域で
は銅板(10)、銅箔よりなる導電路(3)および銅より
なる基板(1)の構造となるため、リード端子(11)を
固着する際に基板(1)を加熱する工程でその熱によっ
てリード端子(11)に従来の如く、悪影響を与えること
がない。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、金属箔より形
成されたパワー用の導電路上に銅板を固着せしめて、そ
の銅板上にパワー用のリード端子を固着することによ
り、リード端子固着部分の基板、導電路および銅板の熱
膨張率αが実質的に同一となり、リード端子固着工程時
に基板を加熱したとしても夫々の界面での熱によるスト
レスはほとんど緩和されるのでリード端子固着領域での
従来の如き、剥離を無くすことができ、その結果、リー
ド端子固着部分での信頼性が向上し、信頼性の高い混成
集積回路を提供することができる。
【図面の簡単な説明】
第1図は本発明を示す要部拡大断面図、第2図は本実施
例で用いたセラミックス片を示す断面図、第3図は従来
例を示す断面図である。 (1)……金属基板、(2)……絶縁薄層、(3)……
導電路、(5)……パワー素子、(10)……銅板、(1
1)……リード端子。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】金属基板と 前記基板上に付着された絶縁体層と 前記絶縁体層上に金属箔より形成された所望形状のパワ
    ー用の導電路と 前記基板上の所定位置に固着され且つ隣接する前記導電
    路と接続される複数のパワー素子とを具備し、 前記導電路と略同一形状を有した銅板を前記パワー素子
    と接続される前記導電路上に固着し、前記基板周端辺に
    延在される前記銅板上にリード端子を固着したことを特
    徴とする混成集積回路。
  2. 【請求項2】前記金属基板として銅を用いたことを特徴
    とする請求項1記載の混成集積回路。
  3. 【請求項3】前記導電路として銅箔を用いたことを特徴
    とする請求項1記載の混成集積回路。
JP33397589A 1989-12-21 1989-12-21 混成集積回路 Expired - Fee Related JP2744097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33397589A JP2744097B2 (ja) 1989-12-21 1989-12-21 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33397589A JP2744097B2 (ja) 1989-12-21 1989-12-21 混成集積回路

Publications (2)

Publication Number Publication Date
JPH03192790A JPH03192790A (ja) 1991-08-22
JP2744097B2 true JP2744097B2 (ja) 1998-04-28

Family

ID=18272086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33397589A Expired - Fee Related JP2744097B2 (ja) 1989-12-21 1989-12-21 混成集積回路

Country Status (1)

Country Link
JP (1) JP2744097B2 (ja)

Also Published As

Publication number Publication date
JPH03192790A (ja) 1991-08-22

Similar Documents

Publication Publication Date Title
JP3333409B2 (ja) 半導体モジュール
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
US6841421B2 (en) Method of manufacturing wiring structure of a power semiconductor device
JP2735912B2 (ja) インバータ装置
JP2744097B2 (ja) 混成集積回路
JP2783882B2 (ja) 混成集積回路およびその製造方法
JPH06283639A (ja) 混成集積回路
JP2735920B2 (ja) インバータ装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH104167A (ja) 半導体装置
JP2789563B2 (ja) 集積回路装置
JPH0613487A (ja) マルチチップモジュール
JP3177934B2 (ja) マルチチップ半導体装置
JP2771567B2 (ja) 混成集積回路
JP3258564B2 (ja) 半導体装置およびその製造方法
JPH07326708A (ja) マルチチップモジュール半導体装置
JP2527507B2 (ja) リ―ドフレ―ムおよびこれを用いた半導体装置
JP3714808B2 (ja) 半導体装置
JP2002270973A (ja) 放熱板を用いた部品の実装構造
JPH08181001A (ja) 面実装用チップ抵抗器とその面実装方法
JP2000138340A (ja) ハイブリッドモジュール
JP2021190670A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2002076215A (ja) 半導体装置パッケージ及びその作製方法
JPH03195081A (ja) 混成集積回路およびその製造方法
JPH06291433A (ja) 混成集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees