KR0182776B1 - 파워혼성집적회로장치 - Google Patents

파워혼성집적회로장치 Download PDF

Info

Publication number
KR0182776B1
KR0182776B1 KR1019950005404A KR19950005404A KR0182776B1 KR 0182776 B1 KR0182776 B1 KR 0182776B1 KR 1019950005404 A KR1019950005404 A KR 1019950005404A KR 19950005404 A KR19950005404 A KR 19950005404A KR 0182776 B1 KR0182776 B1 KR 0182776B1
Authority
KR
South Korea
Prior art keywords
power
integrated circuit
hybrid integrated
power semiconductor
circuit device
Prior art date
Application number
KR1019950005404A
Other languages
English (en)
Other versions
KR950028575A (ko
Inventor
마사아끼 다까하시
가즈지 야마다
히데끼 미야자끼
가즈오 가또오
Original Assignee
가나이 쯔도무
가부시끼 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔도무, 가부시끼 가이샤 히다찌 세이사꾸쇼 filed Critical 가나이 쯔도무
Publication of KR950028575A publication Critical patent/KR950028575A/ko
Application granted granted Critical
Publication of KR0182776B1 publication Critical patent/KR0182776B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1028—Thin metal strips as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections

Abstract

파워회로 및 접지층용 입·출력 배선을 파워혼성집적회로장치에 형성한다. 복수의 창이 IC 드라이버, 칩저항 등과 같은 전자부품이 접속되는 회로기판의 소정의 위치에 개방되어 있다. 세라믹칩은 금속기판의 노출면인 창에 용접되어 있고, 파워반도체소자는 금속브릿지를 통하여 세라믹칩상에 접속되어 있다. 인접한 파워반도체소자들의 전극 또는 파워반도체소자의 하부전극과 입·출력 배선 사이의 접속은 금속브릿지 부분에 의하여 행하여 진다.

Description

파워혼성집적회로장치
제1도는 본 발명의 실시예를 설명하는 사시도.
제2도는 제1도에 도시한 실시예의 평면도.
제3도는 제2도의 A-A'선에 따른 단면도.
제4도는 제2도의 B-B'선에 따른 단면도.
제5도는 제2도에 도시한 소신호회로부의 단면도.
제6a도 및 6b도는 본 발명의 파워혼성집적회로장치의 제조과정의 일실시예를 도시하는 도면.
제7a도 내지 7c도는 본 발명의 파워혼성집적회로장치의 제조과정을 다른 실시예를 도시하는 도면.
제8a도 내지 8c도는 입출력 배선용 도전로의 구조를 도시하는 도면.
제9a 및 9b도는 회로기판상에 형성된 창의 크기와 세라믹칩의 크기 사이의 관계를 설명하는 도면이다.
본 발명은 파워소자가 탑재된 혼성집적회로장치에 관한 것으로, 특히 파워소자의 스위칭 노이즈의 저감과 배선부분의 절대내압을 향상시킨 혼성집적회로장치에 관한 것이다.
종래, 혼성집적회로내에 파워소자가 탑재된 파워모듈에는 2가지 종류의 회로기판이 사용되어 왔다. 첫번째 기판은, Cu 또는 Al을 주성분으로 하는 금속기판상에 SiO2등 무기질이 첨가된 에폭시수지 또는 폴리아미드수지등으로 절연된 회로기판이다. 두번째 기판은, 금속기판상에 세라믹으로 절연된 회로기판이다.
전자는 600V/30A 또는 그보다 적은 용량의 제품에 주로 사용되고, 후자는 600V/30A의 용량을 초과하는 제품에 사용된다.
한편, 전술한 2가지 종류의 기판을 조합한 회로기판, 즉 금속기판의 상면중 일부분은 에폭시수지와 같은 유기막으로 절연되어 있고, 다른 부분은 세라믹으로 절연된 회로기판을 사용한 파워모듈이 있다.
이러한 형식의 파워모듈이 일본공개공보 평3-195053에 개시되어 있다. 파워반도체소자는 방열성 우수한 질화알루미늄과 같은 세라믹을 통하여 금속기판에 접속되어 있다. Cu는 금속기판으로 사용된다.
드라이버 IC와 같은 소신호소자는 금속기판(1)상에 도포된 절연체층에 형성된 배선에 접속되어 있다. 폴리마이드 수지는 절연층으로써 사용된다.
이러한 파워모듈에서, 소신호회로의 입·출력 배선과 파워반도체 소자는 폴리아미드수지로 형성되어 있다. 단지 파워반도체소자는 세라믹칩을 통하여 금속기판에 접속되어 있다. 그리고, 소신호회로와 파워반도체소자는 서로 알루미늄 와이어로 접속되어 있다.
열방산은 상기 파워모듈내에 파워반도체소자의 탑재부에 세라믹을 사용함으로써 향상되어질 수 있다. 그러나, 파워반도체소자의 전류의 증가로, 스위칭시에 발생되는 노이즈와 입·출력 배선에서의 노이즈는 파워소자의 근처에 형성된 배선으로 인입할 수 있다.
소신호용 배선으로 인입된 노이즈는 드라이버 IC 또는 마이크로 컴퓨터의 에러작용을 발생시킨다.
이러한 형식의 파워모듈에는, 세라믹과 폴리이미드와 같은 2가지 종류의 절연체, 그리고 콜렉터전극과 파워반도체소자의 입·출력 배선은 알루미늄 와이어로 접속되어 있다. 이러한 구조가 고파워 반도체소자에 적용될 경우, 반도체소자의 파워손실의 증가로 인하여 배선저항을 증가시키게 되는 문제가 발생할 수 있다. 구리판이 파워혼성집적회로용 금속기판으로 사용되기 때문에, 세라믹칩이 기판에 접속될 경우에 납접이 용이할 뿐만 아니라 열방산이 우수한다.
그러나, 구리자체가 무거워 이러한 혼성집적회로를 사용하는 시스템의 전체무게가 고중량으로 되는 문제점이 있다.
본 발명의 목적은, 파워혼성집적회로장치에서, 파워반도체소자의 전류증가로 인한 노이즈와 배선저항을 감소시키는데 있다.
본 발명의 다른 목적은, 소형이며 가벼운 파워혼성집적회로장치를 제공하는데 있다.
본 발명의 파워혼성집적회로에 따라, 금속기판에 접착된 유기수지로 된 절연체층은 복수의 창을 구비하고, 각각의 복수의 창을 통하여 세라믹칩이 금속기판에 접착되어 있다. 금속박은 세라믹칩상에 형성되어 있고, 파워반도체소자는 금속박을 통하여 각각의 세라믹칩에 고착되어 있다.
소신호 소자용 도전로는 절연체충 표면의 소망의 위치에 형성되어 있고, 파워반도체소자용 도전로는 절연체층 표면의 다른 위치에 형성되어 있다. 인접한 파워반도체소자의 전극들은 서로 금속박으로 전기적으로 접속되어 있다. 금속박은 배선물임과 동시에 파워반도체 소자용 전극이다.
파워반도체소자의 각각의 하부전극이 접속되는 경우, 금속박은 각각 분할된 세라믹칩의 표면상에 다리와 같은 형상으로 접착됨과 동시에 금속박의 일부는 입·출력 배선에 접속되어 있다.
파워반도체소자의 하부전극이 독립적으로 형성된 경우에도, 금속박은 파워반도체칩과 세라믹칩 사이에 삽입되고, 이러한 금속박의 일부는 입·출력 배선에 접속된다.
본 발명의 바람직한 실시형태에 의하면, 파워반도체소자를 탑재하는 세라믹칩 이외의 절연재료로써 유기다층막을 사용하고, 신호선등 소신호배선을 다층막의 내측에 형성하여, 다층막의 양 주표면에는 접지층을 마련하여, 노이즈를 제거하는 구성으로 한다.
상기 다층막 표면의 일부영역에 입·출력 배선을 형성할 수 있다. 또한, 이 다층막의 재료는 에폭시수지 혹은 폴리이미드수지가 선택되고, 금속기판과는 수지재료를 접착제로 사용하여 고착하는 것이 바람직하다. 금속기판으로써 Al 또는 Al 합금을 사용하여 모듈의 경량화를 도모하게 된다. Al 또는 Al 합금과 세라믹칩의 직접적인 납땜이 곤란하므로, Ni, Cu와 같은 도금막으로 Al 또는 Al 합금을 덮어, Al 또는 Al 합금의 표면을 납땜이 가능하도록 개선하게 된다.
그런데 Al 또는 Al 합금의 표면은 산화막으로 덮여 있으므로, 일반적으로 그 위에 도금막의 형성이 곤란하다.
그래서 본 발명의 바람직한 실시형태에 의하면 Al 또는 Al 합금의 표면을 에칭하여 산화막을 제거하는 동시에 표면은 화학적으로 Zn막으로 덮게 된다. 그후 Zn막위에 Ni 도금막을 형성하여 납땜 가능한 표면으로 만들게 된다(Zn 취환법). 본 발명의 파워혼성집적회로장치에 따르면, 본 장치는 금속기판과, 상기 금속기판상에 접착되고 복수의 창을 구비하는 절연체층과, 상기 복수의 창의 각각의 영역내에서 상기 금속기판상에 고착된 복수의 세라믹칩과, 상기 복수의 세라믹칩상에 형성된 금속박과, 상기 복수의 세라믹칩상에 상기 금속박에 의하여 고정된 복수의 파워반도체소자와, 상기 절연체층의 표면상 다른 소정의 위치에 고착된 복수의 소신호회로소자와, 상기 절연체층의 표면상 다른 소정의 위치에 형성된 상기 파워반도체소자용의 도전로를 구비하여, 상기 인접한 복수의 파워반도체소자의 전극들이 상기 금속박에 의해 전기적으로 접속되어 있다. 본 발명의 파워혼성집적회로장치에 따르면, 본 장치는 금속기판과, 상기 금속기판상에 접착되고 상기 복수의 창의 각각의 영역내에서 금속기판상에 고착된 복수의 세라믹칩을 구비하는 절연체층과, 각각의 상기 세라믹칩과 상기 절연체층의 상부에 다리형상으로 형성된 금속박과, 상기 복수의 세라믹칩상에 상기 금속박을 통하여 고착된 복수의 파워반도체소자로 이루어져 있고, 상기 인접한 파워반도체소자의 전극이 상기 금속박에 의하여 전기적으로 접속되어 있다. 본 발명의 파워혼성집적회로장치에 따르면, 본 장치는 복수의 창을 구비하는 금속기판상에 접착된 절연체층, 상기 금속기판상의 상기 복수의 창의 각 영역내에 고착된 복수의 세라믹칩, 상기 복수의 세라믹칩상에 고착된 복수의 파워반도체소자와, 소신호회로소자용 배선이 절연체층의 내측에 형성되어 있고, 접지층이 절연체층의 양 주표면상에 형성된 절연체층의 표면상 소망의 위치에 고착된 복수의 소신호회로소자를 포함한다.
본 발명에서, 파워반도체소자의 각각의 하부전극이 접속되는 경우, 금속박은 분할된 세라믹칩의 각 표면상에 다리와 같이 부착되고, 상기 금속박의 일부는 입·출력 배선에 접속된다. 파워반도체소자의 하부전극이 서로 독립적으로 되더라도, 금속박은 파워반도체소자와 세라믹칩 사이에 삽입되고, 금속박의 일부는 입·출력 배선에 접속된다.
금속박은 세라믹칩의 표면에 직접 접착법 또는 활성화 금속법으로 접착되고, 상기 금속박의 일부는 입·출력 단자에 접속되어 전기적인 도통을 도모한다. 이러한 것에 의하여 세라믹칩과 반도체소자를 Al 와이어로 접속한 경우에 비해, 단면이 증가한다. 따라서 반도체 소자의 손실이 무시되어질 수 있다. 그리고 Al 와이어의 수는 감소되어질 수 있다.
한편, 파워반도체소자 특히 대전류를 온/오프함으로써 발생하는 노이즈나 입·출력 배선으로부터 소신호배선에 인입하는 노이즈는 다음과 같이 흡수되어질 수 있다. 상기 소신호배선을 다층기판의 내부에 형성하고 필름의 표면상에 접지층을 형성하는 노이즈성분을 접지 층내로 흡수할 수가 있다.
제1도는 표면의 수지케이스(13), 외부단자(14) 및 봉지수지(12)와 겔(11)의 일부를 절개한 본 발명의 혼성집적회로의 부분절개 사시도이다. 본 발명의 혼성집적회로는 금속기판(1)상에 회로기판(2)이 덮혀져 있다. 금속기판(1)의 표면에 관통하는 창이 회로기판(2)의 소망의 위치에 형성되어 있다. 세라믹칩(10)은 금속기판(1)의 노출면에 접속되어 있다. 세라믹칩(10)은 열전도성이 양호한 질화알루미늄으로 이루어져 있다.
질화알루미늄의 표면에는 파워반도체소자의 콜렉터전극을 서로 연결하거나, 혹은 파워반도체소자(6)의 콜렉터전극과 파워회로용 도전류입출력 배선(32)을 연결하기 위하여, 금속브릿지(33)를 질화알루미늄의 표면에 부착한다. 파워반도체소자는 상기 금속브릿지상에 고착되어 있다.
회로기판(2)상에는 상기 파워회로용 도전로입출력 배선(32)이 부착되어 있고, 또한 접지층(35) 혹은 파워반도체소자(6)의 게이트신호의 입·출력을 위한 패드(34)가 형성되어 있다. 또한, 회로기판(2)은 에폭시수지 혹은 폴리이미드수지등으로 이루어지는 다층기판이며, 상기 금속기판과는 접착제로 고착되어 있다.
경유 구멍(via-hole) 또는 내부 리드(inner lead)를 포함하는 신호선은 회로기판의 내부에 형성되어 있다. 제2도는 제1도에 도시된 혼성집적회로의 내부를 도시한다.
회로기판(2)에는 복수의 창(21)이 형성되어 있다. 이 창내에 세라믹칩(10)을 통하여 파워반도체소자(6)가 금속기판(1)에 고착되어 있다. 파워반도체소자(6)의 콜렉터끼리의 접속과 혹은 파워반도체소자(6)의 콜렉터전극과 파워회로용 도전로로 이루어지는 입출력 배선(32)의 접속은 금속브릿지(33)를 이용하여 달성된다. 파워반도체소자(61)(IGBT)의 상부전극과 고속다이오드(62)의 상부전극끼리의 접속과 파워반도체소자(61)의 상부전극과 하부전극끼리의 접속은 Al 와이어(7)가 사용된다. 파워회로용 도전로입출력 배선(32)근방의 회로기판(2)표면상에는 소신호회로용의 배선을 형성하지 않고, 접지층(36)이 형성된다. 회로기판(2)의 표면상에 형성된 IGBT와 패드(34)와 같은 파워반도체소자(61)의 게이트신호전극은 Al 와이어(7)에 의하여 서로 연결된다. 이러한 패드(34)는 드라이버 IC(9)등을 포함하는 제어회로로부터 IGBT와 같은 파워반도체소자에 신호를 전달하는데 제공된다.
저항칩(8)과 같은 제어용 드라이버 IC(9)와 전자부품은 인더리드 또는 소신호회로용 도전로(도시하지 않음)에 의하여 패드(34)에 연결되어 있다. 제3도는 제2도의 A-A'단면도이고, 인접하는 파워반도체소자의 하부전극, 즉 콜렉터전극끼리 연결된 부분을 설명하기 위한 도면이다. 파워반도체소자의 탑재부에 창(21)을 구비하는 회로기판(2)은 금속기판(1)에 접착제(4)로 고착되어 있다.
소신호회로용 도전로(31) 혹은 접지층(35)이 회로기판(2)의 내부에 형성되어 있다. 금속기판(1)의 표면은 상기 회로기판에 형성된 창에 노출되어 있고, 세라믹칩(10)은 저온땜납(52)에 의하여 노출면에 고착된다.
고속다이오드등의 파워반도체소자(62)는 금속브릿지(33)상에 고온 땜납(51)으로 접속된다. 또한, 금속브릿지의 이루는 파워회로용 도전로(32)와 저온땜납(52)으로 연결된다.
제4도는 파워반도체소자의 콜렉터 전극이 금속브릿지(33)를 통하여 파워회로용 도전로(32)에 접속되는 부분을 도시하는 제2도의 B-B' 단면도이다. 제3도와 동일한 방법으로, 세라믹 칩(10)은 저융점 납땜(52)으로 부착되고 다층기판은 접착제로 고착되어 있다. 또, 파워회로용 도전로의 교차점에서 금속 브릿지가 절곡되어 전기적으로 연결되지 않도록 하고 있다.
제5도는 파워반도체소자가 탑재된 회로기판 근방의 구조를 도시한다. 제5도는 드라이버 IC나 저항칩등 전자부품이 탑재된 소신호 회로부분의 단면을 설명한다.
회로기판(2)의 이 부분은 파워반도체소자를 제어하는 부분이고, 드라이버 IC(9)나 저항칩(8)등 전자부품은 회로기판의 표면상에 면접착으로 탑재되어 있다. 드라이버 IC(9)나 저항칩(8)등 전자부품은 회로기판상의 표면에 형성된 패드(34)에 땜납되어 있다. 소신호회로용 도전로는 회로기판(2)내에 형성되어 있지 않다. IGBT와 저항칩과 같은 파워반도체소자제어용 상기 드라이버 IC와 같은 전자부품은 회로기판의 내부에 형성된 인너리드와 비어홀등과 같은 도전로에 의해 연결되어 있다.
회로기판(2)의 표면에 형성된 접지층(35) 또는 후면은 소정의 위치에서 서로 연결되어 외부단자 부분에 접속된다.
제6a도 및 6b도는 본 발명의 파워혼성집적회로장치의 제조과정을 설명한다. 제6a도에 있어서, 창 또는 도전로가 형성된 인쇄회로 기판등 다층기판은 알루미늄등의 금속기판(1)에 접착제(4)로 고착되어 있다. 제6a도에 있어서, 예를 들어 니켈로 된 금속막은 회로기판(2)의 창내의 노출된 금속면에 형성된다. 제6b도에 있어서, 금속브릿지(33)의 표면에 고착된 파워반도체소자는 땜납에 의해 고착된다.
금속층(101)으로 도포된 세라믹칩(10)은 금속브릿지(33)의 후표면에 접착된다. 세라믹칩(10)의 금속층 부분에는 예비의 땜납(5)이 실시된다.
파워반도체소자(6)가 고착된 세라믹칩(10)을 금속기판의 노출면인 창에 맞추고 재용융하여 고착시킨다.
제7a도 내지 7c도는 본 발명의 파워혼성집적장치의 제조과정에 대한 다른 실시예를 설명한다. 제7a도에 있어서, 세라믹칩(10)은 금속기판(1)상에 땜납에 의해 부착되어 있다. 이때, 고융점의 땜납(51)이 사용된다.
그후, 제7b도에서, 내부배선회로등과 창이 형성된 인쇄회로기판 및 다층기판(23)을 제7a도에 도시된 바와 같이, 세라믹칩(10)이 고착된 금속기판(1)에 접착제로 부착한, 또한, 제7c도에서, 파워반도체소자(6)가 미리 접착된 금속브릿지(33)를 세라믹칩(10)과 회로배선이 형성된 다층기판이 접착된 회로기판(1)에 저융점 납으로 고착한다. 회로기판(1)은 저융점납(52)으로 금속브릿지(33)에 부착된다. 이상에서 두가지의 제조공정을 서술하였다.
본 발명의 양 실시예에서 두가지의 절연기판을 사용한다. 즉, 파워반도체소자는 세라믹칩상에 고착되고 소신호회로를 포함하는 배선회로는 유기수지로 된 다층기판상에 형성되어 있다.
그리고 주세라믹칩은 하나 또는 한쌍의 파워반도체소자가 고정될 수 있는 크기를 가진다. 각 세라믹칩은 독립적으로 금속기판상에 접착되어 있다.
그리고 그후, 각 파워반도체소자 또는 파워반도체소자와 입·출력 배선등의 파워도전로 사이의 접속은 세라믹칩과 파워반도체소자 사이에 삽입된 금속브릿지에 의해 실행된다.
이러한 구조에 따르면, 반도체소자에 발생된 열은 금속기판으로 신속히 방출될 수 있다. 그리고, 반도체소자의 열은 소신호회로등으로 전달되지 않는다. 전술한 바에 따라, 본 발명의 파워혼성집적회로는 두가지의 절연물질을 포함한다.
회로는 제6도에 도시된 것과는 다른 방법으로 제조될 수 있다. 즉, 먼저 파워회로를 마련하고, 그후 유기수지를 사용한 제어회로를 파워회로에 접착한다.
제8a도, 8b도 및 8c도는 파워반도체소자의 입·출력 배선용 도전로의 단면구조를 설명한다. 소신호회로용 도전로와 같은 이러한 도전로는 반도체소자의 손실을 피할 수 있도록 가능한 작은 전기저항을 갖는 것이 바람직하다. 배전부분의 단면적을 크게 만들어야만 한다.
그러나, 회로기판의 크기가 한정되어 있으므로 도전로의 표면적을 확장하는 것은 곤란하다. 따라서, 본 발명은 다음의 세가지 구조를 제안한다.
제8a도 도시된 구조에서, 비교적 두꺼운 동 또는 동-알루미늄 합금의 금속막을 다층기판(23)에 접착제(4)로 부착한다. 금속막은 프레싱, 펀칭 또는 에칭등에 의해 소정의 형상으로 형성된다. 이러한 금속박은 소신호용 도전로가 미리 형성된 다층기판(23)의 일정위치에 접착제로 접착된다.
제8b도와 8c도에 도시된 구조에서, 파워용 또는 소신호용 입·출력 배선이 다층기판(23)에 미리 형성된다. 다층기판(23)의 표면상에 파워용 입·출력 배선의 도전로(32)를 형성한 후, 금속막은 도전로상에 땜납(5) 또는 접착제(4)로 접착된다. 금속박은 전술한 공정과 동일한 방식으로 준비된다. 파워회로의 도전로는 이러한 구조에 의해 그 표면적을 늘리는 일 없이 단면적을 크게하여 반도체소자의 손실을 줄일 수 있다.
제9도는 소신호회로 혹은 파워회로의 도전로가 형성된 회로 기판에 형성된 창의 크기를 설명한다. 본 발명의 파워혼성집적회로장치를 소형화하기 위해서, 회로기판(2)상에 형성된 창의 크기는 세라믹칩(10)의 크기와 등가인 것이 바람직하다. 그러나, 세라믹칩(10)과 금속기판(1)은 일반적으로 열팽창계수가 상이하므로 양자를 고착하기 위해서는, 땜납(5) 혹은 금속층 또는 금속기판의 표면(1)에 형성된 땜납가능한 금속층(11)을 파괴할 우려가 있다.
이 원인은 다음과 같다. 도면 제9b도에 도시한 바와 같이, 열팽창계수가 큰 금속기판(1)과 세라믹칩(10)의 접착 후 수축, 변형할때 응력이 화살표 방향으로 발생한다. 이 응력은 금속기판(1)과 세라믹 칩(10)의 접속후에도 양자를 분리하는 힘이다.
땜납(5)은 부드러운 금속이므로, 다른 금속에 비하여 용이하게 변형한다. 따라서 땜납부의 연면길이(c)가 연장되기 때문에, 응력은 땜납(5)층의 두께를 두껍게 하거나 융기부의 경사를 작게함으로써 감소되어질 수 있다. 그러나, 땜납층이 두꺼운 구조는 땜납의 두께가 질화알루미늄 세라믹 또는 금속기판등의 구조부의 두께에 비하여 대단히 작아 방열체로서는 적합하지 않다.
이러한 예에서, 땜납(5)층의 두께를 늘려 금속기판(1)과 세라믹칩(10)과의 연면길이(c)를 늘리는 대신에 땜납(5)의 접착면적을 세라믹칩(10)의 단면적 보다 넓혀 연면길이(c)를 연장시킨다.
이러한 예에서, 금속기판(1)의 표면상 땜납(5)의 웨팅확장부인 융기부가 가능한 완만한 응력안전구조를 채택한다. 접속부의 단부에서 땜납의 연부거리는 연장되어 응력을 감소시키게 된다.
실험에 따르면, 금속기판(1)의 표면상 땜납확장부의 폭이 땜납의 두께(b) 보다 적게될 경우에, 땜납단부의 연부면에 작용하는 응력이 크게되고, 파괴가 비교적 단시간에 일어난다는 것을 알았다.
반대로, 땜납확장부의 폭이 땜납의 두께(b) 보다 크게 될 경우, 파괴는 장시간 동안 발생하지 않는다. 그러나 소형화를 방해하므로 땜납의 확장부를 바로 크게할 수 없다. 수명의 관점에서 볼때, 땜납확장부의 적당한 폭은 땜납두께의 약 1 내지 1.5배이다.
회로기판(2)상에 형성된 창(21)의 면적은 땜납의 확장면적 및 세라믹칩의 면적의 합과 같아야 한다. 결과적으로 땜납의 웨팅확장면적은 회로기판(2)상에 형성된 창의 면적에 의해 제한된다. 따라서, 땜납두께부의 스케터링을 감소시키는 것이 가능하므로 땜납의 외관이 불량하게 되는 것을 방지할 수 있다.
전술한 바와 같이, 혼성직접회로는 다음과 같은 장점이 있다.
발열을 수반하는 파워반도체소자만을 금속기판에 땜납으로 접착한 세라믹칩상에 고착한다. 파워회로 혹은 소신호회로용의 도전로를 유기수지로 이루어지는 다층회로기판상에 형성된다.
그 결과, 파워반도체소자의 방열특성을 향상시킬 수 있고, 파워 혼성집적회로의 외형치수를 작게할 수 있다.
종래에는 소신호회로용의 도전로는 기판의 표면에만 형성하였다. 본 발명에서는 수지다층기판을 사용하였다. 전자부품의 접속부분을 제외한 배선부분의 대부분은 다층기판의 내부에 형성되어 있고, 접지층은 배선의 표면에 형성되어 있다. 그 결과 파워회로로부터의 노이즈를 대폭 저감할 수 있다.
파워 입·출력 배선용 도전로의 형성, 제법은 소신호회로용 도전로와는 상이하다. 따라서 도체저항을 저감하고, 배선부분의 전압강하에 의한 반도체의 효율저하를 방지할 수 있다.
복수의 파워반도체소자는 분리되어, 세라믹칩으로 서로 절연되어 있다. 따라서 종래 알루미늄와이어를 이용한 혼성집적회로에 비하여 공정의 번잡함에서 오는 비용상승을 방지할 수 있고, 도체저항을 감소시키는 것이 가능하다.

Claims (12)

  1. 금속기판, 상기 금속기판상에 형성되는 수지층, 그 전극이 금속박에 의하여 전기적으로 접속되는 인접하는 복수의 파워 반도체 소자, 복수의 제어회로 소자, 상기 수지층에 형성되는 상기 제어회로 소자의 도전로, 절연 세라믹을 포함하는 파워 혼성집적회로장치에 있어서, 상기 수지층은 복수의 창과, 상기 창에 노출된 상기 금속기판의 표면을 포함하고, 상기 복수의 파워 반도체 소자는 상기 복수의 세라믹칩상에 장착되고, 상기 제어회로소자는 상기 수지층의 표면에 장착되며, 상기 제어회로소자의 배선이 상기 수지층의 내면에 형성되고 바닥층이 상기 수지층의 양 주평면상에 형성되는 것을 특징으로 하는 파워혼성집적회로장치.
  2. 제1항에 있어서, 상기 금속기판은 Al 또는 Al 합금으로 형성되는 것을 특징으로 하는 파워혼성집적회로장치.
  3. 제1항에 있어서, 상기 수지층은 알루미나, 유리, 실리카, 질화 붕소 또는 질화 알루미늄의 분말 또는 섬유를 포함하는 폴리이미드계 수지 또는 에폭시 수지인 것을 특징으로 하는 파워혼성집적회로장치.
  4. 제1항에 있어서, 상기 제어회로소자는 상기 파워 반도체소자, 칩 저항, 칩 캐패시터 및 포토 커플러를 제어하는 적어도 하나의 구동용 IC를 포함하는 것을 특징으로 하는 파워혼성집적회로장치.
  5. 제1항에 있어서, 상기 금속박은 상기 세라믹 칩의 각각에 형성되고, 상기 파워 반도체 소자는 상기 금속 박막을 통하여 상기 세라믹 칩상에 장착되는 것을 특징으로 하는 파워혼성집적회로장치.
  6. 제5항에 있어서, 상기 금속박은 소정 형상을 갖는 한 장의 박막인 것을 특징으로 하는 파워혼성집적회로장치.
  7. 제6항에 있어서, 상기 금속박은 브릿지의 형태로 상기 수지층위에 형성된 것을 특징으로 하는 파워혼성집적회로장치.
  8. 제5항에 있어서, 상기 파워 반도체 소자용 도전로는 상기 수지층과 상기 파워 반도체 소자상에 형성되고, 상기 파워 반도체 소자가 장착된 상기 세라믹 칩상에 형성된 금속박에 의하여 전기적으로 접속되는 것을 특징으로하는 파워혼성집적회로장치.
  9. 제8항에 있어서, 상기 수지층은 다층 박막인 것을 특징으로 하는 파워혼성집적회로장치.
  10. 제9항에 있어서, 상기 금속 박막은 상기 세라믹 칩이 부착된 상기 금속 기판의 표면 영역상에 형성된 것을 특징으로 하는 파워혼성집적회로장치.
  11. 제10항에 있어서, 상기 금속 기판의 표면상에 형성된 금속 박막은 니켈-인 또는 니켈-붕소 합금인 것을 특징으로 하는 파워혼성집적회로장치.
  12. 제10항에 있어서, 상기 금속 기판의 표면상에 형성된 금속 박막은 니켈-인 막과 니켈-붕소 막중의 하나와 금막과 구리막중의 하나로 된 적층막인 것을 특징으로 하는 파워혼성집적회로장치.
KR1019950005404A 1994-03-16 1995-03-16 파워혼성집적회로장치 KR0182776B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6045367A JP2988243B2 (ja) 1994-03-16 1994-03-16 パワー混成集積回路装置
JP94-45367 1994-03-16

Publications (2)

Publication Number Publication Date
KR950028575A KR950028575A (ko) 1995-10-18
KR0182776B1 true KR0182776B1 (ko) 1999-05-15

Family

ID=12717310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005404A KR0182776B1 (ko) 1994-03-16 1995-03-16 파워혼성집적회로장치

Country Status (4)

Country Link
US (1) US5661343A (ko)
JP (1) JP2988243B2 (ko)
KR (1) KR0182776B1 (ko)
DE (1) DE19509441C2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731970A (en) * 1989-12-22 1998-03-24 Hitachi, Ltd. Power conversion device and semiconductor module suitable for use in the device
EP0706221B8 (en) * 1994-10-07 2008-09-03 Hitachi, Ltd. Semiconductor device comprising a plurality of semiconductor elements
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US5705848A (en) * 1995-11-24 1998-01-06 Asea Brown Boveri Ag Power semiconductor module having a plurality of submodules
JP3345241B2 (ja) * 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
US6404045B1 (en) * 1996-02-01 2002-06-11 International Rectifier Corporation IGBT and free-wheeling diode combination
US6054765A (en) * 1998-04-27 2000-04-25 Delco Electronics Corporation Parallel dual switch module
JP2001013883A (ja) * 1999-06-30 2001-01-19 Fujitsu Ltd ドライバｉｃ実装モジュール及びそれを使用した平板型表示装置
DE10114572A1 (de) * 2001-03-24 2002-11-07 Marquardt Gmbh Träger für eine elektrische Schaltung, insbesondere für einen elektrischen Schalter
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
DE10223035A1 (de) 2002-05-22 2003-12-04 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
CA2394403C (en) * 2002-07-22 2012-01-10 Celestica International Inc. Component substrate for a printed circuit board and method of assemblying the substrate and the circuit board
KR101097076B1 (ko) * 2003-04-15 2011-12-22 덴끼 가가꾸 고교 가부시키가이샤 금속 베이스 회로 기판과 그 제조 방법
WO2006040419A1 (fr) * 2004-10-13 2006-04-20 Commissariat A L'energie Atomique Procede d'obtention de couches localisees sur un circuit hybride
JP4853721B2 (ja) * 2006-10-30 2012-01-11 株式会社デンソー 配線板
GB2452594B (en) * 2007-08-20 2012-04-25 Champion Aerospace Inc Switching assembly for an aircraft ignition system
DE102010002138A1 (de) * 2010-02-19 2011-08-25 Robert Bosch GmbH, 70469 Substratanordnung für ein elektronisches Steuergerät einer Kraftfahrzeugkomponente
JP5426730B2 (ja) 2012-07-03 2014-02-26 日本電信電話株式会社 光モジュール用パッケージ
EP3799536A1 (de) * 2019-09-27 2021-03-31 Siemens Aktiengesellschaft Träger für elektrische bauelemente und elektronikmodul
CN114698241A (zh) * 2022-03-16 2022-07-01 广东汇芯半导体有限公司 一种半导体集成电路及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
JPS60239051A (ja) * 1984-05-11 1985-11-27 Mitsubishi Electric Corp 半導体装置
JP2783882B2 (ja) * 1989-12-25 1998-08-06 三洋電機株式会社 混成集積回路およびその製造方法
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
JPH0536872A (ja) * 1991-08-02 1993-02-12 Nec Corp 混成集積回路
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
JP2725954B2 (ja) * 1992-07-21 1998-03-11 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5661343A (en) 1997-08-26
DE19509441A1 (de) 1995-09-28
JPH07254759A (ja) 1995-10-03
DE19509441C2 (de) 1999-12-23
KR950028575A (ko) 1995-10-18
JP2988243B2 (ja) 1999-12-13

Similar Documents

Publication Publication Date Title
KR0182776B1 (ko) 파워혼성집적회로장치
US5394298A (en) Semiconductor devices
US6108205A (en) Means and method for mounting electronics
KR100606295B1 (ko) 회로 모듈
JPH10256429A (ja) 半導体パッケージ
JPH11191603A (ja) 半導体集積回路装置およびその製造方法
JPH08148839A (ja) 混成集積回路装置
JP3553849B2 (ja) 半導体装置及びその製造方法
JP2735912B2 (ja) インバータ装置
EP0810654A1 (en) Ball grid array package with substrate having no through holes or via interconnections
JPH06334286A (ja) 回路基板
JPH10256428A (ja) 半導体パッケージ
JP2636602B2 (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JPH08148647A (ja) 半導体装置
JP2735920B2 (ja) インバータ装置
JPH10256413A (ja) 半導体パッケージ
WO2021161449A1 (ja) 部品モジュールおよびその製造方法
JPH10275878A (ja) 半導体パッケージ
JPH08148601A (ja) 多層配線基板
JP3615236B2 (ja) 混成集積回路装置
JPH10242322A (ja) 半導体パッケージ
JP2649251B2 (ja) 電子部品搭載用基板
JPH09266265A (ja) 半導体パッケージ
JP2001267486A (ja) 半導体装置及び半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031201

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee