JP3615236B2 - 混成集積回路装置 - Google Patents

混成集積回路装置 Download PDF

Info

Publication number
JP3615236B2
JP3615236B2 JP27235993A JP27235993A JP3615236B2 JP 3615236 B2 JP3615236 B2 JP 3615236B2 JP 27235993 A JP27235993 A JP 27235993A JP 27235993 A JP27235993 A JP 27235993A JP 3615236 B2 JP3615236 B2 JP 3615236B2
Authority
JP
Japan
Prior art keywords
printed circuit
substrate
circuit board
hole
insert plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27235993A
Other languages
English (en)
Other versions
JPH07131130A (ja
Inventor
純一 飯村
永 清水
栄寿 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27235993A priority Critical patent/JP3615236B2/ja
Publication of JPH07131130A publication Critical patent/JPH07131130A/ja
Application granted granted Critical
Publication of JP3615236B2 publication Critical patent/JP3615236B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、混成集積回路装置に関し、特に洗濯機等の湿気や水の多い電気機器等に用いられる混成集積回路装置に関するものである。
【0002】
【従来の技術】
一般に混成集積回路装置は第4図のような構成を有し、金属または絶縁性セラミックス等から成る支持基板(1)、駆動LSIチップ(2)、ボンディングワイヤ(3)、封止樹脂(4)、プリント基板(5)、(6)およびコンデンサやトランス等の外付け部品等より成る。
【0003】
例えば支持基板(1)は、例えば絶縁処理されたAl基板に所定の導電路が形成されたもので、この導電路には前記チップ(2)が実装され、このチップのパッドと前記Al基板の電極とが直接または金属細線(3)により電気的に接続されている。またこの支持基板(1)の端部には、プリント基板(5)、(6)が接着固定され、やはり直接または金属細線(3)により電気的接続が達成されている。更には、耐湿性が考慮され図のように樹脂で封止されている。
【0004】
【発明が解決しようとする課題】
前述したような混成集積回路装置は、プリント基板(5)、(6)が外部にさらされており、洗濯機等の水や湿気の多いところで使う電気機器に実装された場合、短絡等が発生する問題を有していた。
また半導体チップが大電流を扱う場合、封止樹脂(4)との接着面が劣化する。更にはプリント基板と支持基板とを接着剤固定した際、大電流を扱う場合、両者の熱伝導率の違いにより剥離が生ずる問題があった。更にはプリント基板(5)、(6)は、電気機器に直接ビス等で固定するため、モーター等の振動や他の外力によりプリント基板と封止樹脂の界面、また支持基板とプリント基板の接着面等が薄利を生ずる問題があった。そのため前述した湿気等が益々浸入されやすくなり、前記短絡や回路の誤動作を助長する欠点があった。
【0005】
本発明は、これらの問題を解決するとともに、支持基板の実装しにくさ、またプリント基板の実装面積の減少の問題も一度に達成するものである。
【0006】
【課題を解決するための手段】
本発明は、前述の課題に鑑みて成され、第1の基板(11)の実装面上には、この基板のリード(19)・・・が保持されたインサートプレート(12)を設け、このリードとプリント基板(13)を電気的に接続し、前記第1の基板(12)の裏面が、ケース(26)に注入される封止樹脂(25)の表面近傍に配置されるように、前記第1の基板(11)と前記プリント基板(13)を樹脂で封止する事により解決するものである。
【0007】
またインサートプレートの貫通孔(24)とプリント基板(13)のスルーホール(23)は、リード(19)の挿入面に対応するコーナーをテーパーにすることで解決するものである。
更には、第1の基板(11)とプリント基板(13)との間にインサートプレート(12)を設けることで、第1の基板(11)と対向するプリント基板(13)面に回路素子の実装を可能とするものである。
【0008】
【作用】
インサートプレート(12)は、リード(19)を固定し、プリント基板(13)のスルーホール(23)・・・への挿入を容易とし、また第1の基板(11)とプリント基板(13)とをケース(26)の中に入れて一体化させ、ケース(26)と電気機器を実装しているため、外部雰囲気からの湿気の浸入、電気機器からの振動や別の外力による電気的接合部の劣化を防止できる。更には、第1の基板(11)の裏面は、薄い樹脂層を間にして外部雰囲気と接触しているために、第1の基板の熱を良好に放出することができる。
【0009】
またインサートプレート(12)の貫通孔(24)・・・やプリント基板(13)のスルーホール(23)は、テーパーを有するため、リード(19)・・・の挿入が容易となり、更には、インサートプレート(12)を絶縁材料にすることで、第1の基板(11)とプリント基板(13)の導電路や回路素子は、お互いの絶縁を確保でき、第1の基板(11)と対向するプリント基板(13)表面に、回路素子を実装させることができる。
【0010】
【実施例】
以下に本発明の一実施例を図面を参照しながら説明する。第1図は、ケース(10)に実装された混成集積回路装置の断面図であり、図2は第1の基板(11)、インサートプレート(12)およびプリント基板(13)の具体構成を示した断面図および図3は、インサートプレート(12)の平面図であり、電気機器例えば洗濯機等の制御盤に実装されるものである。
【0011】
まず第1の基板(11)は、表面を絶縁処理した金属基板で、この上に所定の導電路(14)や半導体チップ(15)が実装されているものであればよい。具体的例として、第1の基板(11)は、アルマイト処理されたAl基板であり、この上に絶縁性の優れた樹脂(16)が全面に被覆され、この上にはホトエッチング等で形成されたCuより成る導電路(14)が形成され、この上には、半導体チップ、例えば駆動用のLSIチップ、Tr、ダイオードおよび抵抗等が固着され、所望の回路が構成されている。また半導体チップと第1の基板は、必要により金属細線(17)がワイヤーボンドされ、この第1の基板(11)の2側辺には、導電路等から導出された端子群(18)・・・が設けられ、L字型のリード(19)・・・が半田等で電気的に接続されている。またLSIチップ表面は、エポキシ樹脂(20)等がポッティングされている。
【0012】
次にプリント基板(13)は、トランス、ブザーおよび電解コンデンサ等の外付け部品が実装され、この基板の表面または裏面に形成された導電路やこれから延在された電極パッド(21)、(22)と電気的に接続されるか、あるいはスルーホール(23)にリード(19)が挿入された状態で電気的に接続されている。ここでこのプリント基板は、エポキシ樹脂等で成っているが、例えばセラミック基板等でも良い。またプリント基板(13)のサイドには、必要により外部回路との接続ケーブル等の接続手段Sが設けられている。
【0013】
更にインサートプレート(12)は、例えば図3のような形状を有し、周辺にリード(19)が挿入される貫通孔(24)・・・が形成されている。材料は、FR−PETというガラス繊維で強化されたポリエチレンテレフタレート等で成り、厚さは例えば2ミリ程度である。また強度を上げるために、十の字型の枠が中央に形成されているが、特に省略されてもよい。またこの枠に位置合わせ用の貫通孔を設け、これと対応してプリント基板(13)に貫通孔や合わせマークを形成することにより、両者を位置合わせする際、リード(19)・・・がインサートプレート(12)の貫通孔(24)・・・に精度良く配置できるメリットも有する。
【0014】
以上の構成要素、第1の基板(11)、インサートプレート(12)およびプリント基板(13)がケース(10)の中に実装されるわけであるが、図1のようにプリント基板(13)は、実装面を上にして配置され、第1の基板(11)は、この裏面が封止樹脂面(外部雰囲気と接触する表面)にできるだけ近接した位置に配置されるように成っている。また封止樹脂(25)は、ウレタン樹脂より成り、他の材料として疎水性が優れ且つ放熱性や耐熱性の優れた樹脂であれば特に材料は選ばない。以上一体化されたケース(10)は、電気機器に装着するための取り付け手段(26)が設けられ、この取り付け手段を介して電気機器の本体に取り付けられている。ここでは、ビス止め穴が設けられている。
【0015】
以上述べたように、本発明の第1の特徴は、第1の基板(11)の裏面が封止樹脂の近傍に配置されることにある。この基板は、金属で成り、この裏面には、熱伝導性の優れたウレタン樹脂が薄く形成されているので、半導体チップが大電流で駆動され熱が発生しても良好に放熱することができる。
第2に、インサートプレート(12)がリード(19)を保持しているため、プリント基板側の電極またはスルーホール(23)との位置合わせが精度良く達成できる特徴を有する。またこのプレートは、絶縁性を有するために、第1の基板に実装される半導体チップや金属細線(17)等とプリント基板(13)の外付け部品等のと短絡を防止できるメリットも有する。更には、この絶縁効果によりインサートプレート(12)とプリント基板(13)との間を離間させることにより、このインサートプレートの下面になるプリント基板上にも外付け部品が実装できる効果を有する。
【0016】
第3に、第1の基板とプリント基板は、電気機器に直接実装されないので、電気機器からの外力は、ケースだけに加わるため、この外力により樹脂の剥離等が生ずることがない。そのため、湿気の浸入による本装置の不良を防止できる。
次に簡単にこの混成集積回路装置の組立て方法を説明する。
まず絶縁処理され表面に導電パターンが形成されたAlより成る金属基板(11)表面に抵抗や半導体チップ(15)が実装され、リード(19)・・・の固着や樹脂(20)のポッティングが行われ、一般的なハイブリットICを形成する。ここであらかじめインサートプレート(12)にリード(19)・・・を装着した状態で金属基板との半田付けを行うと一度に半田付け可能なため便利である。
【0017】
続いて、インサートプレート(12)にリードを装着し、プリント基板実装工程に移送される。
この実装工程側では、最終的に自動部品装着装置で、プリント基板(13)の上に外付け部品やこのハイブリッドICが実装され、半田リフロー炉により、プリント基板(13)とこれらの部品が半田付けされる。
【0018】
【発明の効果】
以上説明したように、大電流で発熱する半導体チップが実装された第1の基板とプリント基板は、ケース内に樹脂封止されているため、水や湿気による短絡、不良および経時変化等を防止できる。
また封止樹脂表面に近接して第1の基板の裏面が配置されているので、半導体チップが発熱しても良好に放熱をすることができる。
【0019】
更にはインサートプレートを採用することによりリードの固定が達成でき、半田付け等が簡略化できる。また貫通孔やスルーホールの挿入方向にテーパーを形成することで、リードの挿入がより簡単化される。またこのインサートプレートは絶縁対であるので、インサートプレート下のプリント基板に外付け部品が実装でき、プリント基板の縮小化或るいは実装密度の向上を達成できる。
【図面の簡単な説明】
【図1】本発明の実施例である混成集積回路装置の断面図である。
【図2】本発明の要部を拡大した断面図である。
【図3】インサートプレートの平面図である。
【図4】従来の混成集積回路装置の断面図である。
【符号の説明】
10 ケース
11 第1の基板
12 インサートプレート
13 プリント基板
15 半導体チップ
19 リード
23 スルーホール
24 貫通孔
25 封止樹脂
26 取り付け手段

Claims (3)

  1. 表面を絶縁処理し駆動制御に係わる半導体チップが搭載され、且つ少なくとも対向する2側辺に上方へ延在された複数のリードを有した金属性の第1の基板と、
    前記リードが挿入されるスルーホールが設けられ、前記半導体チップと係わる所定の回路が形成されたプリント基板と、
    前記第1の基板と前記プリント基板間に設けられ前記スルーホールに対応して貫通孔が形成されたインサートプレートと、
    前記第1の基板と前記プリント基板をケース内に収納し封止する樹脂とよりなり、
    前記第1の基板の裏面が前記ケース内に封止された樹脂表面に近接されて配置され、第1の基板のリードがインサートプレートで保持されると共に、プリント基板のスルーホールに挿入され、金属性の第1基板のリードと前記プリント基板の回路が電気的に接続されて成ることを特徴とした混成集積回路装置。
  2. 前記リードは前記プリント基板のスルーホールに装着され、前記インサートプレートの貫通孔と前記スルーホールは、リードの挿入面に対応する部分がテーパーを有している請求項1記載の混成集積回路装置。
  3. 前記インサートプレートは絶縁性を有し、且つプリント基板と離間させ設けたことを特徴とする請求項1記載の混成集積回路装置。
JP27235993A 1993-10-29 1993-10-29 混成集積回路装置 Expired - Fee Related JP3615236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27235993A JP3615236B2 (ja) 1993-10-29 1993-10-29 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27235993A JP3615236B2 (ja) 1993-10-29 1993-10-29 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH07131130A JPH07131130A (ja) 1995-05-19
JP3615236B2 true JP3615236B2 (ja) 2005-02-02

Family

ID=17512787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27235993A Expired - Fee Related JP3615236B2 (ja) 1993-10-29 1993-10-29 混成集積回路装置

Country Status (1)

Country Link
JP (1) JP3615236B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886295B2 (ja) 1999-06-15 2007-02-28 松下冷機株式会社 冷凍システムのパワー制御装置およびコンプレッサ

Also Published As

Publication number Publication date
JPH07131130A (ja) 1995-05-19

Similar Documents

Publication Publication Date Title
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP2001189416A (ja) パワーモジュール
EP1143514A2 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
KR0182776B1 (ko) 파워혼성집적회로장치
US6101098A (en) Structure and method for mounting an electric part
JP3615236B2 (ja) 混成集積回路装置
JP3428075B2 (ja) ハイブリッド集積回路装置の構造
JP2970075B2 (ja) チップキャリヤ
JP2541494B2 (ja) 半導体装置
JPS6022348A (ja) 半導体装置
JP2676107B2 (ja) 電子部品搭載用基板
JP2879503B2 (ja) 面実装型電子回路装置
JPH0519974Y2 (ja)
JP2649251B2 (ja) 電子部品搭載用基板
JPH0297042A (ja) 電子部品搭載用基板
JP4635393B2 (ja) 実装基板および半導体装置
CN115280495A (zh) 功率模块
JPH08213733A (ja) 混成集積回路装置
JPH08204305A (ja) 混成集積回路装置
JPH07211814A (ja) 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法
JPS6225444A (ja) 連続配線基板
JPH0430565A (ja) 高出力用混成集積回路装置
KR19980021720A (ko) 절연 금속 기판을 갖는 파워 트랜지스터 패키지
JPS63219149A (ja) 混成集積回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees