JP4635393B2 - 実装基板および半導体装置 - Google Patents
実装基板および半導体装置 Download PDFInfo
- Publication number
- JP4635393B2 JP4635393B2 JP2001252564A JP2001252564A JP4635393B2 JP 4635393 B2 JP4635393 B2 JP 4635393B2 JP 2001252564 A JP2001252564 A JP 2001252564A JP 2001252564 A JP2001252564 A JP 2001252564A JP 4635393 B2 JP4635393 B2 JP 4635393B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- substrate
- circuit board
- control circuit
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、実装基板およびその実装基板を用いた半導体装置に関し、特にインバータ等の出力変換パワー回路とその駆動回路や制御回路などを内蔵したインテリジェント・パワー・モジュール(以下、IPMとする)に用いられる実装基板、およびIPMを構成する半導体装置に関する。
【0002】
【従来の技術】
一般に、IPMでは片面基板または多層基板でできた制御回路基板が用いられる。図5は従来の制御回路基板の構造を示す断面図である。図5に示すように、制御回路基板1はベアチップIC11や図示しない電子部品などを搭載しており、IPMケース12内に収納される。その状態でIPMケース12内にはゲル状のシリコーン樹脂13が充填され、ベアチップIC11、そのボンディング・ワイヤ14および電子部品はシリコーン樹脂13により封止される。なお、片面基板とは、基板表面にだけ回路パターンが形成されているものであり、また多層基板とは、基板の表面だけでなく、基板の裏面または基板の中にも回路パターンを設けたものである。
【0003】
【発明が解決しようとする課題】
しかしながら、上述した従来の制御回路基板では、ベアチップICやボンディング・ワイヤが露出しているため、その取り扱いに注意を要するという問題点がある。また、ベアチップICや抵抗チップ等の電子部品がゲル中にあるため、THB試験や硫化水素試験やオイル試験などの環境試験に対して比較的弱いという問題点がある。そこで、ベアチップICに代えて、ベアチップを樹脂等に封入したパッケージICを用いることも考えられるが、その場合にはIC自体が大型化し、大幅なコスト増となり、近接したリード端子をAgペーストなどで回路基板に接着する際のヒゲの発生により回路がショートし易いという問題点がある。
【0004】
本発明は、上記問題点に鑑みてなされたものであって、ベアチップICを搭載し、取り扱いが容易で環境試験にも強い実装基板、およびその実装基板を用いた半導体装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる実装基板は、電子部品やベアチップICを搭載する部分を凹部とし、その凹部に電子部品やベアチップICを搭載してワイヤボンディングし、さらにその凹部をエポキシ系樹脂により封止したものである。この発明によれば、実装基板の凹部に電子部品やベアチップICが搭載され、それらがボンディング・ワイヤとともにエポキシ系樹脂により封止される。また、実装基板には、他の部材が電気的に接続される端子がはんだ付けされる端子孔と、端子孔に対応する位置に、該端子孔より広い幅を有する貫通孔が設けられている。この発明によれば、実装基板の端子孔に対応する箇所に形成される凹部が、端子孔および貫通孔に差し込まれたリードピンをはんだ付けする際のはんだの受けとなる。
【0006】
また、上記目的を達成するため、本発明にかかる半導体装置は、実装基板の凹部に電子部品やベアチップICが搭載され、それら電子部品、ベアチップICおよびボンディング・ワイヤが、前記凹部に充填されたエポキシ系樹脂により封止された構造の制御回路基板と、スイッチング素子を搭載したパワー回路基板とを同一のケース内に収納したものである。この発明によれば、制御回路基板の凹部に電子部品やベアチップICが搭載され、それらがボンディング・ワイヤとともにエポキシ系樹脂により封止される。また、制御回路基板には、他の部材が電気的に接続される端子がはんだ付けされる端子孔と、端子孔に対応する位置に、該端子孔より広い幅を有する貫通孔が設けられている。この発明によれば、制御回路基板の端子孔に対応する箇所に形成される凹部が、端子孔および貫通孔に差し込まれたリードピンをはんだ付けする際のはんだの受けとなる。
【0007】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。以下の実施の形態では、本発明にかかる実装基板を3相インバータ・モジュールの制御回路基板に適用した例について説明する。図1は、本発明にかかる実装基板を適用した3相インバータ・モジュールの制御回路基板を示す平面図であり、図2および図3はそれぞれ図1の切断線A−AおよびB−Bにおける構造を示す断面図である。
【0008】
図1〜図3に示すように、制御回路基板2は、第1の絶縁基板である下側基板21上に、第2の絶縁基板である上側基板26が貼り合わされて一体化された構成となっている。下側基板21と上側基板26との貼り合わせには、図示省略するが、たとえば多層基板の貼り合わせに用いられる基板貼り合わせ接着シートが用いられる。ここで、下側基板21および上側基板26は同種または同じ材料でできているのが好ましい。その理由は、制御回路基板2の熱膨張により基板に反りが発生するのをできるだけ抑えるためである。
【0009】
下側基板21は片面基板または多層基板でできている。上側基板26には、抵抗チップやコンデンサチップなどの電子部品31、またはベアチップIC32の実装箇所に対応する位置に、表裏に貫通する1または2以上の開口部27が設けられている。また、上側基板26には、下側基板21の端子孔22に対応する位置に、表裏に貫通する複数の孔28が設けられている。開口部27は電子部品31やベアチップIC32を単独または2個以上を一つのグループとして包含する程度の大きさである。一方、端子孔22に対応する貫通孔28は1個の端子孔22に対応しており、互いに他の貫通孔28から独立している。つまり、隣り合う貫通孔28どうしはつながっていない。
【0010】
このような開口部27および貫通孔28を有する上側基板26が下側基板21に貼り合わされていることにより、制御回路基板2の、電子部品31またはベアチップIC32の実装箇所に凹部が形成される。この凹部には面実装型の電子部品31やベアチップIC32がはんだ付けにより実装される。ベアチップIC32はボンディング・ワイヤ33により下側基板21に電気的に接続される。そして、凹部内にエポキシ系樹脂4が充填され、それが固化することにより、電子部品31、ベアチップIC32およびボンディング・ワイヤ33はエポキシ系樹脂4中に封入される。したがって、この凹部の深さ、すなわち上側基板26の厚さは、この凹部内に実装される電子部品31、ベアチップIC32およびそのボンディング・ワイヤ33のすべてがおさまる程度である。なお、平面上に樹脂をポッティングすると流れてしまうため、樹脂の流れ止めのため、および樹脂高さを保持するためのコーディング治具が必要となる。しかし、電子部品31またはベアチップIC32の実装箇所の凹部の壁面がコーティング治具の役割を果たすため、コーティング治具を必要としない。また、端子孔22に対応する箇所に形成される凹部は、端子孔22および貫通孔28に差し込まれたリードピンをはんだ付けする際のはんだの受けとなる。
【0011】
図4は、本発明にかかる半導体装置を適用した3相インバータ・モジュールを示す分解斜視図である。このモジュールは、モータ制御のためのインバータ等のスイッチング素子を搭載したパワー回路基板5、およびそのスイッチング素子を制御するためのベアチップICを搭載した制御回路基板2を、ピン形状の端子を有するコネクタ6とともに同一のケース7に収納して蓋体8で塞ぎ、ガイドピン9を取り付けたものである。制御回路基板2は、上述したように、開口部27および貫通孔28を有する上側基板26を下側基板21に貼り合わせたものである。パワー回路基板5は、セラミック等の絶縁基板の表面に回路パターンを形成したものであり、図には現われていない銅の薄板を介して銅ベース上に搭載されている。
【0012】
パワー回路基板5は、ケース7の上面から突出する外部接続用のリードピン71にボンディング・ワイヤにより電気的に接続されている。制御回路基板2は、ケース7内の、パワー回路基板5にボンディング・ワイヤにより電気的に接続された内部接続用のリードピン72が、上述した一部の端子孔22にはんだ付けされることにより、パワー回路基板5と電気的に接続される。コネクタ6は、蓋体8の上に突出する外部接続用のリードピン61と、制御回路基板2の一部の端子孔22にはんだ付けされる内部接続用のリードピン62を有する。
【0013】
上述した実施の形態によれば、制御回路基板2の凹部に電子部品31やベアチップIC32が搭載され、それらがボンディング・ワイヤ33とともにエポキシ系樹脂4により封止されるため、それら電子部品31、ベアチップIC32およびボンディング・ワイヤ33などが露出しないので、制御回路基板2の取り扱いがカード方式のように容易になるとともに、制御回路基板2の交換も容易におこなえる。
【0014】
また、THB試験(高温高湿逆デバイス印加試験)や硫化水素試験やオイル試験などの環境試験による信頼性が向上するとともに、それによって硫化水素対策として金電極を用いた高価なチップ抵抗などの部品を用いる必要がないので、低コスト化および小型化が可能である。また、従来のようなシリコーン樹脂による封止が不要となるため、この制御回路基板2を用いたモジュールを薄型にすることができる。また、制御回路基板2の両面にシールド層を設けることが可能となり、そうすることによってノイズ耐量が向上するという効果が得られる。
【0015】
なお、THB試験の条件は、特に限定しないが、たとえばEIAJ B−122A 条件 Cの規格に準拠し、保存温度85±2℃、相対湿度85±5%、印加電圧0.8×Vmax、試験時間1000時間である。Vmaxは、ICを搭載した基板であるので20Vである。また、硫化水素試験の条件は、JEIDA−38を参考規格とし、温度60℃、濃度3ppm、湿度95%、試験時間2000時間である。
【0016】
以上において本発明は、制御回路基板2の凹部を封止する樹脂はエポキシ系樹脂に限らず、エポキシ系樹脂と同様に、凹部内に充填されて固着する樹脂であればよい。また、下側基板21の材料と上側基板26の材料は、それらの熱膨張係数がほぼ同じか、または完全に同じであれば、必ずしも同種または同じ材料である必要はない。
【0017】
【発明の効果】
本発明によれば、実装基板の凹部に電子部品やベアチップICが搭載され、それらがボンディング・ワイヤとともにエポキシ系樹脂により封止されるため、実装基板の取り扱いおよび交換が容易となる。また、環境試験による信頼性が向上し、安価な部品を用いることができるので低コスト化が図れ、また小型化が可能となる。また、本発明によれば、シリコーン樹脂による封止が不要であるため、薄型のモジュールが得られる。また、実装基板の両面にシールド層を設けることによって、ノイズ耐量が向上するという効果が得られる。
【図面の簡単な説明】
【図1】本発明にかかる実装基板を適用した3相インバータ・モジュールの制御回路基板を示す平面図である。
【図2】図1のA−Aにおける断面図である。
【図3】図1のB−Bにおける断面図である。
【図4】本発明にかかる半導体装置を適用した3相インバータ・モジュールを示す分解斜視図である。
【図5】従来のIPMに内蔵される制御回路基板の構造を示す断面図である。
【符号の説明】
2 制御回路基板(実装基板)
4 エポキシ系樹脂
5 パワー回路基板
7 ケース
21 下側基板(第1の絶縁基板)
26 上側基板(第2の絶縁基板)
27 開口部
32 ベアチップIC
33 ボンディング・ワイヤ
Claims (4)
- 配線パターンが形成された第1の絶縁基板に、素子を搭載する部分が開口したパターンを有する第2の絶縁基板が貼り合わされた配線基板と、
前記第2の絶縁基板の開口部にて前記第1の絶縁基板に搭載され、ボンディング・ワイヤにより前記第1の絶縁基板に電気的に接続されたベアチップICと、
前記開口部に充填され、前記開口部に搭載された素子およびボンディング・ワイヤを封止するエポキシ系樹脂と、
を具備し、
前記第1の絶縁基板には、前記配線基板と他の部材とを電気的に接続する端子がはんだ付けされる端子孔が設けられ、
前記第2の絶縁基板には、前記第1の絶縁基板の前記端子孔に対応する位置に、該端子孔より広い幅で、かつ該第2の絶縁基板の表裏に貫通する貫通孔が設けられていることを特徴とする実装基板。 - 前記第1の絶縁基板は単層または多層の回路基板であることを特徴とする請求項1に記載の実装基板。
- 前記第1の絶縁基板と前記第2の絶縁基板は同種の材料でできていることを特徴とする請求項1または2に記載の実装基板。
- スイッチング素子を搭載したパワー回路基板と、前記スイッチング素子の制御用ICを構成するベアチップICを搭載した制御回路基板とが同一のケース内に収納された半導体装置であって、
前記制御回路基板は、配線パターンが形成された第1の絶縁基板に、素子を搭載する部分が開口したパターンを有する第2の絶縁基板が貼り合わされ、かつ前記ベアチップICが前記第2の絶縁基板の開口部にて前記第1の絶縁基板に搭載されてボンディング・ワイヤにより前記第1の絶縁基板に電気的に接続され、さらに前記開口部に搭載された素子およびボンディング・ワイヤが前記開口部に充填されたエポキシ系樹脂により封止された基板であり、
前記第1の絶縁基板には、前記制御回路基板と少なくとも前記パワー回路基板とを電気的に接続する端子がはんだ付けされる端子孔が設けられ、
前記第2の絶縁基板には、前記第1の絶縁基板の前記端子孔に対応する位置に、該端子孔より広い幅で、かつ該第2の絶縁基板の表裏に貫通する貫通孔が設けられていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252564A JP4635393B2 (ja) | 2001-08-23 | 2001-08-23 | 実装基板および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252564A JP4635393B2 (ja) | 2001-08-23 | 2001-08-23 | 実装基板および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003068942A JP2003068942A (ja) | 2003-03-07 |
JP4635393B2 true JP4635393B2 (ja) | 2011-02-23 |
Family
ID=19081016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001252564A Expired - Fee Related JP4635393B2 (ja) | 2001-08-23 | 2001-08-23 | 実装基板および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4635393B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283659A (ja) * | 1996-04-12 | 1997-10-31 | Nikko Co | Icパッケージ用基板およびこれを用いたicパッケージの製造方法 |
-
2001
- 2001-08-23 JP JP2001252564A patent/JP4635393B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283659A (ja) * | 1996-04-12 | 1997-10-31 | Nikko Co | Icパッケージ用基板およびこれを用いたicパッケージの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003068942A (ja) | 2003-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6584681B2 (en) | Method for producing a microelectronic component of sandwich construction | |
US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
KR0135585B1 (ko) | 반도체 장치용 패키지 및 반도체 장치 | |
KR100307465B1 (ko) | 파워모듈 | |
US4941033A (en) | Semiconductor integrated circuit device | |
US6891257B2 (en) | Packaging system for die-up connection of a die-down oriented integrated circuit | |
US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
JPH07297575A (ja) | パワーモジュール装置 | |
JP2001189416A (ja) | パワーモジュール | |
US20080029875A1 (en) | Hermetically sealed semiconductor device module | |
US6630727B1 (en) | Modularly expandable multi-layered semiconductor component | |
EP0330372A2 (en) | Hybrid ic with heat sink | |
US4964019A (en) | Multilayer bonding and cooling of integrated circuit devices | |
US6184579B1 (en) | Double-sided electronic device | |
JPH0730059A (ja) | マルチチップモジュール | |
KR100843734B1 (ko) | 반도체 전력용 모듈 및 그 제조방법 | |
JP4635393B2 (ja) | 実装基板および半導体装置 | |
JPH02343A (ja) | 電子部品搭載用基板 | |
KR950028068A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
US20230027138A1 (en) | Power module | |
JP2822990B2 (ja) | Csp型半導体装置 | |
JP3615236B2 (ja) | 混成集積回路装置 | |
JPH05267561A (ja) | 高速処理用電子部品搭載用基板 | |
JPH0629422A (ja) | 混成集積回路装置 | |
JPS6211014Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080715 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4635393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |