JPS6211014Y2 - - Google Patents
Info
- Publication number
- JPS6211014Y2 JPS6211014Y2 JP1986004131U JP413186U JPS6211014Y2 JP S6211014 Y2 JPS6211014 Y2 JP S6211014Y2 JP 1986004131 U JP1986004131 U JP 1986004131U JP 413186 U JP413186 U JP 413186U JP S6211014 Y2 JPS6211014 Y2 JP S6211014Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- printed circuit
- hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【考案の詳細な説明】
本考案は電子機器の部品実装パツケージに関
し、特にコンピユータ、電子交換機等に用いる半
導体、ICおよびLSIを実装する高密度回路パツケ
ージに関する。
し、特にコンピユータ、電子交換機等に用いる半
導体、ICおよびLSIを実装する高密度回路パツケ
ージに関する。
従来この種の回路パツケージは、プリント基板
にDIP（デユアルインライン）型もしくはフラツ
トパツク型ICのリードをプリント基板スルーホ
ールまたは座にハンダ付けする構成からなつてい
る。しかし大型コンピユータの様に高速度化、低
エネルギー化のためCMLICチツプを使用する場
合は高密度化実装および熱放散を充分考慮する必
要がある。この場合従来の実装方式ではDIP型、
フラツトパツク型等にしろ、ICチツプを一度ケ
ーシングするため実装密度が落ち、さらに熱放散
に関しても良好な手段が見当らなかつた。また
ICチツプの高集積度化にともない入出力端子数
が増えると従来のケーシング構成ではチツプの必
要な入出力端子を１ケースに実装することは困難
であり、たとえ可能であつてもその実装工数が非
常に増加するという問題がある。
にDIP（デユアルインライン）型もしくはフラツ
トパツク型ICのリードをプリント基板スルーホ
ールまたは座にハンダ付けする構成からなつてい
る。しかし大型コンピユータの様に高速度化、低
エネルギー化のためCMLICチツプを使用する場
合は高密度化実装および熱放散を充分考慮する必
要がある。この場合従来の実装方式ではDIP型、
フラツトパツク型等にしろ、ICチツプを一度ケ
ーシングするため実装密度が落ち、さらに熱放散
に関しても良好な手段が見当らなかつた。また
ICチツプの高集積度化にともない入出力端子数
が増えると従来のケーシング構成ではチツプの必
要な入出力端子を１ケースに実装することは困難
であり、たとえ可能であつてもその実装工数が非
常に増加するという問題がある。
本考案の目的は上述の欠点を除去した高密度回
路パツケージを提供することにある。この考案で
は半導体ICチツプを直接プリント基板のスルー
ホール部分に実装しさらにそのスルーホールの反
対側に冷却板（以下ヒートシンクと称す。）を直
接ハンダ付け実装することにより、高密度実装
化、良好な熱放散性を有しかつ実装工数の短縮化
を可能にしている。
路パツケージを提供することにある。この考案で
は半導体ICチツプを直接プリント基板のスルー
ホール部分に実装しさらにそのスルーホールの反
対側に冷却板（以下ヒートシンクと称す。）を直
接ハンダ付け実装することにより、高密度実装
化、良好な熱放散性を有しかつ実装工数の短縮化
を可能にしている。
この考案の構成は、スルーホールを有するプリ
ント基板と、該スルーホール内に挿入された突起
を有するヒートシンクあるいはまた該スルーホー
ル座の片面に接するヒーートシンクと、前記スル
ーホール内または座とヒートシンクを接続するた
めのハンダと、前記ヒートシンク接続の反対側の
スルーホール座にハンダ付または接着された半導
体もしくは集積回路チツプと、前記チツプ表面上
の入出力端子部と前記プリント基板の回路パツド
とを結合するリード線からなることを特徴とする
高密度回路パツケージである。
ント基板と、該スルーホール内に挿入された突起
を有するヒートシンクあるいはまた該スルーホー
ル座の片面に接するヒーートシンクと、前記スル
ーホール内または座とヒートシンクを接続するた
めのハンダと、前記ヒートシンク接続の反対側の
スルーホール座にハンダ付または接着された半導
体もしくは集積回路チツプと、前記チツプ表面上
の入出力端子部と前記プリント基板の回路パツド
とを結合するリード線からなることを特徴とする
高密度回路パツケージである。
本考案は、スルーホールを有する基板と、この
基本の前記スルーホールに挿入できる突起部を有
する冷却板と、 前記突起部が挿入された状態で前記基板と前記
突起部との間の空隙を充填するハンダと、 このハンダに密着して前記基板にとりつけられ
たチツプとを含むことを特徴とする高密度回路パ
ツケージを構成する。
基本の前記スルーホールに挿入できる突起部を有
する冷却板と、 前記突起部が挿入された状態で前記基板と前記
突起部との間の空隙を充填するハンダと、 このハンダに密着して前記基板にとりつけられ
たチツプとを含むことを特徴とする高密度回路パ
ツケージを構成する。
次に図面を参照して本考案の１実施例を詳細に
説明する。
説明する。
第１図を参照すると本考案の第１の実施例にお
いて多層プリント基板１は熱圧着ボンデイングを
可能にするためポリイミド樹脂と銅箔および部分
金メツキで多層構成されている。銅スルーホール
２は従来の多層化プリント基板の製造方法を用い
て作られ、プリント基板１の任意の位置に形成さ
れている。次にヒートシンク３はその突起部分４
を前記スルーホール２に挿入し200℃以上の融点
を有する高温ハンダ５でハンダ付け接続されてい
る。ここでヒートシンク３はハンダ付可能な銅を
材質としている。このためプリント基板１の外層
回路６はヒートシンク３と接触させないため適正
な空間がもうけてある。次にICチツプ７は、銅
スルーホール２と高温ハンダ５とに熱伝導性接着
剤８で固着されている。ここでICチツプ７およ
び金メツキリード９はTAB（TAPE
AUTOMATIC BONDING）テープキヤリアに載
つていたものを切断形成した状態にあり、金メツ
キリード９とICチツプ７はICの端子部１０で内
側に（インナ）リードボンドされ、さらにリード
９と金メツキされたプリント基板パツド１１は金
−金熱圧着ボンデイングされている。ここで熱圧
着は180℃の予熱と瞬時に400℃の加熱が必要のた
めプリント基板１は耐熱性の良いポリイミド樹脂
を使用している。さらにICチツプ７保護のため
プリント基板１およびICチツプ７の上面には、
図示はしていないがシリコン樹脂がコーテイング
されている。この様な構成にすれば、ICチツプ
７で発生した熱はスルーホール２、ハンダ５、ヒ
ートシンク３を通して容易に放散することができ
る。なお、本実施例では高温ハンダを用いたが、
これに限定されず低熱抵抗物質（例えば導電性エ
ポキシ樹脂）であればよい。
いて多層プリント基板１は熱圧着ボンデイングを
可能にするためポリイミド樹脂と銅箔および部分
金メツキで多層構成されている。銅スルーホール
２は従来の多層化プリント基板の製造方法を用い
て作られ、プリント基板１の任意の位置に形成さ
れている。次にヒートシンク３はその突起部分４
を前記スルーホール２に挿入し200℃以上の融点
を有する高温ハンダ５でハンダ付け接続されてい
る。ここでヒートシンク３はハンダ付可能な銅を
材質としている。このためプリント基板１の外層
回路６はヒートシンク３と接触させないため適正
な空間がもうけてある。次にICチツプ７は、銅
スルーホール２と高温ハンダ５とに熱伝導性接着
剤８で固着されている。ここでICチツプ７およ
び金メツキリード９はTAB（TAPE
AUTOMATIC BONDING）テープキヤリアに載
つていたものを切断形成した状態にあり、金メツ
キリード９とICチツプ７はICの端子部１０で内
側に（インナ）リードボンドされ、さらにリード
９と金メツキされたプリント基板パツド１１は金
−金熱圧着ボンデイングされている。ここで熱圧
着は180℃の予熱と瞬時に400℃の加熱が必要のた
めプリント基板１は耐熱性の良いポリイミド樹脂
を使用している。さらにICチツプ７保護のため
プリント基板１およびICチツプ７の上面には、
図示はしていないがシリコン樹脂がコーテイング
されている。この様な構成にすれば、ICチツプ
７で発生した熱はスルーホール２、ハンダ５、ヒ
ートシンク３を通して容易に放散することができ
る。なお、本実施例では高温ハンダを用いたが、
これに限定されず低熱抵抗物質（例えば導電性エ
ポキシ樹脂）であればよい。
本考案は以上説明したように、半導体ICチツ
プを直接プリント基板へ実装することにより実装
密度を向上させると同時に演算速度の向上を計
り、かつチツプとヒートシンクをスルーホールお
よびハンダをかいして接合しているため、熱放散
効率が高く、さらにチツプ、プリント基板、ヒー
トシンクだけの単純構成のため実装組立工数を大
巾に低減出来るという効果がある。
プを直接プリント基板へ実装することにより実装
密度を向上させると同時に演算速度の向上を計
り、かつチツプとヒートシンクをスルーホールお
よびハンダをかいして接合しているため、熱放散
効率が高く、さらにチツプ、プリント基板、ヒー
トシンクだけの単純構成のため実装組立工数を大
巾に低減出来るという効果がある。
第１図は本考案の一実施例を示す図である。第
１図において参照数字１はプリント基板、参照数
字２はスルーホール、参照数字３はヒートシン
ク、参照数字４は突起部分、参照数字５はハン
ダ、参照数字６は外層回路、参照数字７はICチ
ツプ、参照数字８は熱伝導性接着剤、参照数字９
はリード、参照数字１０はICの端子部、参照数
字１１はプリント基板パツドをそれぞれ示す。
１図において参照数字１はプリント基板、参照数
字２はスルーホール、参照数字３はヒートシン
ク、参照数字４は突起部分、参照数字５はハン
ダ、参照数字６は外層回路、参照数字７はICチ
ツプ、参照数字８は熱伝導性接着剤、参照数字９
はリード、参照数字１０はICの端子部、参照数
字１１はプリント基板パツドをそれぞれ示す。
Claims (1)
- 【実用新案登録請求の範囲】 表面が導電材料で被覆されているスルーホール
を有する基板と、 この基板の前記スルーホールに挿入できる突起
部を有する冷却板と、 前記突起部が挿入された状態で前記基板と前記
突起物との間の空隙を充填するハンダと、 このハンダに密着して前記基板にとりつけられ
たチツプとを含むことを特徴とする高密度回路パ
ツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986004131U JPS6211014Y2 (ja) | 1986-01-16 | 1986-01-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986004131U JPS6211014Y2 (ja) | 1986-01-16 | 1986-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61134039U JPS61134039U (ja) | 1986-08-21 |
| JPS6211014Y2 true JPS6211014Y2 (ja) | 1987-03-16 |
Family
ID=30479408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986004131U Expired JPS6211014Y2 (ja) | 1986-01-16 | 1986-01-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211014Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021059914A1 (ja) * | 2019-09-25 | 2021-04-01 | 日立Astemo株式会社 | 電子回路装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228134Y2 (ja) * | 1972-02-17 | 1977-06-27 |
-
1986
- 1986-01-16 JP JP1986004131U patent/JPS6211014Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61134039U (ja) | 1986-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US6528882B2 (en) | Thermal enhanced ball grid array package | |
| US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US5471366A (en) | Multi-chip module having an improved heat dissipation efficiency | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6373131B1 (en) | TBGA semiconductor package | |
| JP3560488B2 (ja) | マルチチップ用チップ・スケール・パッケージ | |
| JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| US5796038A (en) | Technique to produce cavity-up HBGA packages | |
| US20070257377A1 (en) | Package structure | |
| US6008988A (en) | Integrated circuit package with a heat spreader coupled to a pair of electrical devices | |
| JPS6329562A (ja) | 集積回路パッケ−ジ | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JPS6211014Y2 (ja) | ||
| JP3243920B2 (ja) | 半導体装置 | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JPS61137349A (ja) | 半導体装置 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP2924394B2 (ja) | 半導体装置及びその製造方法 | |
| KR100207901B1 (ko) | 멀티칩 장착용 고방열 패키지의 제조 방법 | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JP2004111431A (ja) | パワーモジュールとその製造方法 |