KR100843734B1 - 반도체 전력용 모듈 및 그 제조방법 - Google Patents

반도체 전력용 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR100843734B1
KR100843734B1 KR1020010060125A KR20010060125A KR100843734B1 KR 100843734 B1 KR100843734 B1 KR 100843734B1 KR 1020010060125 A KR1020010060125 A KR 1020010060125A KR 20010060125 A KR20010060125 A KR 20010060125A KR 100843734 B1 KR100843734 B1 KR 100843734B1
Authority
KR
South Korea
Prior art keywords
circuit board
control circuit
power
bus line
printed circuit
Prior art date
Application number
KR1020010060125A
Other languages
English (en)
Other versions
KR20030028127A (ko
Inventor
이근혁
김지환
김병곤
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020010060125A priority Critical patent/KR100843734B1/ko
Priority to JP2002169150A priority patent/JP4208490B2/ja
Publication of KR20030028127A publication Critical patent/KR20030028127A/ko
Application granted granted Critical
Publication of KR100843734B1 publication Critical patent/KR100843734B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Abstract

본 발명의 반도체 전력용 모듈은, 전력 회로 칩 및 제어 회로 칩이 하나의 패키지에 집적되는 반도체 전력용 모듈에 관한 것으로서, 전력 회로 칩이 부착되는 전력 회로부 기판과, 전력 회로부 기판에 수직 방향으로 배치되어 제어 회로 칩이 부착되는 제1 제어 회로부 기판, 및 전력 회로부 기판에 수평 방향으로 배치되어 전력 회로부 기판과 연결되는 제2 제어 회로부 기판을 포함하는 제어 회로부 기판과, 전력 회로부 기판과 부착되어 하단부 및 측부를 밀폐시키는 케이스, 및 케이스와 부착되어 상단부를 밀폐시키는 덮개를 구비한다.

Description

반도체 전력용 모듈 및 그 제조 방법{Semiconductor power package module and method for fabricating the same}
도 1은 종래의 반도체 전력용 모듈의 일 예를 나타내 보인 단면도이다.
도 2는 종래의 반도체 전력용 모듈의 다른 예를 나타내 보인 단면도이다.
도 3은 본 발명에 따른 반도체 전력용 모듈을 나타내 보인 단면도이다.
도 4a 내지 도 6a 및 도 4b 내지 도 6b는 도 3의 반도체 전력용 모듈의 제1 인쇄 회로 기판 및 제2 인쇄 회로 기판의 접속 모양에 따른 다양한 실시예들을 설명하기 위하여 나타내 보인 도면들이다.
도 7 내지 도 는 본 발명에 따른 반도체 전력용 모듈의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체 모듈 및 그 제조 방법에 관한 것으로서, 특히 전력 회로와 제어 회로가 하나의 패키지에 어셈블된 반도체 전력용 모듈 및 그 제조 방법에 관한 것이다.
저용량의 인버터 및 서보 드라이버와 같은 전력용 전자 산업이 발전함에 따 라서 무게가 가볍고, 크기가 작고, 비용이 저렴하며, 그리고 성능이 높은 전력용 시스템에 대한 요구가 증대되고 있다. 이와 같은 추세에 맞추어서, 최근에는 다양한 전력용 반도체 칩들을 하나의 패키지에 집적시킬 뿐만 아니라, 전력용 반도체 칩들을 제어하기 위한 제어 회로 부품들도 하나의 패키지에 포함시키는 인텔리전트(intelligent) 반도체 전력용 모듈이 각광받고 있다.
도 1은 종래의 반도체 전력용 모듈의 일 예를 나타내 보인 단면이다. 도 1에서, 참조 부호 "11"은 케이스를, "13"은 제어 회로 단자를, "15"는 주 회로 단자를, "17"은 주 회로부를, 그리고 "19"는 제어 회로부를 각각 나타낸다.
도 1에 도시된 바와 같이, 반도체 전력용 모듈(100)은, 모든 구성 요소들이 절연성 금속 기판(16) 위에 접착되어 있고, 본딩 와이어(18)에 의해 상호 전기적으로 연결된 구조를 갖는다. 따라서 전체 면적은 구성 요소들이 접착된 절연성 금속 기판(16)의 크기에 의해 정해지므로, 구성 요소들의 수가 많아질수록 반도체 전력용 모듈(100) 전체의 부피가 커지며, 이에 따라 제조에 요구되는 절연성 금속 기판이나 몰딩재와 같은 재료들의 부피 또한 증가하므로 제조 비용도 증가하게 된다는 문제가 있다.
도 2는 종래의 반도체 전력용 모듈의 다른 예를 나타내 보인 단면도이다. 도 2에서, 참조 부호 "21"은 단자이고, "29"는 케이스를 각각 나타낸다.
도 2를 참조하면, 전력용 반도체 소자가 있는 주 회로부(25)와 제어 회로 소자가 있는 제어 회로부(23)는 수직 방향으로 상호 이격된 서로 다른 기판 위에 형성된다. 상기 주 회로부(25)는 하부의 기판 위에 배치되고, 제어 회로부(23)는 상 부의 기판 위에 배치된다. 주 회로부(25)와 제어 회로부(23)의 연결은 연결 메탈(connection metal)(27)에 의해 이루어지는데, 이 연결 메탈(27)이 주 회로부(25) 및 제어 회로부(23)와 접촉되는 부분은 솔더(22)에 의해 솔더링된다.
이와 같은 종래의 전력용 반도체 소자는, 주 회로부(25)와 제어 회로부(23)가 상하의 서로 다른 기판 위에 각각 배치되어 있으므로, 주 회로부(25)와 제어 회로부(23) 사이의 연결을 위한 연결 메탈(27) 및 솔더(22)가 별도로 필요하며, 이에 따라 제조 비용이 복잡할 뿐만 아니라 제조 공정 또한 복잡하다는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 작은 크기, 저렴한 제조 비용 및 간단한 제조 공정을 갖는 반도체 전력용 모듈을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 전력용 모듈을 제조하는 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 전력용 모듈은, 전력 회로 칩 및 제어 회로 칩이 하나의 패키지에 집적되는 반도체 전력용 모듈에 있어서, 상기 전력 회로 칩이 부착되는 전력 회로부 기판; 상기 전력 회로부 기판에 수직 방향으로 배치되어 상기 제어 회로 칩이 부착되는 제1 제어 회로부 기판과, 상기 전력 회로부 기판에 수평 방향으로 배치되어 상기 전력 회로부 기판과 연결되는 제2 제어 회로부 기판을 포함하는 제어 회로부 기판; 상기 전력 회로부 기판과 부착되어 하단부 및 측부를 밀폐시키는 케이스; 및 상기 케이스와 부착되 어 상단부를 밀폐시키는 덮개를 구비하는 것을 특징으로 한다.
상기 전력 회로부 기판은 구리, 세라믹 및 구리가 순차적으로 적층된 구조를 갖는 DBC 기판인 것이 바람직하다.
상기 제1 및 제2 제어 회로부 기판은 제1 및 제2 인쇄 회로 기판인 것이 바람직하다.
상기 제1 인쇄 회로 기판 및 제2 인쇄 회로 기판은 도전성 버스 라인을 구비하여, 상기 도전성 버스 라인을 통하여 상호 연결되는 것이 바람직하다.
이 경우, 상기 제1 및 제2 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 평평한 것일 수 있다. 또는 상기 제1 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 돌출부가 형성된 형상이고, 상기 제2 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 함몰부가 형성된 형상인 것일 수도 있다. 또는 상기 제1 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 돌출부가 형성된 형상이고, 상기 제2 인쇄 회로 기판에서 상기 도전성 버스 라인이 존재하는 부분의 형상은 홀이 형성된 형상인 것일 수도 있다.
상기 전력 회로 칩과 상기 제2 제어 회로부 기판은 와이어를 통해 연결되는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 전력용 모듈의 제조 방법은, 일 단부에 형성된 도전성 버스 라인을 갖는 제1 제어 회로부 기판 및 제2 제어 회로 기판을 각각 준비하는 단계; 상기 제1 제어 회로부 기판에 제어 회로 칩을 부착시키는 단계; 상기 제어 회로 칩과 상기 제1 제어 회로부 기판을 와이어로 연결시키는 단계; 상기 제2 제어 회로부 기판의 상기 도전성 버스 라인이 있는 면과 상기 제1 제어 회로부 기판의 상기 도전성 버스 라인이 있는 면을 부착시키되, 상호 수직이 되도록 부착시키는 단계; 전력 회로부 기판 위에 전력 회로 칩을 부착시키는 단계; 상기 전력 회로 칩을 상기 전력 회로부 기판에 와이어로 연결시키는 단계; 상기 전력 회로부 기판과 케이스의 하부면을 접착시키는 단계; 상기 제1 및 제2 제어 회로부 기판을 상기 케이스에 접착시키되, 상기 제1 제어 회로부 기판은 상기 케이스의 측면에 부착되고, 상기 제2 제어 회로부 기판은 상기 케이스의 바닥면 위에 부착되도록 하는 단계; 상기 전력 회로 칩과 상기 제2 제어 회로부 기판을 와이어로 상호 연결시키는 단계; 및 덮개를 사용하여 상단부를 밀폐시키는 단계를 포함하는 것을 특징으로 한다.
상기 전력 회로부 기판으로서 구리, 세라믹 및 구리가 순차적으로 적층된 구조를 갖는 DBC 기판을 이용하는 것이 바람직하다.
상기 제1 및 제2 제어 회로부 기판으로서 제1 및 제2 인쇄 회로 기판을 이용하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3은 본 발명에 따른 반도체 전력용 모듈을 나타내 보인 단면도이다.
도 3을 참조하면, 상기 반도체 전력용 모듈(300)은 제어 회로부(310) 및 전력 회로부(320)를 포함한다.
제어 회로부(310)는, 거의 수직 방향으로 배치된 제1 인쇄 회로 기판(311)과, 거의 수평 방향으로 배치된 제2 인쇄 회로 기판(312)을 구비한다. 도면에 나타내지는 않았지만, 제1 인쇄 회로 기판(311)과 제2 인쇄 회로 기판(312) 표면에는 도전성 버스 라인(미도시)이 형성되어 있으며, 이 도전성 버스 라인은 솔더(314)에 의해 서로 연결된다. 상기 도전성 버스 라인은 구리(copper) 재질로 만들어진다. 제1 인쇄 회로 기판(311)의 일 단부에는 신호 단자(313)가 부착되며, 제1 인쇄 회로 기판(311)의 제1 표면에는 제어 회로 칩(315)이 솔더에 의해 부착된다. 경우에 따라서는 제어 회로 칩(315) 외에도 수동 소자들이 함께 부착될 수도 있다. 제어 회로 칩(315)과 제1 인쇄 회로 기판(311)은 와이어(330)에 의해 전기적으로 연결된다. 제2 인쇄 회로 기판(312)은 연결용 인쇄 회로 기판으로서, 제어 회로 칩(315)이 부착된 제1 인쇄 회로 기판(311)과 전력 회로부(320)를 연결시키기 위한 것이다.
제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)은 케이스(340)에 의해 지지되는데, 특히 제1 인쇄 회로 기판(311)은 케이스(340)의 측벽에 접착제, 예컨대 실리콘 접착제(316)에 의해 부착되고, 제2 인쇄 회로 기판(312)은 케이스(340)의 하부면에 역시 접착제, 예컨대 실리콘 접착제(316)에 의해 부착된다.
전력 회로부(320)는, DBC(Direct Bonded Copper) 기판(321), 전력 회로 칩(322) 및 전력 단자(323)를 포함한다. DBC 기판(321)은 구리, 세라믹 및 구리가 순차적으로 적층된 구조를 갖는 기판으로서, 케이스(340)의 하부와 완전히 밀착되어서 반도체 전력용 모듈(300)의 하단부를 밀폐시킨다. 전력 회로 칩(322)은 알루미늄 와이어(350)를 통하여 DBC 기판(321)과 전기적으로 연결되고, 알루미늄 와이어(360)를 통해서는 제어 회로부(310)의 제2 인쇄 회로 기판(312)과 전기적으로 연결된다. 전력 단자(323)는 스프링 형태의 단자를 사용할 수 있지만, 이에 한정되는 것은 아니다.
한편, 케이스(340)의 상부에는 덮개(370)에 의해 반도체 전력용 모듈(300)의 상단부가 밀폐된다.
이와 같이 상기 반도체 전력용 모듈(300)은 제어 회로 칩(315)이 부착되는 제1 인쇄 회로 기판(311)을 수직 방향으로 배치시킴으로써 모듈 전체 크기를 크게 감소시킨다.
도 4a 내지 도 6a 및 도 4b 내지 도 6b는 도 3의 반도체 전력용 모듈의 제1 인쇄 회로 기판 및 제2 인쇄 회로 기판의 접속 모양에 따른 다양한 실시예들을 설명하기 위하여 나타내 보인 도면들이다. 도 4a 내지 도 6a는 제1 인쇄 회로 기판(311)의 여러 실시예들을 나타낸 도면들이고, 도 4b 내지 도 6b는 제2 인쇄 회로 기판(312)의 여러 실시예들을 나타낸 도면들이다. 도 4a 내지 도 6a 및 도 4b 내지 도 6b에서 도 3과 동일한 참조 부호는 동일한 요소를 의미하므로 이하에서 중복된 설명은 생략하기로 한다.
먼저 도 4a 및 도 4b에 도시된 바와 같이, 제1 인쇄 회로 기판(311) 내의 도전성 버스 라인(410)이 존재하는 면과, 제2 인쇄 회로 기판(312) 내의 도전성 버스 라인(420)이 존재하는 면은 모두 평평한 형상을 가질 수 있다. 또는 도 5a 및 도 5b에 도시된 바와 같이, 제1 인쇄 회로 기판(311) 내의 도전성 버스 라인(510)이 존재하는 면에는 돌출부(515)가 형성되며, 제2 인쇄 회로 기판(312) 내의 도전성 버스 라인(520)이 존재하는 면에는 함몰부(525)가 형성되어, 이 돌출부(515)와 함몰부(525)에 의해 제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)을 연결시킬 수도 있다. 또는 도 6a 및 도 6b에 도시된 바와 같이, 제1 인쇄 회로 기판(311) 내의 도전성 버스 라인(410)이 존재하는 면에는 돌출부(615)가 형성되며, 제2 인쇄 회로 기판(312) 내의 도전성 버스 라인(420)이 존재하는 면에는 홀(625)이 형성되어, 이 돌출부(615)와 홀(625)에 의해 제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)을 연결시킬 수도 있다.
도 7 내지 도 9는 본 발명에 따른 반도체 전력용 모듈의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 7을 참조하면, 일 단부에 형성된 도전성 버스 라인(미도시)을 갖는 제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)을 각각 준비한다. 다음에 제1 인쇄 회로 기판(311)에 은 에폭시(Ag epoxy)를 이용하여 제어 회로 칩(315)을 부착한다. 그리고 와이어 본딩 공정을 수행하여 제어 회로 칩(315)과 제1 인쇄 회로 기판(311)을 와이어(330)로 연결시킨다. 경우에 따라서는 제어 회로 칩(315)을 코팅하는 공정을 추가로 수행할 수도 있다. 다음에 제1 인쇄 회로 기판(311)의 버스 라인이 존재하는 단부와 정반대인 부분에 신호 단자(313)를 솔더로 부착시킨다. 다음에 솔더(314)를 사용하여 제2 인쇄 회로 기판(312)의 버스 라인이 있는 면과 제1 인쇄 회로 기판(311)의 버스 라인이 있는 면을 부착시킨다. 이때 제1 인쇄 회로 기판(311)과 제2 인쇄 회로 기판(312)이 거의 수직이 되도록 부착시킨다.
다음에 도 8을 참조하면, 솔더(324)를 사용하여 DBC 기판(321) 위에 전력 회로 칩(322)을 부착시킨다. 전력 회로 칩(322)은 절연 게이트 바이폴라 트랜지스터, 정류 다이오드, 더미스터(thermistor) 등을 포함할 수 있다. 다음에 와이어 공정을 수행하여 알루미늄 와이어(350)를 통해 전력 회로 칩(322)과 DBC 기판(321)을 연결시킨다. 다음에 솔더(324)를 사용하여 스프링 형태의 전력 단자(323)를 DBC 기판(321)에 연결시킨다. 경우에 따라서, 상기 전력 단자(323)를 DBC 기판(321)에 연결시키는 공정은, 상기 전력 회로 칩(322)을 DBC 기판(321)에 부착시키는 공정 또는 와이어 본딩 공정과 동시에 수행할 수도 있다.
다음에 도 9를 참조하면, DBC 기판(321)과 케이스(340)의 하부면을 접착제, 예컨대 실리콘 접착제(316)를 사용하여 완전히 부착시킨다. 그리고 제1 인쇄 회로 기판(311) 및 제2 인쇄 회로 기판(312)을 상기 케이스(340)에 접착제, 예컨대 실리콘 접착제(316)를 사용하여 부착시키다. 이때 제1 인쇄 회로 기판(311)은 케이스(340)의 측면에 부착되고, 제2 인쇄 회로 기판(312)은 케이스(340)의 바닥면 위에 부착된다. 다음에 와이어 본딩 공정을 수행하여 전력 회로부(320)의 전력 회로 칩(322)과 제2 인쇄 회로 기판(312)을 와이어(360)를 통해 상호 연결시킨다.
다음에 도 3에 도시된 바와 같이, 덮개(370)를 사용하여 반도체 전력용 모듈(300)의 상단부를 밀폐시키고 그 내부를 실리콘 겔(silicon gel)로 채워서 반도체 전력용 모듈을 완성시킨다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 전력용 모듈 및 그 제조 방법에 의하면, 제어 회로 칩이 부착되는 제1 인쇄 회로 기판을 수직 방향으로 배치시킴으로써 반도체 전력용 모듈 전체 크기를 크게 감소시킬 수 있으며, 이에 따라 별도의 재료가 불필요하므로 제조 원가도 감소시킬 수 있다. 또한 제조 공정도 종래의 방법에 비하여 간단해진다는 이점도 제공한다.

Claims (11)

  1. 전력 회로 칩이 탑재되는 전력 회로부 기판;
    제어 회로 칩이 탑재되고 상기 전력 회로부 기판에 수직 방향으로 배치되는 제1 제어 회로부 기판; 및 상기 전력 회로부 기판에 수평 방향으로 배치되고 상기 전력 회로부 기판과 전기적으로 연결되는 제2 제어 회로부 기판을 포함하는 제어 회로부 기판; 및
    상기 제1 제어 회로부 기판을 지지하는 제 1 측벽 및 상기 제2 제어 회로부 기판을 지지하며 상기 제 1 측벽과 직교하는 제 2 측벽을 포함하는 측부를 포함하는 케이스를 포함하며,
    상기 제1 제어 회로부 기판은 제1 도전성 버스 라인이 형성된 제1 단부를 포함하고, 상기 제2 제어 회로부 기판은 제2 도전성 버스 라인이 형성된 제2 단부를 포함하며, 상기 제 1 및 제 2 도전성 버스 라인이 서로 접속하여, 상기 제1 제어 회로부 기판과 상기 제2 제어 회로부 기판이 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 전력용 모듈.
  2. 제 1 항에 있어서,
    상기 전력 회로부 기판은 상기 케이스의 측부와 함께 상기 반도체 전력용 모듈의 외부 표면을 제공하는 것을 특징으로 하는 반도체 전력용 모듈.
  3. 제1항에 있어서,
    상기 제1 및 제2 제어 회로부 기판 중 적어도 하나는 인쇄 회로 기판인 것을 특징으로 하는 반도체 전력용 모듈.
  4. 삭제
  5. 제1항에 있어서,
    상기 제 1 도전성 버스 라인과 상기 제 2 도전성 버스 라인은 솔더에 의해 접속되는 것을 특징으로 하는 반도체 전력용 모듈.
  6. 제1항에 있어서,
    상기 제1 제어 회로부 기판의 상기 제1 단부 및 상기 제2 제어 회로부 기판의 상기 제2 단부 중 어느 하나는 돌출부를 포함하고, 다른 하나는 상기 돌출부를 수용하기 위한 함몰부를 포함하는 것을 특징으로 하는 반도체 전력용 모듈.
  7. 제1항에 있어서,
    상기 제1 제어 회로부 기판의 상기 제1 단부 및 상기 제2 제어 회로부 기판의 상기 제2 단부 중 어느 하나는 돌출부를 포함하고, 다른 하나는 상기 돌출부를 수용하기 위한 홀을 포함하는 것을 특징으로 하는 반도체 전력용 모듈.
  8. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 전력 회로부 기판은 DBC 기판인 것을 특징으로 하는 반도체 전력용 모듈.
  9. 제1 도전성 버스 라인이 형성된 제 1 단부를 포함하는 제1 제어 회로부 기판 및 제 2 도전성 버스 라인이 형성된 제 2 단부를 포함하는 제2 제어 회로부 기판을 각각 준비하는 단계;
    상기 제1 제어 회로부 기판 상에 제어 회로 칩을 탑재하는 단계;
    상기 제1 제어 회로부 기판의 상기 제1 단부와 상기 제2 제어 회로부 기판의 상기 제2 단부를 서로 직교 고정하여, 상기 제 1 도전성 버스 라인과 상기 제 2 도너성 버스 라인을 전기적으로 접속시키는 단계;
    전력 회로 칩이 탑재된 전력 회로부 기판을 준비하는 단계;
    제 1 측벽 및 상기 제 1 측벽과 직교하는 제 2 측벽을 포함하는 측부를 포함하는 케이스에, 상기 제 1 제어 회로부 기판을 상기 제 1 측벽에 부착하고 상기 제 2 제어 회로부 기판을 상기 제 2 측벽에 부착하는 단계; 및
    와이어에 의해 상기 전력 회로 칩과 상기 제2 제어 회로부 기판을 전기적으로 연결시키는 단계를 포함하는 것을 특징으로 하는 반도체 전력용 모듈의 제조 방법.
  10. 제9항에 있어서,
    상기 전력 회로부 기판은 DBC 기판인 것을 특징으로 하는 반도체 전력용 모듈의 제조 방법.
  11. 제9항에 있어서,
    상기 제1 제어 회로부 기판 및 상기 제2 제어 회로부 기판 중 적어도 하나는 인쇄 회로 기판인 것을 특징으로 하는 반도체 전력용 모듈의 제조 방법.
KR1020010060125A 2001-09-27 2001-09-27 반도체 전력용 모듈 및 그 제조방법 KR100843734B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010060125A KR100843734B1 (ko) 2001-09-27 2001-09-27 반도체 전력용 모듈 및 그 제조방법
JP2002169150A JP4208490B2 (ja) 2001-09-27 2002-06-10 半導体電力用モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010060125A KR100843734B1 (ko) 2001-09-27 2001-09-27 반도체 전력용 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030028127A KR20030028127A (ko) 2003-04-08
KR100843734B1 true KR100843734B1 (ko) 2008-07-04

Family

ID=19714752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010060125A KR100843734B1 (ko) 2001-09-27 2001-09-27 반도체 전력용 모듈 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP4208490B2 (ko)
KR (1) KR100843734B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482638B2 (en) * 2003-08-29 2009-01-27 Philips Lumileds Lighting Company, Llc Package for a semiconductor light emitting device
JP4159951B2 (ja) * 2003-09-05 2008-10-01 三菱電機株式会社 半導体モジュールの製造方法
JP2006228948A (ja) * 2005-02-17 2006-08-31 Toyota Industries Corp 半導体装置
JP5205836B2 (ja) * 2007-06-29 2013-06-05 富士電機株式会社 半導体装置
JP4609504B2 (ja) 2008-03-04 2011-01-12 株式会社豊田自動織機 電子機器
KR101626534B1 (ko) 2015-06-24 2016-06-01 페어차일드코리아반도체 주식회사 반도체 패키지 및 그 제조 방법
KR20170003112A (ko) 2015-06-30 2017-01-09 삼성전기주식회사 전력 반도체 모듈 및 그 제조 방법
KR20170036382A (ko) * 2015-09-24 2017-04-03 엘지이노텍 주식회사 전원 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098223A (ja) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
KR19990072605A (ko) * 1998-02-12 1999-09-27 가나이 쓰도무 반도체장치및그제법과그것을사용한전기기기
JP2000068446A (ja) * 1998-08-25 2000-03-03 Hitachi Ltd パワー半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5986285A (ja) * 1982-11-09 1984-05-18 松下電器産業株式会社 プリント基板接続装置
JPH0726862Y2 (ja) * 1989-11-30 1995-06-14 太陽誘電株式会社 混成集積回路基板モジュール
JPH04113474U (ja) * 1991-03-25 1992-10-05 富士電機株式会社 プリント基板の立体的結合構造
JP3223835B2 (ja) * 1997-03-28 2001-10-29 三菱電機株式会社 パワー半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098223A (ja) * 1995-06-16 1997-01-10 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
KR19990072605A (ko) * 1998-02-12 1999-09-27 가나이 쓰도무 반도체장치및그제법과그것을사용한전기기기
JP2000068446A (ja) * 1998-08-25 2000-03-03 Hitachi Ltd パワー半導体モジュール

Also Published As

Publication number Publication date
JP4208490B2 (ja) 2009-01-14
JP2003110089A (ja) 2003-04-11
KR20030028127A (ko) 2003-04-08

Similar Documents

Publication Publication Date Title
US6774465B2 (en) Semiconductor power package module
KR100307465B1 (ko) 파워모듈
USRE42653E1 (en) Semiconductor package with heat dissipating structure
KR100442847B1 (ko) 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US5869889A (en) Thin power tape ball grid array package
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
US6683374B2 (en) Electronic component and process for producing the electronic component
US5504370A (en) Electronic system circuit package directly supporting components on isolated subsegments
JP2002506289A (ja) 多数の半導体チップを有する半導体素子
KR100262723B1 (ko) 반도체패키지및이것을사용한반도체모듈
KR100843734B1 (ko) 반도체 전력용 모듈 및 그 제조방법
US20030042591A1 (en) Electronic component with at least two stacked semiconductor chips, and fabrication method
JPH0730059A (ja) マルチチップモジュール
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
JPS62104056A (ja) 半導体部品の実装構造
US8372690B2 (en) SiP substrate
US7714422B2 (en) Electronic module with a semiconductor chip and a component housing and methods for producing the same
US6057594A (en) High power dissipating tape ball grid array package
US6788546B1 (en) Multi-chip module
KR100446277B1 (ko) 반도체 전력용 모듈 및 그 제조방법
JPH02343A (ja) 電子部品搭載用基板
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
US20030043555A1 (en) Electronic component with at least two stacked semiconductor chips and process for producing the electronic component
JP2003133510A (ja) 積層型半導体装置
KR100708050B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 11