JP5205836B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5205836B2 JP5205836B2 JP2007171702A JP2007171702A JP5205836B2 JP 5205836 B2 JP5205836 B2 JP 5205836B2 JP 2007171702 A JP2007171702 A JP 2007171702A JP 2007171702 A JP2007171702 A JP 2007171702A JP 5205836 B2 JP5205836 B2 JP 5205836B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- printed circuit
- circuit board
- resin case
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 89
- 239000011347 resin Substances 0.000 claims description 24
- 229920005989 resin Polymers 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 12
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000011888 foil Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
本発明は半導体装置に関し、特にパワー半導体素子を内部にパッケージングした半導体装置に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して半導体装置（汎用モジュール）が使用されている。
このような半導体装置は、一般的に、樹脂ケースによってパワー半導体素子等がパッケージングされたものが主流になっている。また、最近では、半導体装置の小型化等の要請から、外部接続用端子や制御端子を樹脂ケース内から樹脂ケース外に直接延出する構造のものがみられる（例えば、特許文献１参照）。その構造を図４に示す。図４は半導体装置の要部断面模式図である。
このような半導体装置は、一般的に、樹脂ケースによってパワー半導体素子等がパッケージングされたものが主流になっている。また、最近では、半導体装置の小型化等の要請から、外部接続用端子や制御端子を樹脂ケース内から樹脂ケース外に直接延出する構造のものがみられる（例えば、特許文献１参照）。その構造を図４に示す。図４は半導体装置の要部断面模式図である。
この半導体装置１００は、絶縁層１０１ｂ、絶縁層１０１ｂの裏面に形成された金属箔１０１ａ、絶縁層１０１ｂの表（おもて）面に形成された回路パターン１０１ｃ，１０１ｄ，１０１ｅからなる絶縁基板１０１を具備している。
また、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子１０３、ＦＷＤ（Free Wheeling Diode）素子１０４を絶縁基板１０１上に搭載している。そして、ＩＧＢＴ素子１０３と、ＦＷＤ素子１０４においては、それぞれ裏面側の主電極が絶縁基板１０１上に配設された回路パターン１０１ｃに接続されている。
また、回路パターン１０１ｃには外部接続用端子（図示せず）が接続され、回路パターン１０１ｄには外部接続用端子１０６が接続されている。
また、ＩＧＢＴ素子１０３と、ＦＷＤ素子１０４の表（おもて）面側の主電極が、回路パターン１０１ｄまたは外部接続用端子１０６にワイヤ１０８によって接続されている。
また、ＩＧＢＴ素子１０３と、ＦＷＤ素子１０４の表（おもて）面側の主電極が、回路パターン１０１ｄまたは外部接続用端子１０６にワイヤ１０８によって接続されている。
ＩＧＢＴ素子１０３の制御電極は、絶縁基板１０１の回路パターン１０１ｅ上に接続された制御端子１０７にワイヤ１０８によって接続されている。
また、半導体装置１００では、上記部材を樹脂ケース１０９によってパッケージングし、樹脂ケース１０９内に封止樹脂１１０を充填して、半導体装置１００を構成している。
また、半導体装置１００では、上記部材を樹脂ケース１０９によってパッケージングし、樹脂ケース１０９内に封止樹脂１１０を充填して、半導体装置１００を構成している。
このように、半導体装置１００では、外部接続用端子１０６、制御端子１０７が樹脂ケース１０９によって取り囲まれた領域内から、垂直となるように半導体装置１００の上方へ、引き出された構造をなしている。
然るに、このような構造の半導体装置１００では、外付け用のプリント基板を、別途、半導体装置１００に取り付けた場合、半導体装置１００外部からの物理的な振動、或いは、半導体装置１００の動作時の熱サイクルによって、例えば、制御端子１０７と、プリント基板の接合部に、過剰な応力が印加される。
これにより、当該接合部において、半田の疲労やクラックが生じたりする。この現象を模式的に表したのが図５である。図５は半導体装置の要部断面模式図である。ここで、図（Ａ）には、外付け用のプリント基板１１１が半導体装置１００に設置された全体構造が示され、図（Ｂ）には、前記接合部（図（Ａ）の符号Ａで囲まれた部分）の拡大図が示されている。
図示するように、この半導体装置１００には、半導体装置１００外に、外付け用のプリント基板１１１が取り付けられている（図（Ａ）参照）。
しかし、制御端子１０７と、プリント基板１１１との接合部において、半田１１２が疲労によってクラック（図（Ｂ）の矢印Ｂで示す部分）が生じている。このため、制御端子１０７とプリント基板１１１に配設した回路パターン１１１ａが短絡し、半導体装置としての機能が失墜する場合があった。
しかし、制御端子１０７と、プリント基板１１１との接合部において、半田１１２が疲労によってクラック（図（Ｂ）の矢印Ｂで示す部分）が生じている。このため、制御端子１０７とプリント基板１１１に配設した回路パターン１１１ａが短絡し、半導体装置としての機能が失墜する場合があった。
これに対し、外部接続用端子や制御端子の中途に屈曲部を設けた半導体装置構造が開示されている（例えば、特許文献２，３参照）。
このような外部接続用端子もしくは制御端子の構成によれば、屈曲部において、上述した振動等が吸収されて、当該接合部に過剰な応力が印加されなくなり、当該接合部における半田の疲労やクラック発生が抑制できると期待される。
特開２００５−０２６５２４号公報
特開２００６−２５３５１６号公報
特開２００５−１２３３２８号公報
このような外部接続用端子もしくは制御端子の構成によれば、屈曲部において、上述した振動等が吸収されて、当該接合部に過剰な応力が印加されなくなり、当該接合部における半田の疲労やクラック発生が抑制できると期待される。
しかしながら、特許文献２に示す開示例では、絶縁基板上にパターン形成した回路パターンと外部接続用端子との剥離を防止したものであり、外部プリント基板と外部接続用端子との接合部の応力を緩和することを目的としたものではない。
また、この開示例では、屈曲部から樹脂ケース外へ導出された外部接続用端子の間の部分が樹脂によって強固に固定（インサート成形）されている。
従って、このような構造では、外部からの振動、或いは、熱サイクルによる膨張と伸縮は、当該屈曲部において吸収することができず、当該接合部に過剰な応力が印加され、接合部の劣化を防止することができない。
従って、このような構造では、外部からの振動、或いは、熱サイクルによる膨張と伸縮は、当該屈曲部において吸収することができず、当該接合部に過剰な応力が印加され、接合部の劣化を防止することができない。
また、特許文献３に示す開示例では、屈曲部が設けられている制御端子が汎用モジュールの外部にあり、制御端子の高さを制限することができず、半導体装置の小型化が図れないという問題があった。
従って、図５に例示したプリント基板１１１における接合部の疲労劣化やクラック発生の問題は、未だに解消されていないというのが実情である。
本発明はこのような点に鑑みてなされたものであり、プリント基板が取り付けられた、信頼性の高い半導体装置を提供することを目的とする。
本発明はこのような点に鑑みてなされたものであり、プリント基板が取り付けられた、信頼性の高い半導体装置を提供することを目的とする。
本発明では上記課題を解決するために、絶縁基板上に搭載された、少なくとも一つの半導体素子と、屈曲部を備え、一端が前記半導体素子表面に配設された電極に電気的に接続されているリードフレームと、前記半導体素子並びに前記屈曲部を包容するとともに、前記リードフレームを非接触に貫通させるクリアランスを有する貫通孔が設けられた樹脂ケースと、前記樹脂ケース内に充填され、前記屈曲部を被覆するゲルと、前記樹脂ケースの外側に配置され、前記リードフレームの別の一端が回路パターンに電気的に接続されているプリント基板と、を備えることを特徴とする半導体装置が提供される。
本発明によれば、プリント基板が取り付けられた、信頼性の高い半導体装置を実現させることができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は本実施の形態に係る半導体装置の要部断面模式図である。
図示する半導体装置１は、板厚が数ミリの金属ベース板１０を基体とし、当該金属ベース板１０上に、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリー半田層（図示しない）を介して絶縁基板２０が接合されている。絶縁基板２０上層には、複数の半導体素子３０，３１が実装されている。そして、半導体装置１は、樹脂ケース４０により、半導体素子３０，３１等がパッケージングされ、汎用ＩＧＢＴモジュールとして機能する。
図１は本実施の形態に係る半導体装置の要部断面模式図である。
図示する半導体装置１は、板厚が数ミリの金属ベース板１０を基体とし、当該金属ベース板１０上に、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリー半田層（図示しない）を介して絶縁基板２０が接合されている。絶縁基板２０上層には、複数の半導体素子３０，３１が実装されている。そして、半導体装置１は、樹脂ケース４０により、半導体素子３０，３１等がパッケージングされ、汎用ＩＧＢＴモジュールとして機能する。
絶縁基板２０は、絶縁板２０ａと、絶縁板２０ａの下面にＤＣＢ（Direct Copper Bonding）法で形成された金属箔２０ｂと、絶縁板２０ａの上面に同じくＤＣＢ法で形成された、複数の金属箔２０ｃ，２０ｄを備えている。この金属箔２０ｃ，２０ｄにおいては、絶縁板２０ａ上で、回路パターンを形成している。
さらに、金属箔２０ｃ，２０ｄ上には、同材質の半田層（図示しない）を介して、それぞれの金属箔２０ｃ，２０ｄ上に、少なくとも一つの半導体素子３０，３１の裏面側（例えば、コレクト電極側）が接合されている。なお、半導体素子３０，３１の金属箔２０ｃ，２０ｄと接合する主面（裏面）と反対側の主面、即ち、半導体素子３０，３１の上面には、制御電極並びにエミッタ電極（図示しない）が配設されている。
ここで、絶縁板２０ａは、例えば、アルミナ（Ａｌ2Ｏ3）焼結体のセラミックで構成され、金属箔２０ｂ，２０ｃ，２０ｄは、銅（Ｃｕ）を主成分とする金属で構成されている。また、半導体素子３０，３１は、縦型のパワー半導体素子であり、例えば、上側の主面に主電極（例えば、エミッタ電極）と制御電極（ゲート電極）、下側の主面に別の主電極（例えば、コレクタ電極）を配設したＩＧＢＴ素子が該当する。また、半導体素子３０，３１においては、上述したＩＧＢＴ素子に限らず、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であってもよい。また、ＦＷＤ素子を用いてもよい。
さらに、図１には、特に、図示されていないが、絶縁板２０ａ上に金属箔２０ｃ，２０ｄのほか、複数の金属箔がパターニングされ、さらに電極端子等が配設されている。
また、半導体装置１にあっては、金属ベース板１０の上端縁に、例えば、ＰＰＳ（ポリ・フェニレン・サルファイド）製の樹脂ケース４０を構成する外枠部４０ａを固設されている。
また、半導体装置１にあっては、金属ベース板１０の上端縁に、例えば、ＰＰＳ（ポリ・フェニレン・サルファイド）製の樹脂ケース４０を構成する外枠部４０ａを固設されている。
外枠部４０ａ内には、半導体素子３０，３１の主電極に導通する外部接続用端子５０，５１，５２が封止（インサート成形）されている。また、外部接続用端子５０，５１，５２の材質は、例えば、銅を主たる成分とした材質により構成されている。
また、外枠部４０ａ内面の平坦面には、制御端子６０，６１が配設されている。これらの制御端子６０，６１においては、図示する如く、一体のリードフレームにより構成されている。また、制御端子６０，６１の材質は、例えば、銅を主たる成分とした材質により構成されている。但し、制御端子６０，６１においては、中途で歪曲し、所謂クランク状の屈曲部６０ａ，６１ａを備えている。
そして、制御端子６０，６１の一つの端は、樹脂ケース４０を構成する蓋部４０ｂに設けられた貫通孔４１を貫通し、蓋部４０ｂから外方へ延出されている。また、制御端子６０，６１のもう一つの端は、金属ワイヤ２１を介し、半導体素子３０，３１の制御電極に電気的に接続されている。
なお、貫通孔４１内を通過する制御端子６０，６１と蓋部４０ｂとは、直接接触せず、夫々の間には、若干のクリアランスがある。
そして、この外枠部４０ａ、蓋部４０ｂ及び金属ベース板１０で取り囲まれた空間には、半導体素子３０，３１、金属ワイヤ２１等の保護を目的としてゲル４２が充填されている。ここで、ゲル４２の材質は、例えば、シリコーンを主たる成分により構成されている。
そして、この外枠部４０ａ、蓋部４０ｂ及び金属ベース板１０で取り囲まれた空間には、半導体素子３０，３１、金属ワイヤ２１等の保護を目的としてゲル４２が充填されている。ここで、ゲル４２の材質は、例えば、シリコーンを主たる成分により構成されている。
このようなゲル４２は、半導体素子３０，３１、金属ワイヤ２１表面を被覆するのみではなく、制御端子６０，６１の屈曲部６０ａ，６１ａ表面を完全に被覆している。
また、半導体装置１にあっては、蓋部４０ｂに対向するように、支柱７０を介しプリント基板７１（例えば、制御用基板）が取り付けられている。そして、制御端子６０，６１の上端がプリント基板７１内を貫通し、当該上端とプリント基板７１の主面に配設された複数の回路パターン（図示しない）とが、半田層７２を介して接合されている。これにより、プリント基板７１の主面に配設された回路パターンと、制御端子６０との電気的な接続が確保されている。また、プリント基板７１の主面に配設された別の回路パターンと、制御端子６１との電気的な接続が確保されている。なお、プリント基板７１には、ＩＣ回路部、コンデンサ部、抵抗部等が実装されている。
また、半導体装置１にあっては、蓋部４０ｂに対向するように、支柱７０を介しプリント基板７１（例えば、制御用基板）が取り付けられている。そして、制御端子６０，６１の上端がプリント基板７１内を貫通し、当該上端とプリント基板７１の主面に配設された複数の回路パターン（図示しない）とが、半田層７２を介して接合されている。これにより、プリント基板７１の主面に配設された回路パターンと、制御端子６０との電気的な接続が確保されている。また、プリント基板７１の主面に配設された別の回路パターンと、制御端子６１との電気的な接続が確保されている。なお、プリント基板７１には、ＩＣ回路部、コンデンサ部、抵抗部等が実装されている。
なお、半導体装置１においては、外部接続用端子５０，５１，５２が外枠部４０ａ内に封止された構成をしているが、外部接続用端子５０，５１，５２にあっては、外枠部４０ａによって取り囲まれた領域内に配設してもよい。この場合、外部接続用端子５０，５１，５２の中途に、屈曲部６０ａ，６１ａと同様の構造の屈曲部を設けてもよい。このような構造であれば、当該屈曲部がゲル４２によって被覆され、外部接続用端子５０，５１，５２が蓋部４０ｂから、外部に延出する。
また、半導体装置１にあっては、金属ベース板１０を取り除き、絶縁基板２０を半導体装置１の基体とした、所謂金属ベースレス構造であってもよい。これにより、半導体装置１の更なる小型化、軽量化を図ることができる。
また、図１に示す半導体装置１では、一枚のプリント基板７１を蓋部４０ｂに対向させた構造をなしているが、配置するプリント基板の枚数は、特に１枚に限ることはない。即ち、少なくとも１枚のプリント基板を半導体装置１に取り付ければよい。
また、プリント基板を配置する場所においては、半導体装置１の蓋部４０ｂの上方に限ることはなく、例えば、少なくとも１枚のプリント基板を外枠部４０ａ並びに蓋部４０ｂによって取り囲まれた領域内に配置してもよい。
例えば、図２は本実施の形態に係る別の半導体装置の要部断面模式図である。この図２においては、図１と同一の部材には、同一の符号を付している。
図示するように、半導体装置２では、外枠部４０ａ並びに蓋部４０ｂによって取り囲まれた領域内に、プリント基板７３を配置している。
図示するように、半導体装置２では、外枠部４０ａ並びに蓋部４０ｂによって取り囲まれた領域内に、プリント基板７３を配置している。
例えば、制御端子６０においては、プリント基板７３に設けられた貫通孔７４、蓋部４０ｂに設けられた貫通孔４１を通過し、制御端子６０の上端と、プリント基板７１の主面に配設された回路パターンとが半田層７２を介して接合されている。
また、制御端子６１においては、制御端子６１の上端と、プリント基板７３の主面に配設された複数の回路パターン（図示しない）とが半田層７２を介して接合されている。そして、蓋部４０ｂに設けられた貫通孔４１を通過し、プリント基板７１に貫入されている。
そして、このプリント基板７３の主面に、温度センサー回路や過電圧・過電流保護回路等を組み込むことにより、小型・薄型サイズのＩＰＭ（Intelligent Power Module）が実現する。
このように、少なくとも１枚のプリント基板を外枠部４０ａ並びに蓋部４０ｂによって取り囲まれた領域内に取り付けてもよい。
また、図１に示す半導体装置１では、屈曲部６０ａ，６１ａがクランク状の制御端子６０，６１を備えているが、屈曲部６０ａ，６１ａの構造においては、特に、クランク状に限ることはない。
また、図１に示す半導体装置１では、屈曲部６０ａ，６１ａがクランク状の制御端子６０，６１を備えているが、屈曲部６０ａ，６１ａの構造においては、特に、クランク状に限ることはない。
例えば、図３は屈曲部の変形例を説明するための要部断面模式図である。この図２においては、図１と同一の部材には、同一の符号を付している。そして、各部材の説明の詳細については、省略する。
この図に示すように、制御端子においては、横Ｕ字状の屈曲部６２ａを備えた制御端子６２（図（Ａ）参照）、Ｓ字状の屈曲部６３ａを備えた制御端子６３（図（Ｂ）参照）、ジグザグ状の屈曲部６４ａを備えた制御端子６４（図（Ｃ）参照）のいずれかであってもよい。
また、外部接続用端子５０，５１，５２を樹脂ケース４０内に配設した場合には、外部接続用端子５０，５１，５２の中途に、屈曲部６２ａ，６３ａ，６４ａのいずれかと同様の構造の屈曲部を設けてもよい。
このように、半導体装置１，２においては、絶縁基板２０上に、少なくとも一つの半導体素子（例えば、半導体素子３０，３１）が搭載され、制御端子６０，６１，６２，６３，６４が樹脂ケース４０内に配設される。
そして、制御端子６０，６１，６２，６３，６４の一端（下端）が半導体素子３０，３１表面に配設された制御電極に電気的に接続され、樹脂ケース４０内に充填されたゲル４２により、屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａが被覆される。
また、半導体装置１，２にあっては、プリント基板７１，７３を蓋部４０ｂに対向させた構造をなしている。そして、制御端子６０，６１，６２，６３，６４のもう一つの一端（上端）をプリント基板７１，７３に形成させた回路パターンと電気的に接続させている。
このような半導体装置１，２の構造によれば、半導体装置の小型化・薄型化を図ることができる。
また、半導体装置１，２が外部から振動、衝撃を受けても、制御端子６０，６１，６２，６３，６４が屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａを備えているので、その弾性により、当該振動、衝撃が容易に吸収・緩和される。
また、半導体装置１，２が外部から振動、衝撃を受けても、制御端子６０，６１，６２，６３，６４が屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａを備えているので、その弾性により、当該振動、衝撃が容易に吸収・緩和される。
その結果、当該振動、衝撃が制御端子６０，６１，６２，６３，６４とプリント基板７１，７３との接合部に伝動し難くなり、当該接合部における疲労劣化やクラックが発生し難くなる。
また、半導体装置１，２にあっては、屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａがゲル４２により被覆されていることにより、屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａにおける振動、衝撃の吸収や緩和の効果が相乗的に増加する。
また、半導体素子３０，３１を作動させたときの熱サイクルにより、制御端子６０，６１，６２，６３，６４が伸縮しても、屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａの弾性により、その伸縮が緩和され、上記接合部に過剰な応力が働くことはない。その結果、当該接合部おける疲労劣化やクラックが発生し難くなる。
特に、半導体装置１，２においては、蓋部４０ｂまたはプリント基板７３に制御端子６０，６１，６２，６３，６４を貫通させる貫通孔４１，７４を設け、蓋部４０ｂまたはプリント基板７３と、制御端子６０，６１，６２，６３，６４とを非接触構造としている。
これにより、半導体装置１，２外からの振動、衝撃が蓋部４０ｂを経由して、制御端子６０，６１，６２，６３，６４に直接的に伝動することはない。
このように、半導体装置１，２は、上記接合部における疲労劣化やクラックが発生し難くなり、耐久性が大きく向上する効果を有する。
このように、半導体装置１，２は、上記接合部における疲労劣化やクラックが発生し難くなり、耐久性が大きく向上する効果を有する。
また、屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａを設けたことにより、制御端子６０，６１，６２，６３，６４の長さがストレート型の制御端子より長くなる。これにより、制御端子６０，６１，６２，６３，６４がゲル４２に接触する面積も、ストレート型の制御端子よりも大きくなる。
このような接触面積の増加により、半導体装置１，２の製造工程でも有利な効果が生じる。
例えば、半田付けにて、上記接合部を形成させる場合、半田付け工程にて発生する熱が制御端子６０，６１，６２，６３，６４の中途で放熱し易い。
例えば、半田付けにて、上記接合部を形成させる場合、半田付け工程にて発生する熱が制御端子６０，６１，６２，６３，６４の中途で放熱し易い。
その結果、当該熱は、当該接合部から制御端子６０，６１，６２，６３，６４の下端まで伝導し難くなり、例えば、金属ワイヤ２１と制御端子６０，６１，６２，６３，６４との接合部における剥がれが発生し難くなる。これにより、半導体装置１，２の生産性が更に向上する。
また、制御端子６０，６１，６２，６３，６４が錫メッキされている場合、屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａが表出した状態で応力が加わると、屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａのメッキ表面にウィスカが成長する場合がある。
しかし、本実施の形態の制御端子６０，６１，６２，６３，６４の屈曲部６０ａ，６１ａ，６２ａ，６３ａ，６４ａは、ゲル４２で覆われており、当該ウィスカの成長が抑制される。従って、成長したウィスカが他の配線、端子、電極等に接触することが防止され、半導体装置の信頼性が大きく向上する。
１，２ 半導体装置
１０ 金属ベース板
２０ 絶縁基板
２０ａ 絶縁板
２０ｂ，２０ｃ，２０ｄ 金属箔
２１ 金属ワイヤ
３０，３１ 半導体素子
４０ 樹脂ケース
４０ａ 外枠部
４０ｂ 蓋部
４１，７４ 貫通孔
４２ ゲル
５０，５１，５２ 外部接続用端子
６０，６１，６２，６３，６４ 制御端子
６０ａ，６１ａ，６２ａ，６３ａ，６４ａ 屈曲部
７０ 支柱
７１，７３ プリント基板
７２ 半田層
１０ 金属ベース板
２０ 絶縁基板
２０ａ 絶縁板
２０ｂ，２０ｃ，２０ｄ 金属箔
２１ 金属ワイヤ
３０，３１ 半導体素子
４０ 樹脂ケース
４０ａ 外枠部
４０ｂ 蓋部
４１，７４ 貫通孔
４２ ゲル
５０，５１，５２ 外部接続用端子
６０，６１，６２，６３，６４ 制御端子
６０ａ，６１ａ，６２ａ，６３ａ，６４ａ 屈曲部
７０ 支柱
７１，７３ プリント基板
７２ 半田層
Claims (7)
- 絶縁基板上に搭載された、少なくとも一つの半導体素子と、
屈曲部を備え、一端が前記半導体素子表面に配設された電極に電気的に接続されているリードフレームと、
前記半導体素子並びに前記屈曲部を包容するとともに、前記リードフレームを非接触に貫通させるクリアランスを有する貫通孔が設けられた樹脂ケースと、
前記樹脂ケース内に充填され、前記屈曲部を被覆するゲルと、
前記樹脂ケースの外側に配置され、前記リードフレームの別の一端が回路パターンに電気的に接続されているプリント基板と、
を備えることを特徴とする半導体装置。 - 前記樹脂ケースの内側に配置され、前記リードフレームを非接触に貫通させるクリアランスを有する貫通孔が設けられた他のプリント基板を備えることを特徴とする請求項１記載の半導体装置。
- 前記樹脂ケースと、前記他のプリント基板とが接触しないことを特徴とする請求項２記載の半導体装置。
- 前記電極が制御電極であることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
- 前記電極が主電極であることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
- 前記屈曲部の断面形状がクランク状、Ｕ字状、Ｓ字状またはジグザグ状のいずれかであることを特徴とする請求項１乃至５のいずれか１項記載の半導体装置。
- 前記ゲルは、シリコーンを主成分とすることを特徴とする請求項１乃至６のいずれか１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007171702A JP5205836B2 (ja) | 2007-06-29 | 2007-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007171702A JP5205836B2 (ja) | 2007-06-29 | 2007-06-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009010252A JP2009010252A (ja) | 2009-01-15 |
| JP5205836B2 true JP5205836B2 (ja) | 2013-06-05 |
Family
ID=40325030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007171702A Expired - Fee Related JP5205836B2 (ja) | 2007-06-29 | 2007-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5205836B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017163756A (ja) * | 2016-03-10 | 2017-09-14 | 株式会社デンソー | 電力変換装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5566049B2 (ja) * | 2009-05-27 | 2014-08-06 | ダイヤモンド電機株式会社 | 車載用半導体装置 |
| JP5659938B2 (ja) * | 2010-05-17 | 2015-01-28 | 富士電機株式会社 | 半導体ユニットおよびそれを用いた半導体装置 |
| JP5652370B2 (ja) * | 2011-03-30 | 2015-01-14 | 株式会社デンソー | 電力変換装置 |
| JP5633496B2 (ja) * | 2011-09-29 | 2014-12-03 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP5665729B2 (ja) * | 2011-12-27 | 2015-02-04 | 三菱電機株式会社 | 電力用半導体装置 |
| CN106796934B (zh) * | 2015-04-10 | 2019-12-10 | 富士电机株式会社 | 半导体装置 |
| JP6478818B2 (ja) * | 2015-06-02 | 2019-03-06 | 三菱電機株式会社 | 車載用電子制御装置及びその製造方法 |
| JP6187884B2 (ja) | 2015-11-19 | 2017-08-30 | 株式会社安川電機 | 電力変換装置 |
| JP6584333B2 (ja) * | 2016-01-28 | 2019-10-02 | 三菱電機株式会社 | パワーモジュール |
| CN107924913B (zh) * | 2016-03-22 | 2020-12-01 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JP6825306B2 (ja) * | 2016-11-02 | 2021-02-03 | 富士電機株式会社 | 半導体装置 |
| JP7215316B2 (ja) * | 2019-05-07 | 2023-01-31 | 住友電気工業株式会社 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62222659A (ja) * | 1986-03-24 | 1987-09-30 | Sharp Corp | 電力半導体装置 |
| JP2000068446A (ja) * | 1998-08-25 | 2000-03-03 | Hitachi Ltd | パワー半導体モジュール |
| KR100843734B1 (ko) * | 2001-09-27 | 2008-07-04 | 페어차일드코리아반도체 주식회사 | 반도체 전력용 모듈 및 그 제조방법 |
| JP4764979B2 (ja) * | 2004-06-08 | 2011-09-07 | 富士電機株式会社 | 半導体装置 |
-
2007
- 2007-06-29 JP JP2007171702A patent/JP5205836B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017163756A (ja) * | 2016-03-10 | 2017-09-14 | 株式会社デンソー | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009010252A (ja) | 2009-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5205836B2 (ja) | 半導体装置 | |
| JP5251066B2 (ja) | 半導体装置 | |
| KR101463075B1 (ko) | 히트 싱크 패키지 | |
| JP5241177B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4459883B2 (ja) | 半導体装置 | |
| KR950013744B1 (ko) | 인쇄회로장치 | |
| JP5098951B2 (ja) | 半導体装置 | |
| JP5987719B2 (ja) | 半導体装置 | |
| CN1213173A (zh) | 半导体集成电路装置 | |
| JP5292779B2 (ja) | 半導体装置 | |
| JP2013069782A (ja) | 半導体装置 | |
| JP5754398B2 (ja) | 半導体装置 | |
| JP6226068B2 (ja) | 半導体装置 | |
| JP6464787B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101977956B1 (ko) | 전력반도체 모듈의 제조방법 | |
| KR101994727B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
| JP2015023226A (ja) | ワイドギャップ半導体装置 | |
| US11380608B2 (en) | Semiconductor module | |
| JP2013191806A (ja) | 半導体装置およびその製造方法 | |
| JP5195828B2 (ja) | 半導体装置 | |
| JPH11274358A (ja) | 電子部品用基板 | |
| JP2010021410A (ja) | サーモモジュール | |
| TW202207762A (zh) | 一種電極結構 | |
| JP4073682B2 (ja) | シールドキャップ付電子部品 | |
| JP2016004792A (ja) | 半導体装置とその製造方法および機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100514 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5205836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |