CN1213173A - 半导体集成电路装置 - Google Patents

半导体集成电路装置 Download PDF

Info

Publication number
CN1213173A
CN1213173A CN98105168A CN98105168A CN1213173A CN 1213173 A CN1213173 A CN 1213173A CN 98105168 A CN98105168 A CN 98105168A CN 98105168 A CN98105168 A CN 98105168A CN 1213173 A CN1213173 A CN 1213173A
Authority
CN
China
Prior art keywords
mentioned
matrix material
carrier matrix
integrated circuit
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98105168A
Other languages
English (en)
Other versions
CN1160782C (zh
Inventor
二口通男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1213173A publication Critical patent/CN1213173A/zh
Application granted granted Critical
Publication of CN1160782C publication Critical patent/CN1160782C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

得到在BGA封装型的半导体集成电路装置中将热循环时所产生的热应力抑制得很小、而且弯曲刚度大的半导体集成电路装置。而且形成以半导体芯片1以及密封树脂层5作为芯材、以载体基体材料3以及增强基体材料4作为表皮材料的夹心结构。

Description

半导体集成电路装置
本发明涉及作为封装结构采用球形栅格阵列结构的半导体集成电路装置，特别是涉及在热循环时与安装了该半导体集成电路装置的印刷基板之间的连接可靠性也很高的半导体集成电路装置。
另外，还涉及薄型而且具有高弯曲刚度的半导体集成电路装置。
近年来，半导体集成电路装置越来越多地倾向于多引出脚化，为此，至今为止，在封装方面正在使用把球形的导电性端子配置成栅格阵列形状的球形栅格阵列结构的封装(以下，称为BGA封装)作为外部连接用端子。
该BGA封装作为满足日益增大的封装的多引出脚化、小型化、薄形化的要求的封装正在引起人们的注意。
图9以及图10分别示出以往的BGA封装的结构。
图9所示的BGA封装是在载体基体材料3的一个面上经过导电体6和导电性粘接剂9与在半导体芯片1的一个主面上设置的导电性焊区电连接、在载体基体材料3的另一个面上在导电体6上设置外部输出端子8的类型。
另外，图10所示的BGA封装是在载体基体材料3的一个面上经过键合线7电连接设置在半导体芯片1的一个主面上的焊区和导电体6、在载体基体材料3的另一个面上在导电体6上设置了外部连接端子8的类型。
另外，在图9以及图10中，2是管芯底座，5是密封树脂层。
然而，在这样构成的BGA封装中，最近，开始指出在BGA封装和安装该BGA封装的印刷基板之间的连接可靠性方面存在问题。例如，如日经电子(1997.7.28号(No.695)19～20页)所记述的那样，报告了由于硅半导体芯片1与直接安装该半导体芯片的介体(interposer)3(以下称为载体基体材料)的热膨胀系数的差别，在热循环试验后，在半导体芯片1的下部处的BGA封装中央部处产生最大的变形，在与安装印刷基板之间连接的焊锡球8易于产生疲劳破坏。
具体地讲，这是下述现象：如图11所示，与半导体芯片1相比热膨胀系数大的载体基体材料3的另一个面(设置了外部连接端子8的一侧)的中央部分向上翘起，在配置于该中央部分的作为外部连接端子8的焊锡球上加入很大的负荷，位于中央部分的焊锡球8和印刷基板10之间或者焊锡球8自身产生龟裂以至破坏。
另一方面，为了避免载体基体材料3和印刷基板10之间所发生的起因于热膨胀系数之差的热应力而产生的影响，提出了使用纤维强化塑料的材料作为载体基体材料3。但是，在这样使用了纤维强化塑料的载体基体材料3时，将加大上述由于热膨胀系数之差引起的BGA封装中央部分的变形，将特别显著地出现关于该变形的连接可靠性问题。
另外，一般还考虑多少牺牲一些载体基体材料3和印刷基板10之间所发生的由于热膨胀系数之差产生的热应力的影响而使用陶瓷作为载体基体材料3的方案。这时，虽然半导体芯片1和载体基体材料3的热膨胀系数差减小，该热膨胀系数差引起的BGA封装中央部分的变形减小，但是并不能够完全地抑制，虽然程度不同但依然存在焊锡球8中的龟裂、破坏等的问题。
本发明是鉴于上述问题而提出的，目的在于得到由即使在热循环时与安装印刷基板之间的连接可靠性也很高的BGA封装构成的半导体集成电路装置。
另外，本发明的第2个目的是得到由薄形而且对于弯曲应力的刚度高的BGA封装构成的半导体集成电路装置。
本发明第1方案的半导体集成电路装置中，构成以包围半导体芯片以及该半导体芯片的周围部分而形成的密封树脂层作为芯材、用载体基体材料以及增强基体材料作为表皮材料的夹心结构，设置在载体基体材料上的多个导电体在载体基体材料的一个面上与半导体芯片的多个连接用焊区电连接，并且还被设置在载体基体材料的另一个面上，进而在其载体基体材料的另一个面上还设置有与这些多个导电体分别对应的多个球形的外部连接端子。
本发明第2方案的半导体集成电路装置是在第1方案中还通过键合线进行半导体芯片的多个连接焊区与多个导电体之间的电连接，进而，将半导体芯片经过设置在载体基体材料上的管芯底座粘接载置在载体基体材料的一个面上。
本发明第3方案的半导体集成电路装置是在第1方案中还通过导电性粘接剂直接进行半导体芯片的多个连接焊区和多个导电体之间的电连接。
本发明第4方案的半导体集成电路装置是在第1方案中还把设置在载体基体材料的另一个面上的多个导电体配置成多行、多列的栅格阵列形状。
本发明第5方案的半导体集成电路装置是在第1方案中还把增强基体材料埋入到上述密封树脂层内。
本发明第6方案的半导体集成电路装置是在第1方案中，从半导体芯片的厚度方向的中心面到增强基体材料的距离与从中心面到载体基体材料的距离相等。
本发明第7方案的半导体集成电路装置是在第1方案中，载体基体材料和增强基体材料形状相同，而且配置在对于夹心结构的中心面对称的位置上。
本发明第8方案的半导体集成电路装置是在第1方案中还用纤维强化塑料形成载体基体材料。
本发明第9方案的半导体集成电路装置构成为以半导体芯片以及第一绝缘性粘接剂层和第二绝缘性粘接剂层作为芯材、用经过第一绝缘性粘接剂层与半导体芯片粘接的载体基体材料以及经过第二绝缘性粘接剂层与半导体芯片粘接的增强基体材料作为表皮材料的夹心结构，设置在载体基体材料上的多个导电体在载体基体材料的一个面上与半导体芯片的多个连接焊区电连接，并且还被设置在载体基体材料的另一个面上，进而，在载体基体材料的另一个面上设置与那些多个导电体分别对应的多个球形的外部连接端子。
本发明第10方案的半导体集成电路装置是在第9方案中进而还设置了密封树脂层，使其覆盖半导体芯片、载体基体材料的一个面、第一绝缘性粘接剂层、第二绝缘性粘接剂层以及增强基体材料。
本发明第11方案的半导体集成电路装置是在第9方案中，把设置在载体基体材料的另一个面上的多个导电体配置成多行、多列的栅格阵列形状。
本发明第12方案的半导体集成电路装置是在第9方案中，载体基体材料和增强基体材料形状相同，而且被配置在对于夹心结构的中心面对称的位置上。
本发明第13方案的半导体集成电路装置是在第9方案中用纤维强化塑料形成上述载体基体材料。
图1是示出本发明实施例1的半导体集成电路装置的结构的剖面图。
图2是示出本发明实施例1的导电体6以及外部连接端子8的配置的平面图。
图3是示出一般的夹心结构的剖面图。
图4示出一般的弯曲试验。
图5是示出本发明实施例2的半导体集成电路装置的结构的剖面图。
图6是示出本发明实施例3的半导体集成电路装置的结构的剖面图。
图7是示出本发明实施例4的半导体集成电路装置的结构的剖面图。
图8是示出本发明实施例5的半导体集成电路装置的结构的剖面图。
图9是示出以往的半导体集成电路装置的剖面图。
图10是示出以往的半导体集成电路装置的剖面图。
图11示出以往的半导体集成电路的由于热循环引起的变形状况的剖面图。
实施例1
图1示出本发明的实施例1，图1中，1是在一个主面上具有多个连接焊区12(焊接区)的半导体芯片，在该实施例1中用硅半导体衬底来形成。3是在一个面3a上载置了半导体芯片的载体基板，在该实施例1中用玻璃纤维环氧树脂等纤维强化塑料或者氧化铝陶瓷形成，厚度例如取为0.2mm。2是用粘接剂粘接在该载体基板3的一个面3a上的管芯底座，在其上面用管芯粘接等的粘接剂粘接上述半导体芯片1。
6是对应于半导体芯片1的多个连接焊区12设置的分别电连接到对应的连接焊区12的多个导电体，具有位于用键合线7电连接到半导体芯片1的连接焊区12上的载体基板3的一个面3a一侧的内侧导电面6a和位于载体基板3的另一个面3b一侧的外侧导电体6b。通过加在设于该载体基体材料3上的通孔内表面上的导电体6c电连接内侧导电面6a和外侧导电面6b。另外，在载体基板3的一个面3a上如图2(a)所示那样内侧导电面6a被图形刻蚀为预定的形状。另外，外侧导电面6b如图2(b)所示，在载体基体材料3的另一个面3b上形成栅格阵列的形状，即多行、多列的矩阵形状。
导电体6的材料可以是导电性的物质，而最好使用铜、金、银、铅等金属。
8是对应于多个导电体6设置的被连接在分别对应的导电体6的外侧导电面6b上的多个球形的外部连接端子。各个外部连接端子8经过对应的导电体6以及键合线7电连接到各个半导体芯片1的连接焊区12上。5是被形成为覆盖载体基体材料3的一个面3a以及半导体芯片1的密封树脂层，通常使用环氧树脂或者硅树脂变性环氧树脂，保护半导体芯片1以及键合线。
4是经过密封树脂层5与载体基体材料3的一个面3a相对配置的增强基体材料，用与载体基体材料3相同的材料而且具有相同热膨胀系数的材料、相同形状即相同大小、相同厚度的材料形成，在该实施例1中，用玻璃纤维环氧树脂等纤维强化塑料或者氧化铝陶瓷形成，厚度例如取为0.2mm。
另外，密封树脂层5通过充填在载体基体材料3和增强基体材料4之间来形成。充填是这样进行的：将安装了半导体芯片1的载体基体材料3以及增强基体材料4分别配置在成形模中后用通常的转移模塑法(transfer molding)或者注入模塑(injection molding)法进行充填并且进行硬化。另外，密封树脂层5的厚度被定为使得从半导体芯片1的厚度方向的中心面(包含图示A-A线的平面)到增强基体材料4的长度(距离)和从中心面到载体基体材料3的长度(距离)相同。
另外，图1中和图9、图10所示部分的相同符号表示相同或者相当的部分。
将这样构成的半导体集成电路装置构成为以半导体芯片1以及密封树脂层5作为芯材、分别以载体基体材料3以及增强基体材料4作为表皮材料的夹心结构体。
从而，由于半导体芯片1(在硅制的情况下热膨胀系数是4×10-6deg-1)和载体基体材料3以及增强基体材料4(在纤维强化环氧树脂中例如使用玻璃纤维强化环氧树脂情况下，热膨胀系数是16×10-6deg1、氧化铝陶瓷的情况下热膨胀系数是8×10-6deg-1)的热膨胀系数的差别在半导体芯片1和载体基体材料3之间以及在半导体芯片1和增强基体材料4之间将分别产生热应力，然而对于半导体芯片1的厚度方向的中心面，在上部和下部热应力相互抵销，则即使在热循环时等的情况下也能够把由热应力引起的变形抑制为最小。
而且，由于像上述那样采用了夹心结构，能够得到单独用载体基体材料3所不能够得到高的弯曲刚度。即，假如即使在半导体集成电路装置上产生了弯曲应力，也能够把所产生的畸变量抑制到小于几乎不成问题的程度。
其结果，在把这样构成的半导体集成电路装置安装到印刷基板上的情况下，在外部输出端子8上不会产生龟裂或者被破坏。
具体的讲，根据图1的构成的试验样品的热循环试验确认了上述效果。即，作为载体基体材料3以及增强基体材料4的任一个都用厚度为0.2mm,40mm×40mm的玻璃纤维强化环氧树脂构成，另外作为半导体芯片1使用厚度为0.4mm,15mm×15mm的硅芯片，使总体厚度为1.2mm，用环氧树脂充填在载体基体材料3以及增强基体材料4之间作为密封树脂层5。另外在载体基体材料3上通过18微米的铜箔的刻蚀在正反面上形成图2所示那样的图形，作为外部连接端子8形成大约0.5mm直径的焊锡球，安装在1.6mm厚的玻璃纤维强化环氧树脂制成的印刷基板上。把该装置在+85℃～-85℃下进行1000次循环的试验后没有发现问题。另外，同时把没有增强基体材料4的、作为载体基体材料3使用了0.4mm厚的材料的比较样品在相同的条件下进行热循环试验时，在1000次热循环后产生了焊锡球部分的断线。
如上述那样，通过以一定间隔配置在夹心结构体中的两侧的对于弯曲应力具有高刚度的高刚度表皮材料，可以得到大的惯性矩值(Ⅰ)。
用图3以及图4进一步说明这一点。图3示出一般的夹心结构体的剖面图，图4示出图3的夹心结构体的一般弯曲试验方法。
图4所示的弯曲试验方法在支撑住两端并把均匀负荷加到整个面上的情况下，夹心结构体的最大挠曲部分是中央部分，其量δ能够用下面公式(1)表示。
δ=5PL3/384EI                              (1)
这里，δ是最大挠曲量，P是负荷，L是支点间距，E是弹性率，I是惯性矩。
这里，惯性矩I是表示弯曲难度的系数，在单纯的高度H，宽度A的梁的情况下用下面公式(2)表示。
I=A H3/12                                 (2)
在图3所示的夹心结构体的情况下，表皮材料的惯性矩I用下面公式(3)表示。
I=(AH3-Ah3)/12                            (3)
考虑到上述各点，如果求出了图1所示的半导体集成电路装置的对于弯曲应力的畸变量，则可以得到以下的结果。另外，为了比较，在图10所示以往的半导体集成电路装置中也同样地求出了对应于弯曲应力的畸变量。
这里，在图1所示的半导体集成电路装置中，把载体基体材料3以及增强基体材料4的厚度取为0.2mm，宽度A=40mm，总体厚度H=1.2mm，负荷P=1kgf，支点距离L=40mm，载体基体材料3以及增强基体材料4用玻璃纤维强化环氧树脂(E=3000kgf/mm2)制成。另外，这时的半导体集成电路装置的最大挠曲量δ用把由热应力产生的负荷均匀地加到整个面上时的模型(与图4相当)近似地求出。
另外，图10所示的半导体集成电路装置除去把载体基体材料3的厚度取为0.4mm以外，其它都取为与图1所示的半导体集成电路装置相同的条件。
即，图1所示的半导体集成电路装置的最大挠曲量从上述公式(式1)以及(式3)成为0.069mm。
同样，图1 0所示的半导体集成电路装置的最大挠曲量从(式1)以及(式2)(H=0.4mm)成为1.3mm。
如从上面的值可知，尽管总体厚度完全相同，但图1所示的夹心结构的半导体集成电路装置相对于图10所示的半导体集成电路装置，对于弯曲应力的畸变量(最大挠曲量δ)大约改善到1/19。
另外，在本例中说明了作为载体基体材料3以及增强基体材料4使用玻璃纤维强化环氧树脂的情况，而因为对于弯曲应力的畸变量的改善效果是由惯性矩I产生的效果，所以即使使用上述以外的物质例如使用氧化铝陶瓷也能够得到同样的效果。
如从以上说明所明确的那样，在上述那样构成的半导体集成电路装置中，由于构成把半导体芯片1以及密封树脂层5作为芯材并把载体基体材料3以及增强基体材料4作为表皮材料的夹心结构，因此具有可以得到高弯曲刚度并在半导体芯片1和载体基体材料3以及增强基体材料4之间所产生的热应力在相对于半导体芯片1的厚度方向的中心面的上部和下部相互抵销而能够几乎忽略的效果。
实施例2
图5示出本发明的实施例2，相对于图1所示的实施例1密封树脂层的厚度不同。另外图1所示的半导体集成电路装置从半导体芯片1的厚度方向的中心面A-A到载体基体材料3的长度(距离)和从中心面A-A到增强基体材料4的长度(距离)取为相同，与此相反，本实施例2所示的装置从半导体芯片1的厚度方向的中心面A-A到增强基体材料4的距离与从中心面A-A到载体基体材料3的距离不同。
总之，本实施例2所示的半导体集成电路装置是从半导体芯片1的厚度方向的中心面A-A到增强基体材料4的距离d1大于从中心面A-A到载体基体材料3的距离d2(d1＞d2)的装置。
另外，图5中，与图1所示的符号相同的符号表示相同或者相当的部分。
即使在这样构成的半导体集成电路中，与上述实施例1相比较，相对于图10所示的以往的半导体集成电路装置，由于夹心结构所产生的高弯曲刚度能够抑制热循环时由热应力产生的变形，在安装到印刷基板的情况下，能够抑制在外部输出端子8上产生龟裂或者被破坏的情况。
另外，在上述的实施例2中，通过半导体芯片1的中心面错开夹心结构的中心面，使得载体基体材料3比增强基体材料4更多地受到热膨胀系数小的半导体芯片1的约束，虽然在加热时(膨胀时)由于增强基体材料4的一方膨胀更多因而作为总体变形为向上的凸形，另外在冷却时(收缩时)，由于增强基体材料4的一方收缩更多，变形为向下的凸形，然而通过使增强基体材料4和载体基体材料3的形状以及材质不同，能够把对于温度变化的总体变形抑制得很小。
即，作为增强基体材料4，对于载体基体材料3，通过1．减小热膨胀系数，2．减小弹性率，3．减小厚度或者4．通过使1-3组合起来，能够使在增强基体材料4中产生的热应力和在载体基体材料3中产生的热应力相同，由此，对于半导体芯片1的厚度方向的中心面A-A，由增强基体材料4产生的热应力和由载体基体材料3产生的热应力相互抵销，能够把对于温度变化的总体变形抑制得很小。从而，即使在热循环等时，也能够把由热应力产生的变形抑制为最小。
实施例3
图6示出本发明实施例3，对于图1所示实施例仅是以下之点不同，其它方面作成相同的结构。
即，上述实施例1通过键合线7进行半导体芯片1的连接焊区12和导电体6的内侧导电面6a的电连接，与此相反，本实施例3用导电性粘接剂9直接进行半导体芯片1的连接焊区12和导电体6的内侧导电面6a的电连接。
另外，在本实施例3中也与上述实施例1一样，将密封树脂层5的厚度构成为从半导体芯片1的厚度方向的中心面(包括图示A-A线的平面)到增强基体材料4的长度(距离)与到载体基体材料3的长度(距离)相同这样的厚度。
另外，图6中与图1所示的符号相同的符号表示相同或者相当的部分。
即使在这样构成的半导体集成电路装置中，也和上述实施例1相同，具有能够把由热应力产生的变形抑制为最小、还有即使发生了应力，通过夹心结构形成的高的弯曲刚度也能够抑制变形这样的效果。
另外，在本实施例3中，虽然把从半导体芯片1的厚度方向的中心面A A到增强基体材料4的距离d1和从中心面A-A到载体基体材料3的距离d2取为相同，但也可以和上述实施例2一样，取为d1＞d2，还有，也可以把增强基体材料4形成为与载体基体材料3不同的结构。
实施例4
图7示出本发明实施例4，相对于上述实施例3仅是以下之点不同，其他方面作成相同的结构。
即，上述实施例3采用使密封树脂层5夹在半导体芯片1和载体基体材料3之间以及半导体芯片1和增强基体材料4之间的结构，与此相反，本实施例4采用把半导体芯片1用第1绝缘性粘接剂层11a粘接载置在载体基体材料3的一个面3a上，用第2绝缘性粘接剂层11b把增强基体材料4粘接载置在半导体芯片1的另一个主面上，用密封树脂层5覆盖半导体芯片1、载体基板3、第1以及第2绝缘性粘接剂层11a、11b以及增强基体材料4的侧面和增强基体材料的上表面的结构。
另外，图7中与图6所示的符号相同的符号表示相同或者相当的部分。
即使在这样构成的半导体集成电路装置中，也与上述实施例1相同，具有能够把由热应力产生的变形抑制为最小、另外即使发生了应力也能够通过夹心结构形成的高的弯曲刚度抑制变形这样的效果。
另外，在本实施例4中，第1以及第2绝缘性粘接剂层11a、11b只要能够分别粘接载体基体材料3以及载体基体材料4和半导体芯片1即可，并不特别地限定材料。
还有，在本实施例4中，虽然把从半导体芯片1的厚度方向的中心面A-A到增强基体材料4的距离d1和从中心面A-A到载体基体材料3的距离d2取为相同，但也可以与上述实施例2一样取为d1＞d2，也可以形成为增强基体材料4与载体基体材料3不同的结构。
实施例5
图8示出本发明的实施例5，相对于上述实施例1仅是以下之点不同，其它方面作成相同的结构。
即，上述实施例1仅在载体基体材料3和增强基体材料4的之间存在密封树脂层5，与此相反，本实施例5采用直至增强基体材料4的上部都覆盖密封树脂层5的结构，换句话说，采用增强基体材料4被埋入到密封树脂层5中的结构。
另外，图8中与图1所示的符号相同的符号表示相同或者相当的部分。
在这样构成的半导体集成电路装置中与上述实施形态1一样，具有以下的效果，应用夹心结构能够把由热应力产生的变形抑制为最小，另外即使发生了应力，用夹心结构引起的高的弯曲刚度也能够抑制变形，此外还能够用密封树脂层5保护增强基体材料4。
如以上所说明的那样，本发明的第1方案由于形成以半导体芯片和包围其半导体芯片周围而形成的密封树脂层作为芯材，以载体基体材料以及增强基体材料作为表皮材料的夹心结构，所以具有可以得到对于弯曲应力的刚度高，另外即使在热循环时与安装印刷基板之间的连接可靠性也很高的半导体集成电路装置这样的效果。
本发明的第2方案是在第1方案中进而用键合线进行半导体芯片的连接焊区和导电体之间的电连接的结构，具有与第1方案相同的效果。
本发明的第3方案是在第1方案中通过导电性粘接剂直接进行半导体芯片的连接焊区和导电体之间的连接的结构，具有与第1方案相同的效果。
本发明的第4方案是在第1方案中进而把设置在载体基体材料的另一个面上的多个导电体配置成多行、多列的矩阵形状的结构，除去具有与第1方案相同的效果之外，还能够在狭窄的区域内设置多个外部连接端子。
本发明的第5方案是在第1方案中进而把增强基体材料埋入到密封树脂层中的结构，除了具有与第1方案相同的效果之外，还具有保护增强基体材料的效果。
本发明的第6方案是在第1方案中进而使半导体芯片的厚度方向的中心面到增强基体材料的距离与从中心面到载体基体材料的距离相同，具有与第1发明相同的效果。
本发明的第7方案是在第1方案中进而使载体基体材料与增强基体材料形状相同，而且配置在对于夹心结构的中心面的对称位置上，具有与第1发明相同的效果。
本发明的第8方案是在第1方案中进而用纤维强化塑料形成载体基体材料的结构，除了具有与第1发明相同的效果以外，还具有能够几乎忽略与安装印刷基板之间所产生的热应力这样的效果。
本发明的第9方案由于形成以半导体芯片以及粘接剂层作为芯材、以通过粘贴剂层和半导体芯片进行粘接的载体基体材料以及增强基体材料作为表皮材料的夹心结构，所以具有可以得到对于弯曲应力刚度高、另外即使在热循环时与安装印刷基板之间的连接可靠性也很高的半导体集成电路装置这样的效果。
本发明的第10方案是在第9方案中进而使用设置密封树脂层使其形成为覆盖半导体芯片、载体基体材料的一个面、第1绝缘性粘接剂层、第2绝缘性粘接剂层以及增强基体材料的结构，除了具有与第9发明相同的效果以外，还具有保护半导体芯片、载体基体材料的一个面、第1绝缘性粘接剂层、第2绝缘性粘接剂层以及增强基体材料这样的效果。
本发明的第11方案是在第9方案中进而采用把多个导电体的外侧导电面在载体基体材料的另一个面上配置成多行、多列的栅格阵列的结构，具有与第9发明相同的效果。
本发明的第12方案是在第9方案中进而使载体基体材料与增强基体材料形状相同并配置在对于夹心结构的中心面的对称位置上，具有与第9发明相同的效果。
本发明的第13方案是在第9方案中进而用纤维强化塑料形成载体基体材料的结构，除了具有与第9发明相同的效果之外，还具有能够几乎忽略与安装印刷基板之间所产生的热应力这样的效果。

Claims (13)

1．一种半导体集成电路装置，其特征在于：
构成以包围半导体芯片以及该半导体芯片的周围部分而形成的密封树脂层作为芯材、用载体基体材料以及增强基体材料作为表皮材料的夹心结构，设置在上述载体基体材料上的多个导电体在上述载体基体材料的一个面上与上述半导体芯片的多个连接用焊区电连接，并且还被设置在上述载体基体材料的另一个面上，进而在该载体基体材料的另一个面上还设置有与这些多个导电体分别对应的多个球形的外部连接端子。
2．权利要求1记述的半导体集成电路装置，其特征在于：
通过键合线进行上述半导体芯片的多个连接焊区和上述多个导电体之间的电连接，进而，上述半导体芯片经过设置在上述载体基体材料上的管芯底座被粘接载置在上述载体基体材料的一个面上。
3．权利要求1记述的半导体集成电路装置，其特征在于：
通过导电性粘接剂直接进行上述半导体芯片的多个连接焊区与上述多个导电体之间的电连接。
4．权利要求1至权利要求3的任一项记述的半导体集成电路装置，其特征在于：
将设置在上述载体基体材料的另一个面上的多个导电体配置成多行、多列的栅格阵列形状。
5．权利要求1至权利要求3的任一项记述的半导体集成电路装置，其特征在于：
将上述增强基体材料埋入到上述密封树脂层内。
6．权利要求1至权利要求3的任一项记述的半导体集成电路装置，其特征在于：
从上述半导体芯片的厚度方向的中心面到上述增强基体材料的距离与从上述中心面到上述载体基体材料的距离相等。
7．权利要求1至权利要求3的任一项记述的半导体集成电路装置，其特征在于：
上述载体基体材料和上述增强基体材料形状相同，而且配置在对于夹心结构的中心面对称的位置上。
8．权利要求1至权利要求3的任一项记述的半导体集成电路装置，其特征在于：
用纤维强化塑料形成上述载体基体材料。
9．一种半导体集成电路装置，其特征在于：
构成为以半导体芯片以及第一绝缘性粘接剂层以及第二绝缘性粘接剂层作为芯材、用经过上述第一绝缘性粘接剂层与上述半导体芯片粘接的载体基体材料以及经过上述第二绝缘性粘接剂层与上述半导体芯片粘接的增强基体材料作为表皮材料的夹心结构，设置在上述载体基体材料上的多个导电体在上述载体基体材料的一个面上与上述半导体芯片的多个连接焊区电连接，并且还被设置在上述载体基体材料的另一个面上，进而，在上述载体基体材料的另一个面上设置与那些多个导电体分别对应的多个球形的外部连接端子。
10．权利要求9记述的半导体集成电路装置，其特征在于：
进而还设置了密封树脂层，使其形成为覆盖上述半导体芯片、上述载体基体材料的一个面、上述第1绝缘性粘接剂层、上述第2粘接剂层以及上述增强基体材料。
11．权利要求9或10记述的半导体集成电路装置，其特征在于：
设置在上述载体基体材料的另一个面上的多个导电体被配置成多行、多列的栅格阵列形状。
12．权利要求9至10的任一项记述的半导体集成电路装置，其特征在于：
上述载体基体材料与上述增强基体材料形状相同，而且被配置在对于夹心结构的中心面对称的位置上。
13．权利要求9至10的任一项记述的半导体集成电路装置，其特征在于：
用纤维强化塑料形成上述载体基体材料。
CNB981051685A 1997-09-26 1998-03-30 半导体集成电路装置 Expired - Fee Related CN1160782C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP262049/97 1997-09-26
JP9262049A JPH11102985A (ja) 1997-09-26 1997-09-26 半導体集積回路装置
JP262049/1997 1997-09-26

Publications (2)

Publication Number Publication Date
CN1213173A true CN1213173A (zh) 1999-04-07
CN1160782C CN1160782C (zh) 2004-08-04

Family

ID=17370332

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981051685A Expired - Fee Related CN1160782C (zh) 1997-09-26 1998-03-30 半导体集成电路装置

Country Status (6)

Country Link
US (1) US6308938B1 (zh)
JP (1) JPH11102985A (zh)
KR (1) KR100328370B1 (zh)
CN (1) CN1160782C (zh)
DE (1) DE19813525A1 (zh)
TW (1) TW469607B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890800B2 (en) 2001-12-14 2005-05-10 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device with ceramic multilayer board
CN100447995C (zh) * 2004-04-30 2008-12-31 株式会社东芝 半导体器件及其制造方法
CN108878376A (zh) * 2018-06-28 2018-11-23 安徽北方芯动联科微系统技术有限公司 一种同时具备低应力和抗高过载的电子器件及其封装方法
CN108878376B (zh) * 2018-06-28 2024-04-26 安徽芯动联科微系统股份有限公司 一种同时具备低应力和抗高过载的电子器件及其封装方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145207A1 (en) * 1999-03-05 2002-10-10 Anderson Sidney Larry Method and structure for integrated circuit package
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
DE10004410A1 (de) * 2000-02-02 2001-08-16 Infineon Technologies Ag Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung
JP2001222751A (ja) * 2000-02-14 2001-08-17 Toshiba Electric Appliance Co Ltd 自動販売機温度制御装置
JP3604988B2 (ja) * 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
JP4354109B2 (ja) * 2000-11-15 2009-10-28 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US6455936B1 (en) * 2001-05-14 2002-09-24 The Boeing Company Integrated circuit assembly having interposer with a compliant layer
JP3907461B2 (ja) * 2001-12-03 2007-04-18 シャープ株式会社 半導体モジュールの製造方法
DE10163084A1 (de) * 2001-12-20 2003-07-17 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
DE10215355B4 (de) * 2002-04-08 2004-08-05 Infineon Technologies Ag Verfahren zur Flip-Chip-Montage von Halbleiterchips
JP3772984B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
JP2004281538A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
JP3918936B2 (ja) * 2003-03-13 2007-05-23 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US20050093175A1 (en) * 2003-11-03 2005-05-05 Martin Reiss Arrangement for improving the reliability of semiconductor modules
TWI236109B (en) * 2004-02-26 2005-07-11 Advanced Semiconductor Eng Chip package
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2008072156A (ja) * 2004-12-02 2008-03-27 Murata Mfg Co Ltd 複合材料振動装置
JP4417294B2 (ja) * 2005-06-16 2010-02-17 パナソニック株式会社 プローブカード用部品内蔵基板とその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
KR101108709B1 (ko) 2007-07-12 2012-01-30 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US8390107B2 (en) 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
JP2011029287A (ja) * 2009-07-22 2011-02-10 Renesas Electronics Corp プリント配線基板、半導体装置及びプリント配線基板の製造方法
US20120025362A1 (en) * 2010-07-30 2012-02-02 Qualcomm Incorporated Reinforced Wafer-Level Molding to Reduce Warpage
US20130082407A1 (en) * 2011-10-04 2013-04-04 Texas Instruments Incorporated Integrated Circuit Package And Method
US20130256884A1 (en) 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Grid fan-out wafer level package and methods of manufacturing a grid fan-out wafer level package
KR102251170B1 (ko) 2013-07-22 2021-05-13 헨켈 아이피 앤드 홀딩 게엠베하 웨이퍼의 압축 성형시의 웨이퍼 휨을 제어하는 방법 및 그에 유용한 물품
EP3043379B1 (en) * 2014-04-01 2020-08-05 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
JP2570498B2 (ja) 1991-05-23 1997-01-08 モトローラ・インコーポレイテッド 集積回路チップ・キャリア
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
CH686017A5 (de) 1993-04-16 1995-11-30 Microdul Ag Anordnung mit einem Substrat und mindestens einem Chip.
US5650918A (en) * 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
JPH07321246A (ja) 1994-05-19 1995-12-08 Shinko Electric Ind Co Ltd 半導体装置
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5586010A (en) 1995-03-13 1996-12-17 Texas Instruments Incorporated Low stress ball grid array package
US5572405A (en) 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
JPH09167811A (ja) 1995-12-15 1997-06-24 Toshiba Corp 表面実装型電子部品
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890800B2 (en) 2001-12-14 2005-05-10 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device with ceramic multilayer board
CN100447995C (zh) * 2004-04-30 2008-12-31 株式会社东芝 半导体器件及其制造方法
CN108878376A (zh) * 2018-06-28 2018-11-23 安徽北方芯动联科微系统技术有限公司 一种同时具备低应力和抗高过载的电子器件及其封装方法
CN108878376B (zh) * 2018-06-28 2024-04-26 安徽芯动联科微系统股份有限公司 一种同时具备低应力和抗高过载的电子器件及其封装方法

Also Published As

Publication number Publication date
CN1160782C (zh) 2004-08-04
KR100328370B1 (ko) 2002-04-17
TW469607B (en) 2001-12-21
DE19813525A1 (de) 1999-04-08
JPH11102985A (ja) 1999-04-13
KR19990029138A (ko) 1999-04-26
US6308938B1 (en) 2001-10-30

Similar Documents

Publication Publication Date Title
CN1160782C (zh) 半导体集成电路装置
CN1172368C (zh) 半导体器件
US7196313B2 (en) Surface mount multi-channel optocoupler
US6865084B2 (en) Thermally enhanced semiconductor package with EMI shielding
CN1118098C (zh) 半导体集成电路器件
US7449774B1 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
US20080224282A1 (en) Semiconductor device and method of manufacturing the same
KR100302537B1 (ko) 반도체장치
JP5205836B2 (ja) 半導体装置
CN1292475C (zh) 半导体封装及其制造方法
KR101278393B1 (ko) 파워 패키지 모듈 및 그의 제조방법
JP2007184315A (ja) 樹脂封止型パワー半導体モジュール
JP2008270455A (ja) パワー半導体モジュール
CN1043828A (zh) 半导体器件的制造方法
CN1516252A (zh) 制造半导体集成电路器件的方法
CN1650426A (zh) 半导体装置及叠层型半导体装置
CN1925141A (zh) 晶片封装结构
US20120018884A1 (en) Semiconductor package structure and forming method thereof
JP2006179538A (ja) 半導体パワーモジュール
CN1197290A (zh) 半导体器件
US20140117525A1 (en) Power module package and method of manufacturing the same
CN1763933A (zh) 印刷电路板与引入其的电路单元
US8283757B2 (en) Quad flat package with exposed common electrode bars
CN1309060C (zh) 半导体模块及其制造方法
CN1675761A (zh) 具有芯片级封装外壳的半导体器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee