CN1309060C - 半导体模块及其制造方法 - Google Patents

半导体模块及其制造方法 Download PDF

Info

Publication number
CN1309060C
CN1309060C CNB2004100558599A CN200410055859A CN1309060C CN 1309060 C CN1309060 C CN 1309060C CN B2004100558599 A CNB2004100558599 A CN B2004100558599A CN 200410055859 A CN200410055859 A CN 200410055859A CN 1309060 C CN1309060 C CN 1309060C
Authority
CN
China
Prior art keywords
semiconductor device
bearing part
semiconductor module
protuberantia
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100558599A
Other languages
English (en)
Other versions
CN1604313A (zh
Inventor
哈里·黑德勒
罗兰·伊尔西格勒
托尔斯滕·迈耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1604313A publication Critical patent/CN1604313A/zh
Application granted granted Critical
Publication of CN1309060C publication Critical patent/CN1309060C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体模块，具有：至少一个半导体器件(10)；在所述至少一个半导体器件(10)之上的刚性覆盖元件(14)，用于保护至少一个半导体器件(10)和分散来自至少一个半导体器件(10)的热量；以及承载件(17)，具有连接元件(19)，用于接收半导体器件(10)和覆盖元件(14)，所述至少一个半导体器件(10)通过承载件(17)利用柔性接触元件(11)电连接至接触元件(19)，并且通过接触元件(15，16)机械连接至覆盖元件(14)。同样，本发明提供一种用于制造半导体模块的方法。

Description

半导体模块及其制造方法
技术领域
本发明涉及半导体模块及其制造方法，尤其涉及没有所谓底层填料的封装内的倒装片布置。
背景技术
使用较高时钟频率、由此提高半导体器件(尤其是存储芯片)的性能需要采用外壳技术(housing technology)。由于外壳的寄生效应，半导体芯片的功能性和可靠性可能会被限制或者不再能得到保障。因此，在产生高频的情况下，需要对外壳或封装构造的结构方面采取措施，使诸如无抗电阻、容抗和感抗(R、1/ωC，ωL)等寄生变量最小化。
举例来说，在已知的封装结构内的倒装片中，用倒装片连接代替接合线，用柔性或刚性衬底代替引线框。这种情况的问题在于，在温度交变周期中，由于半导体器件与衬底的热膨胀系数(CTE)不同，例如半导体器件的热膨胀系数大约为3ppm/K，衬底的热膨胀系数为18ppm/K，因此产生机械应变。这些问题会导致断裂，从而中断诸如芯片等半导体器件与衬底之间的电连接。
因此，通常封装中的这种倒装片构造根据图6和图8被底层填料(underfill)，或者是完全被密封的，或者是在注塑步骤中被过度模塑(参考图7)。结果，芯片A连接至衬底C，两者通过焊球B接触电连接，并且两者连接得非常牢固、从而在温度交变周期中均匀地膨胀和收缩。然而，这样会使整个封装产生轻微的弯曲。根据图7，芯片A的薄片与模塑料D同时用于机械保护。对于倒装片连接，除了根据图6和图7的焊球B以外，还使用了其他接触元件，例如金柱块隆起、镍隆起、或类似物。在倒装片制造过程中，接触元件通过焊球B、导电粘合剂、利用压缩或类似方法导电地连接至衬底C。
相对于在温度变化的情况中用于由于芯片A与衬底C之间的热膨胀系数不同而引起的热应变的补偿，接触元件B只有非常有限的柔性。因此，在底层填料过程中底层填料材料D、D’、D”的引入硬化了芯片A与衬底C之间的连接。在这种情况下，底层填料过程或者在倒装片安装过程之后实施(根据图7的毛细流动底层填料D，根据图7的底层填料模塑料D’)，或者早在倒装片安装过程之前实施(例如，根据图8，没有流动底层填料，各向异性导电粘合剂D”)。同样地，已知在被底层填料的倒装片式构造中使用盖子(热扩散器)以实现较好的热耗散。
已知的上述结构具有这样的缺点：主要在相对较大的半导体芯片的情况下，由于芯片A，衬底C和模塑料D、D’、D”之间的热膨胀系数不同，因此整个封装会产生翘曲或者变形。这样可能对封装测试和封装安装产生不利影响。并且，封装的翘曲可能引起模塑料D脱离衬底C或者芯片A。更甚者，具有较差导热性的模塑料D，D’通常会阻止热量分散到衬底C或者热量发散到周围环境中。
发明内容
因此，本发明的目的是提供一种半导体模块以及制造半导体模块的方法，通过它能够制造出稳固和可靠的半导体模块，同时免去底层填料或者模塑过程，而且能够避免在半导体器件与承载衬底之间产生热应力，电连接设置在半导体器件与承载衬底之间。
本发明所基于的思想主要在于，通过柔性接触元件使半导体器件接触电连接至承载件，半导体器件被覆盖元件保护。
在本发明中，尤其是基于以下的事实使得上述问题得以解决，即半导体模块设有：至少一个半导体器件；在所述至少一个半导体器件之上的刚性覆盖元件，用于保护至少一个半导体器件和分散来自至少一个半导体器件的热量；以及承载件，所述承载件具有连接元件，用于接纳半导体器件和覆盖元件，所述至少一个半导体器件通过承载件利用柔性接触元件电连接至连接元件，并且通过接触元件机械连接至覆盖元件。
这种结构具有以下优点：即半导体器件和承载件和/或优选是半导体器件和覆盖元件通过柔性材料相互连接。结果，不会产生热应变。然而，同时，通过被固定地安装的覆盖元件，能够确保半导体模块、即封装的稳固性。因此，半导体模块不会产生翘曲。根据本发明的构造尤其适于大的半导体器件或者芯片，其中离芯片中心有较大的距离。优选覆盖元件由具有良好导热性的材料构成，诸如金属等，从而提高热耗散。
并且，这种金属盖能够同时被用于电磁干扰场的电流动。覆盖元件边缘的完全焊接或粘接给予提供对周围环境的密封屏蔽的可能性，尤其是能够对抗环境的影响，诸如空气湿度等。附加的优点在于，能够以复杂性低于具有刚性接触元件的半导体器件的晶片级，测试具有柔性接触元件的半导体器件(晶片级测试)。除此之外，没有底层填料材料的结构给予“再制(rework)”的可能性，即在故障的情况下为了修理而分解构造。
根据本发明的半导体模块以及根据本发明的用于制造半导体模块的方法的有利发展和改进如下。
根据一个优选发展，其中柔性接触元件具有可弹性变形的接触隆凸，所述接触隆凸由聚合物制成。
根据一个优选发展，其中柔性接触元件具有可弹性变形的接触隆凸，所述接触隆凸由硅酮制成。
根据一个优选发展，其中柔性接触元件具有可弹性变形的接触隆凸，所述接触隆凸由导电粘合剂制成。
根据进一步的优选发展，其中柔性接触元件具有金属弹簧元件。
根据进一步的优选发展，其中刚性覆盖元件的热膨胀系数与承载件的热膨胀系数相等或相近似。
根据进一步的优选发展，其中刚性覆盖元件形成为井状样式，并且优选由金属制成。
根据进一步的优选发展，其中刚性覆盖元件粘接或焊接到承载件上。
根据进一步的优选发展，其中刚性覆盖元件粘接或焊接到承载件上且具有气密密封。
根据进一步的优选发展，其中多种半导体器件设置在模块中。
根据进一步的优选发展，其中至少一个半导体器件具有存储元件。
根据进一步的优选发展，其中覆盖元件通过粘合剂至少在预定区域中粘接至半导体器件，所述粘合剂具有低的弹性模量。
根据进一步的优选发展，其中通过焊料或者导电粘合剂，在至少一个半导体器件的柔性接触元件与承载件的连接元件之间提供接触电连接。
根据进一步的优选发展，其中覆盖元件至少在它的外侧具有突出和/或凹陷，以增大表面积。
根据进一步的优选发展，其中通过将所述至少一个柔性隆凸印制到至少一个半导体器件上形成所述柔性接触元件。
根据进一步的优选发展，通过将所述至少一个柔性隆凸印制到至少一个半导体器件上、和将重新布线元件施加到至少一个半导体器件上且形成图案，形成所述柔性接触元件。
根据进一步的优选发展，通过将所述至少一个柔性隆凸印制到至少一个半导体器件上，和将重新布线元件施加到至少一个柔性隆凸上且形成图案，形成所述柔性接触元件。
根据进一步的优选发展，作为连接元件，焊球施加到承载件上。
本发明的示例性实施例示出在附图中，并且在以下的描述中得以详细解释。
附图说明
图1示出了为了说明本发明第一实施例的半导体模块的安装顺序的图解剖视图；
图2示出了为了说明本发明第一实施例的半导体模块的图解剖视图；
图3示出了为了说明本发明第二实施例的半导体模块的图解剖视图；
图4示出了为了说明本发明第三实施例的半导体模块的图解剖视图；
图5示出了为了说明本发明第四实施例的半导体模块的图解剖视图；以及
图6至图8中每种情况都示出了已知半导体模块的图解剖视图。
标号列表：
10    半导体器件，优选为存储器
11    柔性接触元件
12    可弹性变形得接触隆凸
13    重新布线元件，例如在接触隆凸上
14   覆盖元件，优选是金属盖
14’ 覆盖元件的边缘
15   弹性粘合剂
16   隔离物
17   承载件
18   焊料/导电粘合剂垫
19   连接元件，优选为焊球
20   承载件的接触垫
21   屏蔽元件
22   具有接触元件的柔性层
23   导电弹簧元件
24   成型件
A    半导体芯片
B    焊料壁，特别是互连芯片/衬底
C    衬底
D    毛细流动底层填料
D’  模塑底层填料
D”  各向异性导电粘合剂
E    焊球
具体实施方式
在图中，相同的标号表示相同或者功能相同的组成部分。
图1图示出进行安装以形成半导体模块期间，半导体器件10的一种分解剖视视图，半导体器件10优选为半导体存储器。根据图1中的优选实施例，半导体器件10具有柔性接触元件11，所述柔性接触元件11采用可弹性变形接触隆凸12的形式，并且优选带有在柔性接触隆凸12上分段分布的重新布线元件13。重新布线元件13导电地连接至半导体器件10。根据示例性的实施例，在施加可弹性变形接触隆凸12之后，使重新布线元件13施加到半导体器件10上并形成图案，尤其是施加到可弹性变形的接触隆凸12上。
可弹性变形的接触隆凸12包括聚合物，诸如硅酮等，并且可以以导电形式和非导电形式实施。如果接触隆凸12由非导电材料制成，那么就需要延伸到柔性接触隆凸12上的重新布线元件13。在柔性接触隆凸12由导电材料制成的情况下，诸如导电粘合剂等，就只需要导电接触隆凸12例如通过重新布线元件13接触电连接至半导体器件10。
根据图1中的示例性实施例，半导体器件10被引入覆盖元件14中并且在远离接触元件11的一侧。覆盖元件14具有大致呈U形或井状轮廓的横截面，并且优选由具有良好导热性的材料制成，诸如金属等，以便在操作期间能较好的分散来自半导体器件10的热量。
半导体器件10优选通过弹性粘合剂15粘接在预定区域中，例如中心处。为了保持覆盖元件14与半导体器件10之间的距离，优选将两个成型突起形式的隔离物16设置在覆盖元件14上。如果半导体器件10被引入覆盖元件14中，并且抵碰覆盖元件14的隔离物16，那么包括接触元件11的半导体器件10沿垂直方向延伸，直到或者稍远于覆盖元件14的边缘14’。优选阻焊层(未示出)设置在半导体器件10上的柔性接触隆凸12周围的预定区域中。
随即，在倒装片过程中，承载件17或者承载衬底优选通过焊料隆起焊盘或者导电粘合剂18电连接至半导体器件10的接触元件11。同时优选的是，在这种情况下，覆盖元件14的边缘14’分段或者完全地焊接或者粘接到承载件17上。优选覆盖元件14的材料具有与承载件17相同或者相类似的热膨胀系数(CTE)。优选粘合剂15非常柔软，即具有低的弹性模量，诸如硅酮等，以致于半导体器件10与承载件17之间的热应力能被粘合剂15补偿。所述粘合剂15施加于柔性接触元件11。
这以后连接元件19施加到承载件17的远离半导体器件10的一侧。优选连接元件19具有设置在承载件的接触垫20上的焊球。承载件17的接触垫20电连接至半导体器件10的接触元件11。优选地是，承载件21具有内层(重新布线层，电源或者GND层)。
根据图1所示组装的半导体模块被图1中的剖视图示出。虽然根据图1和图2，柔性粘合剂15设置在覆盖元件14与半导体器件10之间，然而也可以省略所述粘合剂15，即覆盖元件14只通过隔离物16接触连接至半导体器件10，优选在微小压力作用下，以便在经历温度周期时确保覆盖元件14与半导体器件10之间的均匀的较高灵活性。
图3图解示出了与参考图1和图2而进行说明的半导体模块不同的半导体模块的剖视图，主要不同点在于：根据图1和图2的单个可弹性变形的接触隆凸没有作为接触元件11设置在半导体器件10上，而是设有被形成图案的重新布线元件13的柔性层22用作半导体元件10与承载件17之间的电连接。优选柔性层22由可弹性变形的聚合物构成，诸如硅酮等。
图4不同于根据图1和图2的实施例，主要使用了导电弹簧元件23作为接触元件11，用来将半导体器件10接触电连接至连接元件19。
图5所示的结构不同根据图1和图2的构造，主要不同在于覆盖元件14的形状，所述覆盖元件14设有成型部分24，以便增大表面积，从而改善对来自半导体器件10的热量的分散。
虽然以上在优选示例性实施例的基础上描述了本发明，然而不限于此，而是可以以不同方式进行变更实施。这样，除了所述覆盖元件14的变化实施例外，可以有另外的带有对应表面结构的盖状形式，诸如散热片或类似物。也可以对覆盖元件的尺寸以及材料的例子进行扩展。覆盖元件14与半导体器件10之间的粘合剂15，如果存在，可以由具有良好导热性的柔性材料制成，以便进一步优化对来自半导体器件10的热量的分散。
主要地，柔性接触元件11能够以多种方式产生，诸如利用聚合物凸起、聚合物区、弹性元件(诸如微弹簧或者纳米弹簧)、或者它们的任一组合。接触元件11也不局限于利用焊料或者导电粘合剂导电连接至承载件17。通过简单地将柔性接触元件11压至承载件17上，也能够实现接触元件11与承载件17之间的电接触。更甚者，在覆盖元件之下的半导体器件10的数量是可变的，它们可以是一个设置在另一个旁边和/或一个设置在另一个之上，特别地是，它们具有不同的芯片尺寸。示出在图中的相对尺寸和材料厚度只是作为例子。

Claims (23)

1.一种半导体模块，具有：
至少一个半导体器件(10)；
在所述至少一个半导体器件(10)之上的刚性覆盖元件(14)，用于保护至少一个半导体器件(10)和分散来自至少一个半导体器件(10)的热量；以及
承载件(17)，所述承载件(17)具有连接元件(19)，用于接纳半导体器件(10)和覆盖元件(14)，
所述至少一个半导体器件(10)通过承载件(17)利用柔性接触元件(11)电连接至连接元件(19)，并且通过接触元件(15，16)机械连接至覆盖元件(14)。
2.根据权利要求1所述的半导体模块，其特征在于，所述柔性接触元件(11)具有可弹性变形的接触隆凸(12)，所述接触隆凸(12)由聚合物制成。
3、根据权利要求1所述的半导体模块，其特征在于，所述柔性接触元件(11)具有可弹性变形的接触隆凸(12)，所述接触隆凸(12)由硅酮制成。
4、根据权利要求1所述的半导体模块，其特征在于，所述柔性接触元件(11)具有可弹性变形的接触隆凸(12)，所述接触隆凸(12)由导电粘结剂制成。
5.根据权利要求1或2所述的半导体模块，其特征在于，所述柔性接触元件(11)具有金属弹簧元件(23)。
6.根据前述权利要求1所述的半导体模块，其特征在于，所述刚性覆盖元件(14)的热膨胀系数与承载件(17)的热膨胀系数相等或相近似。
7.根据前述权利要求1所述的半导体模块，其特征在于，所述刚性覆盖元件(14)形成为井状样式。
8、根据前述权利要求7所述的半导体模块，其特征在于，所述刚性覆盖元件(14)由金属制成。
9.根据前述权利要求1所述的半导体模块，其特征在于，所述刚性覆盖元件(14)粘接或焊接到承载件(17)上。
10、根据前述权利要求9所述的半导体模块，其特征在于，所述刚性覆盖元件(14)气密密封地粘接或焊接到承载件(17)上。
11.根据前述权利要求1所述的半导体模块，其特征在于，多种半导体器件(10)设置在模块中。
12.根据前述权利要求1所述的半导体模块，其特征在于，至少一个半导体器件(10)具有存储元件。
13.根据前述权利要求1所述的半导体模块，其特征在于，覆盖元件(14)通过粘合剂(15)至少在预定区域中粘接至半导体器件(10)，所述粘合剂具有低的弹性模量。
14.根据前述权利要求1所述的半导体模块，其特征在于，通过焊料或者导电粘合剂(18)或者简单的按压，在至少一个半导体器件(10)的柔性接触元件(11)与承载件(17)的连接元件(19)之间提供接触电连接。
15.根据前述权利要求1所述的半导体模块，其特征在于，覆盖元件(14)至少在它的外侧具有突出(24)和/或凹陷，以增大表面积。
16.一种用于制造半导体模块的方法，具有以下步骤：
(a)将柔性接触元件(11)施加到所述至少一个半导体器件(10)上；
(b)将所述至少一个半导体器件(10)容纳在刚性覆盖元件(14)中，用来保护至少一个半导体器件(10)和分散来自所述至少一个半导体器件(10)的热量；
(c)将所述至少一个半导体器件(10)施加到承载件(17)上；
(d)将覆盖元件(14)装配到承载件(17)上；以及
(e)将连接元件(19)装配到承载件(17)上，所述至少一个半导体器件(10)通过承载件(17)并且利用柔性接触元件(11)电连接至连接元件(19)。
17.根据权利要求16所述的方法，其特征在于，同时实施步骤(c)和(d)，并且所述至少一个半导体器件(10)接触电连接至承载件(17)。
18.根据权利要求16或17所述的方法，其特征在于，通过将所述至少一个柔性隆凸(12)印制到至少一个半导体器件(10)上形成所述柔性接触元件(11)。
19.根据权利要求16或17所述的方法，其特征在于，通过将所述至少一个柔性隆凸(12)印制到至少一个半导体器件(10)上、和将重新布线元件施加到至少一个半导体器件(10)上且形成图案，形成所述柔性接触元件(11)。
20.根据权利要求16或17所述的方法，其特征在于，通过将所述至少一个柔性隆凸(12)印制到至少一个半导体器件(10)上，和将重新布线元件施加到至少一个柔性隆凸(12)上且形成图案，形成所述柔性接触元件(11)。
21.根据权利要求16或17所述的方法，其特征在于，所述覆盖元件(14)至少分段地粘接至半导体器件(10)。
22.根据权利要求16或17所述的方法，其特征在于，所述覆盖元件(14)通过柔性粘合剂(15)至少分段地粘接至半导体器件(10)。
23.根据前述权利要求16或17所述的方法，其特征在于，焊球施加到承载件(17)的接触垫(20)上作为连接元件(19)。
CNB2004100558599A 2003-09-30 2004-08-04 半导体模块及其制造方法 Expired - Fee Related CN1309060C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10345377.6 2003-09-30
DE10345377A DE10345377B4 (de) 2003-09-30 2003-09-30 Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls

Publications (2)

Publication Number Publication Date
CN1604313A CN1604313A (zh) 2005-04-06
CN1309060C true CN1309060C (zh) 2007-04-04

Family

ID=34353212

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100558599A Expired - Fee Related CN1309060C (zh) 2003-09-30 2004-08-04 半导体模块及其制造方法

Country Status (3)

Country Link
US (1) US20050067689A1 (zh)
CN (1) CN1309060C (zh)
DE (1) DE10345377B4 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
DE102004030813B4 (de) * 2004-06-25 2007-03-29 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
DE102006007303A1 (de) * 2006-02-16 2007-08-30 Infineon Technologies Ag Leiterplatte
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US9082763B2 (en) * 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
DE202014106063U1 (de) 2014-12-16 2015-02-12 Danfoss Silicon Power Gmbh Kühlwanne, Kühler und Leistungsmodulbaugruppe
TWI600133B (zh) * 2015-05-25 2017-09-21 美光科技公司 半導體元件及其製作方法
US11566852B2 (en) 2019-04-26 2023-01-31 Global Graphene Group, Inc. Graphene-enhanced vapor-based heat transfer device
US11453593B2 (en) 2019-04-29 2022-09-27 Global Graphene Group, Inc. Oriented graphene sheet-enhanced vapor-based heat transfer device and process for producing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265765B1 (en) * 1994-07-07 2001-07-24 Tessera, Inc. Fan-out semiconductor chip assembly
DE10003670A1 (de) * 2000-01-28 2001-08-09 Wichmann Workx Ag Information Halbleiterbauelement
DE10154199A1 (de) * 2001-11-07 2003-02-06 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip und Systemträger mit Bauteilpositionen und Verfahren zu deren Herstellung
US20030042591A1 (en) * 2001-08-30 2003-03-06 Bernd Goller Electronic component with at least two stacked semiconductor chips, and fabrication method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5473512A (en) * 1993-12-16 1995-12-05 At&T Corp. Electronic device package having electronic device boonded, at a localized region thereof, to circuit board
AU4159996A (en) * 1994-11-15 1996-06-17 Formfactor, Inc. Interconnection elements for microelectronic components
US6191360B1 (en) * 1999-04-26 2001-02-20 Advanced Semiconductor Engineering, Inc. Thermally enhanced BGA package
JP2000349178A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6230400B1 (en) * 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
DE10145468C1 (de) * 2001-09-14 2003-01-16 Infineon Technologies Ag Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
US20040113263A1 (en) * 2002-12-17 2004-06-17 Wan-Hua Wu Semiconductor package structure provided with heat sink fan
US6841867B2 (en) * 2002-12-30 2005-01-11 Intel Corporation Gel thermal interface materials comprising fillers having low melting point and electronic packages comprising these gel thermal interface materials
US6984996B2 (en) * 2003-05-01 2006-01-10 Celerity Research, Inc. Wafer probing that conditions devices for flip-chip bonding

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265765B1 (en) * 1994-07-07 2001-07-24 Tessera, Inc. Fan-out semiconductor chip assembly
DE10003670A1 (de) * 2000-01-28 2001-08-09 Wichmann Workx Ag Information Halbleiterbauelement
US20030042591A1 (en) * 2001-08-30 2003-03-06 Bernd Goller Electronic component with at least two stacked semiconductor chips, and fabrication method
DE10154199A1 (de) * 2001-11-07 2003-02-06 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip und Systemträger mit Bauteilpositionen und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
DE10345377A1 (de) 2005-05-04
DE10345377B4 (de) 2009-07-30
US20050067689A1 (en) 2005-03-31
CN1604313A (zh) 2005-04-06

Similar Documents

Publication Publication Date Title
CN1160782C (zh) 半导体集成电路装置
US11942389B2 (en) Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1265451C (zh) 半导体装置及其制造方法
CN1228837C (zh) 半导体装置
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1172368C (zh) 半导体器件
CN1697169A (zh) 具有散热结构的半导体封装及其制造方法
KR19990007268A (ko) 반도체 장치
CN1309060C (zh) 半导体模块及其制造方法
CN1802883A (zh) 组件装置及其制造方法
CN1866629A (zh) 半导体装置及其制造方法
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1825575A (zh) 散热器、电子元件封装和制造散热器的方法
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1155067C (zh) 半导体器件的生产方法
US9123629B2 (en) Chip package and method for forming the same
CN1224097C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1279821A (zh) 应力衰减型电子元器件、布线板及其安装体
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
JP2010114256A (ja) 半導体装置、および半導体装置の製造方法
CN1809923A (zh) 微引线框封装及制造微引线框封装的方法
CN1675761A (zh) 具有芯片级封装外壳的半导体器件
CN1812080A (zh) 覆晶构装的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Infinrong Science and Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070404

Termination date: 20160804

CF01 Termination of patent right due to non-payment of annual fee