DE10003670A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE10003670A1
DE10003670A1 DE10003670A DE10003670A DE10003670A1 DE 10003670 A1 DE10003670 A1 DE 10003670A1 DE 10003670 A DE10003670 A DE 10003670A DE 10003670 A DE10003670 A DE 10003670A DE 10003670 A1 DE10003670 A1 DE 10003670A1
Authority
DE
Germany
Prior art keywords
chip
chip unit
interposer
semiconductor
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10003670A
Other languages
English (en)
Inventor
Gerold Kloetzig
Kay Schoene
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WICHMANN WORKX AG INFORMATION
Original Assignee
WICHMANN WORKX AG INFORMATION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WICHMANN WORKX AG INFORMATION filed Critical WICHMANN WORKX AG INFORMATION
Priority to DE10003670A priority Critical patent/DE10003670A1/de
Publication of DE10003670A1 publication Critical patent/DE10003670A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Bei einem Halbleiterbauelement ist eine Chipeinheit (10) vorgesehen, die auf ihrer Vorderseite (12) erste Bondinseln (18) und auf ihrer Rückseite (14) zweite Bondinseln (22) aufweist. Ein Interposer (30) ist fest mit der Vorderseite (32) der Chipeinheit (10) verbunden. Erste Bonddrähte (50) sind zwischen den ersten Bondinseln (18) und den ersten Kontaktinseln (46) gezogen und verlaufen durch einen Durchbruch (36) im Interposer (30). Zweite Bonddrähte (52) sind zwischen den zweiten Bondinseln (22) und den zweiten Kontaktinseln (48) gezogen. Ein Speichermodul weist derartige Halbleiterbauelemente auf. Ein Herstellungsverfahren dient insbesondere zur Herstellung eines solchen Halbleiterbauelements.

Description

Die Erfindung betrifft das Gebiet der integrierten Schaltungen und insbesondere das Gebiet der Gehäusetechnik für Halbleiterchips. Speziell ist die Erfindung für Halbleiterbauelemente vorgesehen, die eine geringe Baugröße für dicht gepackte Schaltungsanordnungen aufweisen. Zum Beispiel können dies Bauelemente mit einem üblicherweise als Micro Ball Grid Array oder auch als CSP (Chip Size Package bzw. Chip Scale Package) bezeichneten Gehäuse sein.
Um in modernen Geräten eine große Funktionalität und Arbeitsgeschwindigkeit bei geringer Baugröße zu erreichen, werden Halbleiterbauelemente in Gehäusen für eine große Packungsdichte eingesetzt. Weitere wichtige Aspekte sind der mecha­ nische Schutz der Halbleiterchips und die Toleranz gegenüber thermisch-mechani­ schen Belastungen. Ferner soll das Gehäuse eine hohe Arbeitsfrequenz des Halb­ leiterchips ermöglichen.
Aus dem deutschen Gebrauchsmuster DE 299 02 754 U1 sind mehrere Ausgestal­ tungen eines Halbleiterbauelements bekannt. Ein Halbleiterchip ist an seiner Vor­ derseite auf einen Interposer aufgeklebt, so daß mindestens ein Durchbruch des Interposers über mindestens einem Bondinselbereich des Halbleiterchips zu liegen kommt. Bonddrähte sind durch den mindestens einen Durchbruch gezogen und verbinden die Bondinseln des Halbleiterchips mit Kontaktinseln des Interposers, die ihrerseits mit Anschlüssen für die Außenkontaktierung des Bauteils verbunden sind.
Solche Halbleiterbauelemente gemäß DE 299 02 754 U1 stellen schon einen er­ heblichen Fortschritt dar. Es ist jedoch Aufgabe der Erfindung, diese Halbleiterbau­ elemente nochmals zu verbessern und besonders hinsichtlich der erzielbaren Packungs- und Integrationsdichte zu optimieren. Vorzugsweise soll das erfin­ dungsgemäße Bauelement ferner kostengünstig und für hohe Frequenzen geeig­ net sein.
Die der Erfindung zugrundeliegende Aufgabenstellung wird durch ein Halbleiter­ bauelement mit den Merkmalen des Anspruchs 1, ein Speichermodul mit den Merkmalen des Anspruchs 11 und ein Verfahren zur Herstellung eines Halb­ leiterbauelements mit den Merkmalen des Anspruchs 12 gelöst. Die abhängigen Ansprüche definieren bevorzugte Ausführungsformen der Erfindung.
Die Erfindung beruht auf der Grundidee, beide Seiten der Chipeinheit des Halb­ leiterbauelements zu nutzen. Dadurch verdoppelt sich die für Schaltungsstrukturen der Chipeinheit zur Verfügung stehende Fläche ohne Vergrößerung der Fläche der Chipeinheit und damit ohne (flächenmäßige) Vergrößerung des Bauelements. Möglicherweise wird das Bauelement ein wenig dicker, was jedoch für die meisten Anwendungsfällen unproblematisch ist.
Somit verbessert die Erfindung die erzielbare Packungsdichte erheblich. Um die gleiche Leistungssteigerung mit einem üblichen, nur einseitig benutzten Halbleiter­ chip zu erhalten, müßte die Chipfläche und damit auch die Größe des gesamten Bauelements verdoppelt werden, was sich nachteilig auf die erzielbare Packungs­ dichte auswirken würde. Außerdem bedingt die Produktion eines Chips mit doppel­ ter Größe einen überproportional größeren Aufwand als die Herstellung eines doppelseitigen Chips oder zweier einseitiger Chips. Schließlich werden bei zu großen zusammenhängenden Chipflächen wegen der langen Signalwege auch die erzielbaren Taktfrequenzen nachteilig beeinflußt.
Dem Anmelder ist gegenwärtig nicht bekannt, ob Chipeinheiten mit doppelseitigen Schaltungsstrukturen bereits hergestellt wurden. Auf jeden Fall werden solche Einheiten in der Praxis nicht in nennenswertem Umfang verwendet. Das Verdienst der Erfindung ist es damit zumindest, ein praktikables Gehäuse für doppelseitige Chipeinheiten vorzuschlagen.
Die Begriffe "Vorderseite" und "Rückseite" der Chipeinheit sind im vorliegenden Text nur aus Gründen der klareren Darstellung verwendet worden. Die erfindungs­ gemäß eingesetzte Chipeinheit ist, wie bereits erwähnt, doppelseitig. Dies heißt, daß beide Seiten der Chipeinheit zumindest Bondinseln (und in bevorzugten Ausführungsformen auch aktive Strukturen) aufweisen, so daß jede der Seiten als Vorder- oder Rückseite bezeichnet werden könnte. Im hier verwendeten Sinne soll daher als die "Vorderseite" der Chipeinheit die mit dem Interposer verbundene Seite angesehen werden, und als die "Rückseite" die entgegengesetzte Seite.
In bevorzugten Ausgestaltungen ragt der Interposer seitlich über die Chipeinheit hinaus, wodurch ein guter mechanischer Schutz erzielt wird. Der Überstand des Interposers kann beispielsweise mindestens 0,5 mm oder mindestens 1 mm oder mindestens 2 mm und höchstens 6 mm oder höchstens 10 mm betragen. Die zweiten Kontaktinseln sind vorzugsweise auf der Rückseite des Interposers in dem überstehenden Bereich angeordnet.
In bevorzugten Ausführungsformen sind die ersten und/oder zweiten Bondinseln in je einem zentralen Bereich der entsprechenden Chipseite angeordnet. Hinsichtlich der Vorderseite der Chipeinheit lassen sich dadurch in Verbindung mit einem ebenfalls zentral gelegenen Durchbruch im Interposer sehr kurze Bonddrahtlängen erzielen. Im Hinblick auf die Rückseite der Chipeinheit sind bei einem zentralen Bondinselbereich längere Bonddrähte erforderlich, die jedoch immer noch kurz genug für heute übliche Halbleiterbauelemente (z. B. asynchrone Speicher oder synchrone Speicher mit Frequenzen von 66 MHz oder 100 MHz) sind. Die Bond­ drähte sind von den Bondinseln bevorzugt abwechselnd in zwei Richtungen ge­ führt, um den effektiven Abstand der Bonddrähte voneinander zu erhöhen.
Bei einer weiteren Ausgestaltung der Erfindung ist die Chipeinheit zumindest teilweise von einem Glob Top (Vergußmasse) umgeben. Der Interposer besteht bevorzugt aus einem üblichen Leiterplattenmaterial oder Material mit leiterplat­ tenähnlichen Eigenschaften. Wichtige Kriterien für die Materialwahl sind eine gute mechanische Bearbeitbarkeit und gute Eigenschaften (z. B. Formstabilität) auch bei höheren Temperaturen.
In bevorzugten Ausführungsformen wird eine Vielzahl von Halbleiterbauelementen aus einer Interposerplatte gefertigt. Insbesondere kann dabei vorgesehen sein, die Halbleiterbauelemente erst nach dem Aufbringen eines Glob Tops zu trennen und zu individualisieren.
Die Chipeinheit weist bevorzugt auf ihrer Vorder- und Rückseite außer den Bond­ inseln auch aktive (Halbleiter-)strukturen auf. Dabei kann die Chipeinheit wahl­ weise durch Zusammenkleben von zwei einseitigen Halbleiterchips gebildet sein oder aus einem doppelseitigen Halbleiterchip bestehen. Die Art der aktiven Struk­ turen kann entweder auf beiden Seiten der Chipeinheit gleich sein oder sich unter­ scheiden.
Das erfindungsgemäße Speichermodul ist in bevorzugten Ausgestaltungen gemäß der Intel PC SDRAM Spezifikation und/oder der JEDEC-Spezifikation 21-C, Abschnitt 4: "Multi-Chip Memory Modules & Cards" ausgestaltet (verfügbar unter http://developer.intel.com/design/chipsets/memory/sdram.htm beziehungsweise http://www.jedec.org/download/pub21/default.htm).
In bevorzugten Weiterbildungen ist das erfindungsgemäße Speichermodul und/oder das Herstellungsverfahren mit Merkmalen weitergebildet, die den gerade beschriebenen und/oder in den abhängigen Vorrichtungsansprüchen genannten Merkmalen entsprechen.
Weitere Merkmale, Vorteile und Aufgaben der Erfindung gehen aus der folgenden detaillierten Beschreibung mehrerer Ausführungsbeispiele und Ausführungsalter­ nativen hervor. Es wird auf die schematischen Zeichnungen verwiesen, in denen zeigen:
Fig. 1 eine Draufsicht auf die Vorderseite eines Halbleiterbauelements nach einem ersten Ausführungsbeispiel der Erfindung,
Fig. 2 eine Ansicht der Rückseite des Halbleiterbauelements nach Fig. 1,
Fig. 3 eine Schnittdarstellung des in Fig. 1 gezeigten Halbleiterbauelements entlang der Linie III-III,
Fig. 4 eine Draufsicht auf eine Interposerplatte zur Herstellung von fünfundzwanzig Interposern,
Fig. 5 eine vergrößerte Schnittdarstellung entlang der Linie V-V in Fig. 4 in einer späteren Stufe des Fertigungsprozesses, und
Fig. 6 eine Schnittdarstellung ähnlich wie Fig. 3 in einem abgewandelten Ausfüh­ rungsbeispiel.
Das in Fig. 1 bis Fig. 3 gezeigte Halbleiterbauelement weist eine Chipeinheit 10 auf. Die Chipeinheit 10 hat sowohl auf ihrer Vorderseite 12 als auch auf ihrer Rückseite 14 aktive Strukturen, beispielsweise je ein integriertes Speicherfeld. An einem zentralen Bereich 16 der Vorderseite 12 ist die Chipeinheit 10 mit ersten Bondinseln 18 (Pads) versehen. Entsprechend sind in einem zentralen Bereich 20 der Rückseite 14 zweite Bondinseln 22 ausgebildet. Die ersten und zweiten Bond­ inseln 18, 22 sind im hier beschriebenen Ausführungsbeispiel zentral in je einer Reihe angeordnet. In Ausführungsalternativen können die ersten und/oder die zweiten Bondinseln 18, 22 jedoch auch in mehreren parallel oder rechtwinklig zueinander verlaufenden Reihen angeordnet sein.
Ein Interposer 30, der aus einem Leiterplattenmaterial mit ebener Vorder- und Rückseite 32, 34 besteht, ist fest mit der Chipeinheit 10 verbunden, beispielsweise durch eine Klebeverbindung. Eine solche feste Verbindung ist aufgrund der guten thermischen Anpassung von Chipeinheit 10 und Interposer 30 möglich. Über dem zentralen Bondinselbereich 16 der Chipeinheit 10 weist der Interposer 30 einen zentral angeordneten Durchbruch 36 auf, der die Gestalt eines langgestreckten, an beiden Schmalseiten abgerundeten Spalts oder Rechtecks hat. Die Vorderseite 12 der Chipeinheit 10 ist an beiden Seiten des Durchbruchs 36 flächig an die Rück­ seite 34 des Interposers 30 geklebt.
Um eine gute mechanische Stabilität und eine gute Schutzwirkung für die Chip­ einheit 10 zu gewährleisten, trennt der Durchbruch 36 den Interposer 30 nicht vollständig. Vielmehr sind die beiden Seitenbereiche des Interposers 30, die sich über den bondinselfreien Bereichen an der Vorderseite 12 der Chipeinheit 10 befinden, durch zwei Stege an je einer Schmalseite des Durchbruchs 36 mitein­ ander verbunden. Der Interposer 30 ist hinsichtlich der Außenabmessungen (d. h., ohne Berücksichtigung des Durchbruchs 36) flächenmäßig größer als die Chip­ einheit 10. Genauer gesagt, weist der Interposer 30 auf jeder Seite einen Über­ stand (überstehender Bereich 38) über die Chipeinheit 10 auf. Dieser Überstand beträgt im hier beschriebenen Ausführungsbeispiel ungefähr 2 mm und in Aus­ führungsvarianten zwischen 0,5 mm und 10 mm.
Der Interposer 30 dient zum elektrischen Anschluß des Halbleiterbauelements an eine Leiterplatte und ist deshalb an seiner Vorderseite 32 mit Außenanschlüssen 40 versehen, die in Form von Feldern (Arrays) auf beiden Seiten des Durchbruchs 36 (also z. B. in Fig. 1 rechts bzw. links der Längsseiten des Durchbruchs 36) an­ geordnet sind. Die Außenanschlüsse 40 sind im hier beschriebenen Ausführungs­ beispiel als Lotkugeln (Micro Balls) ausgestaltet, die sich auf Kontaktflächen 42 befinden. In Ausführungsalternativen können statt der Lotkugeln auch Polymer­ hügel oder Lotdepots als Außenanschlüsse 40 dienen.
Die Kontaktflächen 42 für die Außenanschlüsse 40 befinden sich an der Vorder­ seite 32 des Interposers 30. Die Kontaktflächen 42 sind mit Leiterbahnen 44 ver­ bunden, die teils nur zu ersten Kontaktinseln 46 auf der Vorderseite 32 des Inter­ posers 30, teils nur zu zweiten Kontaktinseln 48 auf der Rückseite 34 des Inter­ posers 30, und teils zu mindestens einer ersten und mindestens einer zweiten Kontaktinsel 46, 48 verlaufen. Die Leiterbahnen 44 sind dabei sowohl auf der Oberfläche als auch im inneren Volumen des Interposers 30 geführt (in den Figu­ ren sind beispielhaft nur einige wenige Leiterbahnen 44 gezeigt). Mit anderen Wor­ ten ist der Interposer 30 also als mehrlagige (z. B. zwei-, vier- oder sechslagige) Leiterplatte mit den erforderlichen Leiterbahnen (einschließlich Durchkontaktierun­ gen) ausgestaltet. Die Leiterbahnen. 44 bestehen im hier beschriebenen Ausfüh­ rungsbeispiel aus Kupfer und sind im Interesse einer besseren Kontaktierbarkeit auf der Oberfläche vergoldet.
Die ersten Kontaktinseln 46 sind seitlich unmittelbar neben dem Durchbruch 36 im Interposer 30 angeordnet, also z. B. in Fig. 1 rechts bzw. links der Längsseite des Durchbruchs 36. Die zweiten Kontaktinseln 48 sind im hier beschriebenen Ausfüh­ rungsbeispiel am Rand des Interposers 30 auf dessen Rückseite 34 gelegen, genauer gesagt im Bereich 38 des Überstands des Interposers 30 über die Chip­ einheit 10.
Erste Bonddrähte 50 sind durch den Durchbruch 36 von je einer ersten Bondinsel 18 der Chipeinheit 10 zu je einer ersten Kontaktinsel 46 rechts oder links des Durchbruchs 36 gezogen. Die ersten Bonddrähte 50 verlaufen dabei von der Reihe der ersten Bondinseln 18 abwechselnd zu einer linken bzw. rechten Kon­ taktinsel 46, so daß die Gefahr einer unerwünschten Berührung von zwei ersten Bonddrähten 50 vermieden wird.
Zweite Bonddrähte 52 sind von den zweiten Bondinseln 22 zu den zweiten Kon­ taktinseln 48 gezogen (in Fig. 2 sind der besseren Deutlichkeit halber nur einige dieser zweiten Bonddrähte 52 gezeigt). Dabei verlaufen die zweiten Bonddrähte 52 entlang der Rückseite 14 der Chipeinheit 10, dann um die rückseitige Kante der Chipeinheit 10 und schließlich an den Seitenflächen der Chipeinheit 10. Wieder sind im hier beschriebenen Ausführungsbeispiel die zweiten Bonddrähte 52 ab­ wechselnd zu einer linken bzw. rechten Kontaktinsel 48 gezogen, um den effekti­ ven Abstand der zweiten Bonddrähte 52 voneinander zu erhöhen. Als Material für die ersten und zweiten Bonddrähte 50, 52 dient Gold- oder Aluminiumdraht.
Der Durchbruch 36 ist mit einer an sich bekannten Vergußmasse 54 gefüllt, die auch die ersten Bonddrähte 50 umhüllt und gegen Beschädigungen schützt. Eine Lötstopmaske 56 bedeckt die Vorderseite 32 des Interposers 30, wobei die Kon­ taktflächen 42 und ein innerer Bereich 58 um den Durchbruch 36 und die daran anschließenden ersten Kontaktinseln 46 freigehalten werden. Die Ränder der Lötstopmaske 56 bilden am freigehaltenen Bereich 58 eine Begrenzung für die Vergußmasse 54.
An der Rückseite des Halbleiterbauelements befindet sich weitere Vergußmasse, die ein Glob Top 60 bildet (in Fig. 2 ist das Glob Top 60 aus Gründen der klareren Darstellung nicht gezeigt). Das Glob Top 60 umschließt im hier beschriebenen Ausführungsbeispiel den überstehenden Bereich 38 des Interposers 30, die Seiten der Chipeinheit 10, die Rückseite 14 der Chipeinheit 10 und die zweiten Bond­ drähte 52. Durch die Kombination des Überstands 38 des Interposers 30 mit dem Glob Top 60 wird ein guter mechanischer Schutz des Halbleiterbauelements bei geringer Baugröße erreicht. Im hier beschriebenen Ausführungsbeispiel fällt die Dicke des Glob Tops 60 über den überstehenden Bereich 38 hinweg etwas, aber nicht wesentlich ab. Diese besonders vorteilhafte Form wird dadurch erreicht, daß nach dem unten noch genauer beschriebenen Herstellungsverfahren das Glob Top 60 für mehrere Halbleiterbauelemente schon vor der Vereinzelung dieser Bau­ elemente aufgetragen wird.
Damit die Montage des Halbleiterbauelements nicht behindert wird, müssen die ersten Bonddrähte 50 relativ dicht an der Oberfläche der ersten Kontaktinseln 46 geführt werden, und auch die Vergußmasse 54 darf nur wenig über die Vorder­ seite 32 des Interposers 30 hinausragen. Ebenso sollten die zweiten Bonddrähte 52 nahe an der Rückseite 14 der Chipeinheit 10 geführt werden, damit die Ge­ samtdicke des Halbleiterbauelements gering bleibt, auch wenn das Glob Top 60 die zweiten Bonddrähte vollständig einhüllt. In Ausführungsvarianten kann eine isolierende und/oder schützende Schicht auf der Rückseite 14 der Chipeinheit 10 vorgesehen sein, um insbesondere Beschädigungen der zweiten Bonddrähte 52 an den Kanten der Chipeinheit 10 zu verhindern.
Die Chipeinheit 10 besteht im hier beschriebenen Ausführungsbeispiel aus zwei Halbleiterchips 70, 80. Die Halbleiterchips 70, 80 sind übliche, einseitige Chips. Dies heißt, daß je eine Seite 72, 82 ("Vorderseite") der Halbleiterchips 70, 80 aktive Strukturen aufweist, während die andere Seite 74, 84 ("Rückseite") nicht strukturiert ist. Die Halbleiterchips 70, 80 sind an ihren Rückseiten 74, 84 zusam­ mengeklebt. Die mit aktiven Strukturen und den ersten Bondinseln 18 versehene Seite 72 des ersten Halbleiterchips 70 bildet die Vorderseite 12 der Chipeinheit 10, und die mit aktiven Strukturen und den zweiten Bondinseln 22 versehene Seite 82 des zweiten Halbleiterchips 80 bildet die Rückseite 14 der Chipeinheit 10.
In manchen Ausführungsformen sind die Halbleiterchips 70, 80 identische Chips. Wenn es sich beispielsweise um Speicherchips handelt, weisen die damit herge­ stellten Halbleiterbauelemente die doppelte Speicherkapazität wie übliche Bauele­ mente mit diesen Chips auf. Die Anzahl der Außenanschlüsse 40 braucht nicht oder nur geringfügig erhöht zu werden, weil viele Eingangssignale (z. B. Adreß­ signale) von einem Außenanschluß 40 über eine sich verzweigende Leiterbahn 44 sowohl an den ersten als auch an den zweiten Halbleiterchip 70, 80 geleitet werden. Es sind jedoch auch Ausführungsalternativen vorgesehen, in denen sich die Halbleiterchips 70, 80 voneinander unterscheiden. Zum Beispiel kann es sich um einen Prozessorchip und einen dazu benötigten Unterstützungsbaustein oder einen Cache-Speicher handeln.
In weiteren Ausführungsformen besteht die Chipeinheit 10 aus einem einzigen Halbleiterchip, der beidseitig aktive Strukturen aufweist. Solche Chips können auf bestehenden Fertigungsanlagen hergestellt werden, indem ein Wafer zunächst dem normalen Herstellungsprozeß unterzogen wird, um Halbleiterstrukturen auf einer Seite herzustellen. Diese Seite wird dann passiviert und mit einer stabilen Schutzschicht versehen. Der Wafer wird umgedreht und ein zweites Mal in der Fertigungsanlage bearbeitet, um die noch nicht bearbeitete Seite ebenfalls mit aktiven Strukturen zu versehen. Bei diesem zweiten Bearbeitungsvorgang darf natürlich die Schutzschicht auf der ersten Seite nicht beschädigt werden. Zuletzt wird die genannte Schutzschicht entfernt, um die Bondinseln auf beiden Seiten des Halbleiterchips zugänglich zu machen.
Im folgenden wird ein Ausführungsbeispiel eines Herstellungsverfahrens beschrie­ ben, mit dem sich mehrere erfindungsgemäße Halbleiterbauelemente gleichzeitig und kostengünstig herstellen lassen. Dieses Verfahren geht von einer in Fig. 4 gezeigten Interposerplatte 90 aus, auf der mehrere (in Fig. 4 fünfundzwanzig) Interposer 30 mit geringem Abstand zueinander ausgebildet werden.
Die Interposerplatte 90 besteht aus einem leiterplattenähnlichen Material, das auch für typische Trägerplatinen eingesetzt wird, z. B. einem der als FR4-Epoxy oder FR5-Epoxy oder BT bekannten Materialien. Für jeden der späteren Interposer 30 wird ein Durchbruch 36 in die Interposerplatte 90 eingearbeitet, beispielsweise durch Fräsen oder Stanzen. Außerdem wird auf der Vorderseite der Interposer­ platte 90 für jeden späteren Interposer 30 die Lötstopmaske 56 aufgetragen, wobei die ersten Kontaktflächen 42 und der Bereich 58 freigehalten werden. Um eine besonders dicke Lötstopmaske 56 zu erhalten, wird in Ausführungsvarianten ent­ weder ein spezieller Lötstoplack verwendet, oder es werden mehrere (vorzugs­ weise zwei) Lackschichten aufgetragen.
Nun wird hinter jeden Durchbruch 36 der Interposerplatte 90 eine Chipeinheit 10 aufgeklebt, so daß sich der Durchbruch 36 genau über den ersten Bondinseln 18 befindet. Als Klebstoff wird ein an sich bekanntes Epoxy-Harz verwendet. Jede Chipeinheit 10 kann, wie oben schon erwähnt, entweder aus einem einzigen Halb­ leiterchip oder aus zwei ebenfalls mit Epoxy-Harz zusammengeklebten Halbleiter­ chips 70, 80 bestehen.
In einem folgenden Schritt wird die elektrische Verbindung in Form der ersten und zweiten Bonddrähte 50, 52 durch ein an sich bekanntes Bond-Verfahren herge­ stellt. Hierbei werden die ersten Bonddrähte 50 für jede Chipeinheit 10 durch den entsprechenden Durchbruch 36 hindurch von den ersten Bondinseln 18 zu den ersten Kontaktinseln 46 gezogen, und die zweiten Bonddrähte 52 werden von den zweiten Bondinseln 22 an der Rückseite 14 der Chipeinheit 10 entlang und um deren Seiten herum zu den zweiten Kontaktinseln 48 gezogen.
Nach dem gerade beschriebenen Bonden wird die Vergußmasse 54 in jeden Durchbruch 36 der Interposerplatte 90 und in den daran anschließenden, frei­ gehaltenen Bereich 58 der Lötstopmaske 56 gefüllt. Die ersten Bonddrähte 50 werden dadurch vollständig von der Vergußmasse 54 eingehüllt und so fixiert und geschützt. In einer Ausführungsalternative können diese Schritte auch durchge­ führt werden, wenn zwar schon die ersten Bonddrähte 50 angebracht sind, die zweiten Bonddrähte 52 aber noch nicht.
Vor oder nach dem Vergießen der Durchbrüche 36 werden die Glob Tops 60 aufgebracht. Dazu kann die gleiche Vergußmasse wie für die Durchbrüche 36 oder ein anderes Material verwendet werden. Im hier beschriebenen Ausführungsbei­ spiel wird auf die Interposerplatte 90 eine durchgehende Schicht der Vergußmasse aufgetragen, um Glob Tops 60 zu bilden, die die Rückseiten der fertigen Halblei­ terbauelemente vollständig bedecken. Die Zwischenräume zwischen den Chipein­ heiten 10 werden dabei zumindest zum großen Teil ausgefüllt, so daß die Glob- Top-Masse eine ebene oder nur leicht wellige Oberfläche bildet. Dieser Zustand ist in der Schnittdarstellung von Fig. 5 gezeigt.
In Ausführungsalternativen können statt einer durchgehenden Schicht auch nur einzelne Flecken aus Glob-Top-Masse aufgetragen werden. Diese Flecken kön­ nen wahlweise nur die Chipeinheiten 10 oder nur die Zwischenräume zwischen diesen Chipeinheiten 10 bedecken. Im erstgenannten Fall laufen die Glob Tops 60 zu den Seiten der Interposer 30 hin flach aus, was eine Beschädigung der Glob Tops 60 beim späteren Trennen der Interposerplatte 90 vermeidet. Im zweit­ genannten Fall bedecken die Glob Tops 60 die Chipeinheiten 10 nicht vollständig. Die aktiven Strukturen auf der Rückseite 14 der Chipeinheiten 10 und die zweiten Bonddrähte 52 müssen dann auf andere Weise geschützt werden.
Nach dem Aushärten der Glob-Top-Masse werden die Halbleiterbauelemente getrennt, indem die Interposerplatte 90 mit der darauf befindlichen Glob-Top- Masse an Trennbereichen 92 durchschnitten wird (z. B. durch Sägen oder mittels eines Lasers). Die Trennbereiche 92, die in Fig. 4 und Fig. 5 durch gestrichelte Linien angedeutet sind, verlaufen mit geringem Abstand von den Seiten der Chip­ einheiten 10 durch die vorzugsweise vergossenen Zwischenräume. Der genannte Abstand bestimmt den Überhang 38 des Interposers 30 bei dem fertiggestellten Bauteil und beträgt beispielsweise 2 mm. Die so gebildeten Halbleiterbauelemente werden nun individualisiert. Während in Ausführungsalternativen die Außen­ anschlüsse 40 erst jetzt auf die Kontaktflächen 42 aufgebracht werden (z. B. durch Siebdruck oder ein Lotschwallverfahren), findet dieser Schritt im hier beschriebenen Ausführungsbeispiel noch vor der Trennung der Interposerplatte 90, aber nach dem Aufbringen der Lötstopmaske 56 statt.
Wie bereits erwähnt, können die aktiven Strukturen der Chipeinheit 10 auf deren Vorder- und Rückseite 12, 14 gleich oder unterschiedlich sein (unabhängig davon, ob die Chipeinheit 10 ihrerseits aus einem oder mehreren Halbleiterchips besteht).
Fig. 6 zeigt eine Ausführungsvariante, bei der die zweiten Bondinseln 22 auf der Rückseite 14 der Chipeinheit 10 nicht zentral, sondern in zwei Reihen am rechten bzw. linken Rand der Chipeinheit 10 angeordnet sind. Mit anderen Worten weist die Rückseite 14 zwei Bondinselbereiche 20 in je einem Randbereich der Chip­ einheit 10 auf. Auch in dieser Ausführungsvariante sind die zweiten Bonddrähte 52 von den Bondinselbereichen 20 zu den zweiten Kontaktinseln 48 geführt. Die zweiten Bonddrähte 52 sind jedoch wesentlich kürzer als bei der Ausgestaltung nach Fig. 3, wodurch die erzielbare Taktfrequenz (wegen der geringeren Indukti­ vität und Kapazität der zweiten Bonddrähte 52) zunimmt. Besonders bei dieser Ausgestaltung kann auch ein Glob Top 60 vorgesehen sein, das nur die Ränder der Chipeinheit 10 umschließt und die Rückseite 14 nicht vollständig bedeckt.
Gegenwärtig sind am Markt sowohl Halbleiterchips mit zentral angeordneten Bondinseln ("center bonded") als auch Chips mit Bondinseln am Rand ("edge bonded") verfügbar. Wegen der guten elektrischen Eigenschaften der Ausfüh­ rungsform nach Fig. 6 ist es besonders vorteilhaft, zwei Chips in je einer dieser Ausgestaltungen zu kombinieren (z. B. einen Prozessor mit Bondinseln am Rand und einen Cache-Speicher mit Bondinseln in der Mitte). Es ist zu erwarten, daß auch im wesentlichen identische Chips in beiden genannten Ausführungen ver­ fügbar werden. Dann können beispielsweise zwei funktionsgleiche Speicherchips in je einer "center bonded"- und einer "edge bonded"-Variante gemäß Fig. 6 kombiniert werden, um ein Speichermodul mit doppelter Kapazität zu erhalten.
In weiteren Ausführungsalternativen ist an der Vorderseite 12 der Chipeinheit 10 statt oder zusätzlich zu dem zentralen Bondinselbereich 16 mindestens ein weite­ rer Bondinselbereich vorgesehen. Beispielsweise kann die Vorderseite 12, ähnlich zu der Ausgestaltung der Rückseite 14 in Fig. 6, zwei seitliche Bondinselbereiche aufweisen. In diesen Ausführungsformen weist der Interposer 30 je einen Durch­ bruch über jedem der Bondinselbereiche an der Vorderseite 12 auf, also beispiels­ weise zwei seitliche Durchbrüche, wenn zwei seitliche Bondinselbereiche vorhan­ den sind. Die in diesem Absatz genannten Gestaltungen der Vorderseite 12 und des Interposers 30 können mit einer Gestaltung der Rückseite 14 entweder nach Fig. 3 oder nach Fig. 6 oder nach den oben beschriebenen Ausführungsalter­ nativen kombiniert werden.
Die in der obigen Beschreibung von Ausführungsbeispielen enthaltenen Einzel­ heiten sollen nicht als Einschränkungen des Schutzbereichs der Erfindung auf­ gefaßt werden, sondern vielmehr als Beispiele von bevorzugten Ausführungs­ formen. Viele andere Abwandlungen sind möglich und für den Fachmann offen­ sichtlich. Der Bereich der Erfindung soll deshalb nicht durch die dargestellten Aus­ führungsbeispiele bestimmt werden, sondern durch die anhängenden Ansprüche und ihre Äquivalente.

Claims (15)

1. Halbleiterbauelement mit
  • - einer Chipeinheit (10), die auf ihrer Vorderseite (12) erste Bondinseln (18) und auf ihrer Rückseite (14) zweite Bondinseln (22) aufweist,
  • - einem Interposer (30), der
  • - mit der Vorderseite (32) der Chipeinheit (10) fest verbunden ist,
  • - mindestens einen Durchbruch (36) aufweist, der über den ersten Bondinseln (18) der Chipeinheit (10) angeordnet ist, und
  • - erste und zweite Kontaktinseln (46, 48) sowie damit elektrisch verbundene Anschlüsse (40) für die Außenkontaktierung des Halbleiterbauelements aufweist,
  • - ersten Bonddrähten (50), die zwischen den ersten Bondinseln (18) und den ersten Kontaktinseln (46) gezogen sind und durch den mindestens einen Durchbruch (36) verlaufen, und
  • - zweiten Bonddrähten (52), die zwischen den zweiten Bondinseln (22) und den zweiten Kontaktinseln (48) gezogen sind.
2. Halbleiterbauelement nach Anspruch 1, bei dem der Interposer (30) seitlich über die Chipeinheit (10) hinausragt.
3. Halbleiterbauelement nach Anspruch 2, bei dem die zweiten Kontaktinseln (48) auf der Rückseite (34) des Interposers (30) in dem über die Chipeinheit (10) hinausragenden Bereich (38) angeordnet sind.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die ersten und/oder die zweiten Bondinseln (18, 22) in einem zentralen Bereich (16, 20) der jeweiligen Seite (12, 14) der Chipeinheit (10) angeordnet sind.
5. Halbleiterbauelement nach den Ansprüchen 3 und 4, bei dem die zweiten Bonddrähte (52) zwischen den zweiten Bondinseln (22) und wechselseitig je einer zweiten Kontaktinsel (48) auf einer bzw. der anderen Seite des Interposers (30) gezogen sind.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem die auf dem Interposer (30) befestigte Chipeinheit (10) zumindest teilweise mit einem Glob Top (60) umgeben ist.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem bei der Herstellung mehrere Interposer (30) auf einer gemeinsamen Interposerplatte (90) ausgebildet sind, wobei die Interposerplatte (90) nach einem Aufkleben der Chip­ einheiten (10) in einzelne Halbleiterbauelemente teilbar ist.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, bei dem die Chipeinheit (10) auf ihrer Vorder- und Rückseite (12, 14) aktive Strukturen aufweist.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem die Chipeinheit (10) aus zwei miteinander verbundenen Halbleiterchips (70, 80) be­ steht, wobei eine aktive Strukturen aufweisende Seite (72) des ersten Halbleiter­ chips (70) die Vorderseite (12) der Chipeinheit (10) bildet und eine aktive Struk­ turen aufweisende Seite (82) des zweiten Halbleiterchips (80) die Rückseite (14) der Chipeinheit (10) bildet.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem die Chipeinheit (10) ein einstückiger Halbleiterchip mit aktiven Strukturen auf der Vorder- und der Rückseite (12, 14) ist.
11. Speichermodul mit mehreren Halbleiterbauelementen nach je einem der Ansprüche 1 bis 10.
12. Verfahren zur Herstellung eines Halbleiterbauelements, insbesondere eines Halbleiterbauelements nach einem der Ansprüche 1 bis 10, mit den Schritten:
- Bereitstellen einer Vielzahl von Chipeinheiten (10), von denen jede auf ihrer Vorderseite (12) erste Bondinseln (18) und auf ihrer Rückseite (14) zweite Bond­ inseln (22) aufweist,
  • - Bereitstellen einer Interposerplatte (90) mit einer Vielzahl von Durchbrüchen (36),
  • - Aufkleben der Vielzahl von Chipeinheiten (10) mit ihren Vorderseiten (12) auf die Interposerplatte (90), so daß mindestens je ein Durchbruch (36) der Interposerplatte (90) über den ersten Bondinseln (18) jeder Chipeinheit (10) angeordnet ist,
  • - Ziehen von ersten Bonddrähten (50) zwischen den ersten Bondinseln (18) und den ersten Kontaktinseln (46), wobei die ersten Bonddrähte (50) durch die Durchbrüche (36) der Interposerplatte (90) gezogen werden, und
  • - Ziehen von zweiten Bonddrähten (52) zwischen den zweiten Bondinseln (22) und den zweiten Kontaktinseln (48).
13. Verfahren nach Anspruch 12, mit den weiteren Schritten:
  • - Vergießen der Durchbrüche (36) der Interposerplatte (90) sowie der Zwi­ schenräume zwischen den Chipeinheiten (10), und
  • - Trennen der Interposerplatte (90) an den vergossenen Zwischenräumen zwischen den Chipeinheiten (10).
14. Verfahren nach Anspruch 12 oder Anspruch 13, bei dem zum Bereitstellen jeder Chipeinheit (10) zwei Halbleiterchips (70, 80) miteinander flächig verklebt werden, wobei eine aktive Strukturen aufweisende Seite (72) des ersten Halblei­ terchips (70) die Vorderseite (12) der Chipeinheit (10) bildet und eine aktive Struk­ turen aufweisende Seite (82) des zweiten Halbleiterchips (80) die Rückseite (14) der Chipeinheit (10) bildet.
DE10003670A 2000-01-28 2000-01-28 Halbleiterbauelement Withdrawn DE10003670A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10003670A DE10003670A1 (de) 2000-01-28 2000-01-28 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10003670A DE10003670A1 (de) 2000-01-28 2000-01-28 Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE10003670A1 true DE10003670A1 (de) 2001-08-09

Family

ID=7629005

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10003670A Withdrawn DE10003670A1 (de) 2000-01-28 2000-01-28 Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE10003670A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10139985A1 (de) * 2001-08-22 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10255289A1 (de) * 2002-11-26 2004-06-17 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung
CN1309060C (zh) * 2003-09-30 2007-04-04 印芬龙科技股份有限公司 半导体模块及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227995A (en) * 1989-07-18 1993-07-13 International Business Machines Corporation High density semiconductor memory module using split finger lead frame
US5767570A (en) * 1993-03-18 1998-06-16 Lsi Logic Corporation Semiconductor packages for high I/O semiconductor dies
US5814881A (en) * 1996-12-20 1998-09-29 Lsi Logic Corporation Stacked integrated chip package and method of making same
EP0883180A2 (de) * 1997-06-06 1998-12-09 Hitachi, Ltd. Halbleitervorrichtung und Verdrahtungsband für diese Vorrichtung
DE29902754U1 (de) * 1998-02-20 1999-05-06 Mikroelektronik Packaging Dresden GmbH, 01109 Dresden Häusung für ein Halbleiterchip
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227995A (en) * 1989-07-18 1993-07-13 International Business Machines Corporation High density semiconductor memory module using split finger lead frame
US5767570A (en) * 1993-03-18 1998-06-16 Lsi Logic Corporation Semiconductor packages for high I/O semiconductor dies
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US5814881A (en) * 1996-12-20 1998-09-29 Lsi Logic Corporation Stacked integrated chip package and method of making same
EP0883180A2 (de) * 1997-06-06 1998-12-09 Hitachi, Ltd. Halbleitervorrichtung und Verdrahtungsband für diese Vorrichtung
DE29902754U1 (de) * 1998-02-20 1999-05-06 Mikroelektronik Packaging Dresden GmbH, 01109 Dresden Häusung für ein Halbleiterchip

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10139985A1 (de) * 2001-08-22 2003-03-13 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
US6753594B2 (en) 2001-08-22 2004-06-22 Infineon Technologies Ag Electronic component with a semiconductor chip and fabrication method
DE10139985B4 (de) * 2001-08-22 2005-10-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10255289A1 (de) * 2002-11-26 2004-06-17 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung
US6977427B2 (en) 2002-11-26 2005-12-20 Infineon Technologies Ag Electronic component having stacked semiconductor chips in parallel, and a method for producing the component
CN1309060C (zh) * 2003-09-30 2007-04-04 印芬龙科技股份有限公司 半导体模块及其制造方法

Similar Documents

Publication Publication Date Title
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE10257707B4 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE3911711A1 (de) Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE102004001829A1 (de) Halbleitervorrichtung
EP1060513B1 (de) Halbleiterbauelement mit mehreren halbleiterchips
WO2000048249A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
EP1614158A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE102004009056A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
WO2005076319A2 (de) Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19781978B4 (de) Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung
DE10023823A1 (de) Multichip-Gehäuse
DE4234700A1 (de) Halbleiterkompaktanordnung
DE10255289A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal