DE10139985A1 - Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung

Info

Publication number
DE10139985A1
DE10139985A1 DE10139985A DE10139985A DE10139985A1 DE 10139985 A1 DE10139985 A1 DE 10139985A1 DE 10139985 A DE10139985 A DE 10139985A DE 10139985 A DE10139985 A DE 10139985A DE 10139985 A1 DE10139985 A1 DE 10139985A1
Authority
DE
Germany
Prior art keywords
electronic component
contact surfaces
semiconductor chip
rewiring
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10139985A
Other languages
English (en)
Other versions
DE10139985B4 (de
Inventor
Christian Hauser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10139985A priority Critical patent/DE10139985B4/de
Priority to US10/226,061 priority patent/US6753594B2/en
Publication of DE10139985A1 publication Critical patent/DE10139985A1/de
Application granted granted Critical
Publication of DE10139985B4 publication Critical patent/DE10139985B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (2) mit einem Halbleiterchip (4) und einer Umverdrahtungsplatte (8), die einen Bondkanal (86) für Bondverbindungen (10) zwischen Kontaktflächen (43) des Halbleiterchips (4) und Kontaktanschlussflächen (82) auf der Umverdrahtungsplatte (8) aufweist. Die Kontaktflächen verlaufen in einem ersten Abschnitt (44) in zwei parallelen Reihen und in wenigstens einem weiteren Abschnitt (45 bzw. 46) in einer Reihe. Beschrieben ist weiterhin ein Verfahren zur Herstellung des erfindungsgemäßen elektronischen Bauteils (2).

Description

  • Die Erfindung betrifft ein elektronisches Bauteil mit einem Halbleiterchip sowie ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
  • Bei der Herstellung von elektronischen Bauteilen mit Halbleiterchips werden häufig Umverdrahtungsplatten eingesetzt, die auf die aktive Chipoberfläche des Halbleiterchips unter Freilassung einer Durchgangsaussparung geklebt werden. Die Durchgangsaussparung dient dabei der Bereitstellung eines Bondkanals, so dass nach dem Aufkleben Bonddrähte von Kontaktflächen auf dem Halbleiterchip zu Kontaktanschlussflächen auf der Umverdrahtungsplatte gebondet werden können. Nach dem Aufkleben und dem Anbringen der Bondverbindungen wird der Bondkanal bzw. die Durchgangsaussparung in der Umverdrahtungsplatte mit einer Kunststoffmasse abgedeckt.
  • Mit zunehmender Miniaturisierung der Halbleiterchips bei gleichzeitig steigender Integration nimmt tendenziell die Anzahl von Kontaktflächen auf dem Chip zu. Da jedoch bei kleiner werdenden Chips nicht gleichzeitig die Bauteilgröße zunehmen soll, nimmt auf der Umverdrahtungsplatte die Leiterbahndichte je Fläche zu. Um mehr Kontaktanschlussflächen im Bondkanal unterzubringen, können diese in zwei oder mehr Reihen angeordnet sein, was jedoch einen breiteren Bondkanal erfordert und was daher wiederum die für Umverdrahtungsleiterbahnen zur Verfügung stehende Fläche verkleinert.
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil mit einem Halbleiterchip der gattungsgemäßen Art zu schaffen, das die Herstellung zuverlässiger Bondverbindungen ermöglicht, um die Nachteile des Standes der Technik zu überwinden.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Gemäß vorliegender Erfindung weist ein elektronisches Bauteil einen Halbleiterchip auf, der wenigstens eine aktive Vorderseite mit Halbleiterstrukturen aufweist. Mit seiner wenigstens einen aktiven Vorderseite ist der Halbleiterchip auf einer Umverdrahtungsplatte befestigt. Die Umverdrahtungsplatte weist eine längliche Durchgangsaussparung für Bondverbindungen zwischen Kontaktflächen auf der aktiven Vorderseite und Kontaktanschlussflächen auf einer dem Halbleiterchip abgewandten Umverdrahtungsebene der Umverdrahtungsplatte auf. Erfindungsgemäß verlaufen die Kontaktflächen in einem ersten Abschnitt der Durchgangsaussparung in zwei parallelen Reihen und in wenigstens einem weiteren Abschnitt in einer Reihe.
  • Diese Anordnung der Kontaktflächen ermöglicht eine teilweise eingeschnürte Kontur der Durchgangsaussparung und stellt damit an den eingeschnürten Stellen mehr Raum für Kontaktanschlussflächen der Umverdrahtungsebene zur Verfügung.
  • Bei einer ersten Ausführungsform der Erfindung sind die Kontaktflächen in einem mittleren ersten Abschnitt in zwei parallelen Reihen und in randseitigen zweiten bzw. dritten Abschnitten jeweils in nur einer Reihe angeordnet.
  • Im mittleren ersten Bereich der Durchgangsaussparung verlaufen die Kontaktflächen des Halbleiterchips in zwei parallelen Reihen, da hierbei mehr Platz für Kontaktanschlussflächen auf der Umverdrahtungsplatte zur Verfügung steht. In den randnahen zweiten bzw. dritten Abschnitten verlaufen die Kontaktflächen dagegen in nur einer Reihe, da hierbei tendenziell weniger Raum für Kontaktanschlussflächen zur Verfügung steht. Die Kontaktanschlussflächen, die mit den in zweiten und dritten Abschnitten verlaufenden Kontaktflächen in elektrischer Verbindung stehen, haben daher bei dieser Anordnung ausreichend Platz zur Verfügung.
  • Bei einer alternativen Ausführungsform der Erfindung sind die Kontaktflächen im mittleren ersten Abschnitt in einer Reihe und in den randseitigen zweiten und dritten Abschnitten jeweils in zwei parallelen Reihen angeordnet.
  • Auf diese Weise steht jeweils in den randseitigen zweiten und dritten Abschnitten, wo die Kontaktflächen des Halbleiterchips jeweils in zwei parallelen Reihen verlaufen, geringfügig weniger Platz für Kontaktanschlussflächen auf der Umverdrahtungsplatte zur Verfügung. Im mittleren ersten Abschnitt verlaufen die Kontaktflächen bei dieser Ausführungsform dagegen in nur einer Reihe, so dass an dieser Stellen mehr Raum für Kontaktanschlussflächen zur Verfügung steht. Die Kontaktanschlussflächen, die mit den im ersten Abschnitt verlaufenden Kontaktflächen in elektrischer Verbindung stehen, haben daher bei dieser Anordnung ausreichend Platz zur Verfügung.
  • Eine erfindungsgemäße Ausführungsform sieht vor, dass der Halbleiterchip Randseiten sowie eine Rückseite gegenüberliegend zur aktiven Vorderseite aufweist. Dabei ist weiterhin vorgesehen, dass die Kontaktflächen auf der aktiven Vorderseite eine Struktur und Anordnung aufweisen, an welche die Durchgangsaussparung der Umverdrahtungsplatte angepasst ist.
  • Diese erfindungsgemäße Ausführungsform hat den Vorteil, dass in Randbereichen ausreichend Fläche zwischen der Durchgangsaussparung und Außenkontakten verbleibt, um dazwischen Leiterbahnen der Umverdrahtungsstruktur führen zu können.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die Kontaktflächen auf dem Halbleiterchip über die Bondverbindungen mit Kontaktanschlussflächen auf der Umverdrahtungsplatte elektrisch verbunden sind, und dass die Kontaktanschlussflächen über Umverdrahtungsleitungen und Außenkontaktflächen des elektronischen Bauteils elektrisch verbunden sind.
  • Diese Ausführungsform weist insbesondere den Vorteil auf, dass mittels der Bondverbindungen schnelle und kostengünstige elektrische Verbindungen herstellbar sind. Die Durchgangsausparung in der Umverdrahtungsplatte ist vorzugsweise ein Bondkanal.
  • Eine weitere Ausführungsform der Erfindung sieht vor, dass die Durchgangsaussparung in der Umverdrahtungsplatte eine längliche Kontur aufweist, wobei ein mittlerer erster Bereich der Durchgangsaussparung mit den im mittleren ersten Abschnitt angeordneten Kontaktflächen korrespondiert, und wobei randseitige zweite bzw. dritte Bereiche der Durchgangsaussparung jeweils mit den in zweiten bzw. dritten Abschnitten angeordneten Kontaktflächen korrespondieren. Vorzugsweise ist weiterhin vorgesehen, dass die Durchgangsausparung im zweiten und dritten Bereich jeweils eine gegenüber dem ersten Bereich eingeschnürte Kontur aufweist.
  • Diese erfindungsgemäße Ausführungsform weist den Vorteil auf, dass für die Umverdrahtungsstruktur, die zwischen Kontaktanschlussflächen und Außenkontakten auf der Umverdrahtungsplatte angeordnet ist, ausreichend Raum zur Verfügung steht. Die Kontaktanschlussflächen können somit ausreichend groß ausgeführt sein, um jederzeit zuverlässige Bondverbindungen darauf anbringen zu können.
  • Bei einer weiteren erfindungsgemäßen Ausführungsform weisen die Bondverbindungen aus Bonddrähten auf Längsseiten der Durchgangsaussparung jeweils annähernd einheitliche Bonddrahtlängen auf, wodurch insbesondere der Vorteil entsteht, dass ein schnelles und zuverlässiges Bonden ermöglicht ist. Die annähernd gleichen Bonddrahtlängen gewährleisten zudem eine annähernd einheitliche Höhe der Bondverbindungen und somit ein ausreichend flaches elektronisches Bauteil.
  • Gemäß einer erfindungsgemäßen Ausführungsform grenzen die Kontaktanschlussflächen jeweils an die Längsseiten der Durchgangsaussparung und weisen jeweils annähernd gleiche Flächenabmessungen auf. Auf diese Weise ist jederzeit eine zuverlässige Bondverbindung auf jeder Kontaktanschlussfläche gewährleistet.
  • Eine typische Dicke der Umverdrahtungsplatte beträgt zwischen 150 µm und 300 µm. Die Umverdrahtungsplatte hat die Aufgabe, von mikroskopisch kleinen Kontaktanschlussflächen über Leiterbahnen die elektrischen Signale und Versorgungsströme des Halbleiterchips auf makroskopische Außenkontaktflächen zu übertragen. In diesem Zusammenhang werden unter mikroskopisch kleinen Dimensionen Strukturen verstanden, die nur unter einem Lichtmikroskop noch messbar sind, und unter makroskopisch werden Strukturen verstanden, die mit dem bloßen Auge erkennbar sind.
  • Eine weitere Ausführungsform der Erfindung sieht vor, dass die Umverdrahtungsplatte eine faserverstärkte Kunststoffplatte mit einer zu Kontaktanschlussflächen, Umverdrahtungsleitungen und Außenkontaktflächen strukturierten Metallkaschierung aufweist. Diese Ausführungsform hat aufgrund der Faserverstärkung den Vorteil, dass die Umverdrahtungsplatte beim Verpacken des elektronischen Bauteils mit einem Kunststoffgehäuse relativ formstabil bleibt und dadurch dem hohen Spritzdruck standhalten kann. Dieser Spritzdruck liegt in der Größenordnung von 8 MPa bis 15 MPa. Die strukturierte Metallkaschierung ist dabei auf der Unterseite der Umverdrahtungsplatte angebracht und mit Lötstopplack vor einem Metallisieren beim Löten der Außenkontakte geschützt. Lediglich die Außenkontaktflächen werden bis zum Anbringen der Außenkontakte sowohl von Lötstopplack als auch von Kunststoffmasse freigehalten.
  • In einer weiteren Ausführungsform der Erfindung besteht die Metallkaschierung aus Kupfer oder einer Kupferlegierung. Dieses hat den Vorteil, dass die Metallkaschierung galvanisch auf dem faserverstärkten Kunststoff der Umverdrahtungsplatte aufgebracht werden kann, und dass Kupfer eine relativ preiswerte Metallkaschierung in Bezug auf die Materialkosten darstellt.
  • Da Kupferoberflächen leicht oxidieren und deshalb weder für ein Bonden noch für ein Löten besonders geeignet sind, sind die Kontaktanschlussflächen, auf denen Bondverbindungen herzustellen sind, und die Außenkontaktflächen, auf die Außenkontakte zu löten sind, mit einer bondbaren bzw. lötbaren Beschichtung in einer weiteren Ausführungsform der Erfindung ausgestattet.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Bauteils gemäß einer der zuvor beschriebenen Ausführungsformen weist folgende Verfahrensschritte auf: Es wird ein erster Halbleiterchip mit Kontaktflächen auf einer aktiven Vorderseite bereitgestellt. Es wird eine Umverdrahtungsplatte mit einer, einen Bondkanal bildenden länglichen Durchgangsaussparung und mit einer Umverdrahtungsebene, bestehend aus Kontaktanschlussflächen, Umverdrahtungsleitungen und Außenkontaktflächen bereitgestellt.
  • Der Halbleiterchip wird auf der Umverdrahtungsplatte befestigt, wobei die Kontaktflächen des Halbleiterchips in der Durchgangsaussparung der Umverdrahtungsplatte positioniert werden. Danach werden Bondverbindungen zwischen den Kontaktflächen auf dem Halbleiterchip und den Kontaktanschlussflächen auf der Umverdrahtungsplatte hergestellt. Schließlich wird die Durchgangsaussparung unter Einbettung der Bondverbindungen mit einer Kunststoffmasse aufgefüllt.
  • Dieses erfindungsgemäße Verfahren hat insbesondere den Vorteil, dass damit kompakte elektronische Bauteile auf zuverlässige Weise herstellbar sind.
  • Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens werden die Bondverbindungen mit den Bonddrähten auf den Längsseiten der Durchgangsaussparung unter Beibehaltung annähernd einheitlicher Bonddrahtlängen angebracht. Damit ist der Vorteil verbunden, dass stabile und flache Bondverbindungen hergestellt werden können, die zu einem flachen elektronischen Bauteil führen.
  • Zusammenfassend ergeben sich die folgenden Aspekte der vorliegenden Erfindung. Um die im Zuge zunehmender Miniaturisierung kleiner werdenden Halbleiterchips mit den weitgehend gleich groß bleibenden Außenkontakten (z. B. Kontakthöcker oder dergl. bei sog. Ball Grid Arrays) mit einer zuverlässigen Umverdrahtung versehen zu können, müssen die Kontaktanschlussflächen auf der Umverdrahtungsebene eine gewisse Mindestgröße aufweisen. Andernfalls ist eine Bondkontaktierung schwierig und kann zu abnehmender Zuverlässigkeit der Kontakte führen. Die höher integrierten Halbleiterchips erfordern mehr Leiterbahnen innerhalb der Umverdrahtungsebene. Um dafür ausreichend Raum zur Verfügung zu stellen, können die Kontaktflächen des Halbleiterchips in nur einer Reihe angeordnet sein (sog. single pad row), wobei der Bondkanal entsprechend schmal ausgeführt sein kann.
  • Um die Kontaktanschlussflächen der Umverdrahtungsstruktur ausreichend groß ausführen zu können, sind gemäß vorliegender Erfindung die Kontaktflächen des Halbleiterchips abschnittsweise ein- bzw. zweireihig, d. h. in einer Kombination aus single und double pad row, angeordnet. In unkritischen Bereichen, wo ausreichend Raum für die Platzierung der Kontaktanschlussflächen zur Verfügung steht, d. h. in mittleren Bereichen, sind die Kontaktflächen zweireihig angeordnet. Dadurch können sehr viele Bondverbindungen auf relativ kleinem Raum geführt werden. In Außenbereichen sind die Kontaktflächen dagegen in jeweils nur einer Reihe angeordnet. Der Bondkanal kann entsprechend schmäler ausgestaltet sein und lässt dadurch ausreichend Fläche zwischen Bondkanal und Außenkontaktflächen (sog. ball landing pads) zur Unterbringung der Leiterbahnstrukturen zur Verfügung.
  • Diese Gestaltung erfordert keinerlei Modifikationen in der Herstellung der Umverdrahtungsplatte bzw. in der Herstellung der elektronischen Bauteile mit Halbleiterchips. Es ist eine Miniaturisierung von Chips mit passendem Gehäuse ohne eine Technologieänderung möglich, ohne dass dadurch zusätzliche Kosten entstehen.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • Fig. 1 zeigt eine erste Ausführungsform eines erfindungsgemäßen elektronischen Bauteils von seiner Unterseite her.
  • Fig. 2 zeigt einen Detailausschnitt aus Fig. 1.
  • Fig. 3 zeigt einen schematischen Querschnitt des elektronischen Bauteils gemäß den Fig. 1 und 2.
  • Fig. 4 zeigt eine alternative Ausführungsform eines erfindungsgemäßen elektronischen Bauteils.
  • Fig. 5 zeigt eine weiter Ausführungsform des erfindungsgemäßen elektronischen Bauteils.
  • Fig. 1 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung ohne Kunststoffabdeckung auf einer Durchgangsaussparung 81 für einen Bondkanal 86. Die Unterseite des elektronischen Bauteils 2 wird von einer Umverdrahtungsplatte 8 gebildet, deren äußere Begrenzung bzw. Ränder hier zur besseren Übersichtlichkeit nicht dargestellt sind. Eine aktive Vorderseite 41 eines Halbleiterchips 4 ist in Fig. 1 im Bereich der Durchgangsaussparung 81 zu sehen, da diese Durchgangsaussparung 81 in die Umverdrahtungsplatte 8 eingebracht ist und zur Erleichterung der Darstellung noch keine Kunststoffabdeckung auf der Durchgangsaussparung 81 angebracht ist. Somit wird auf der aktiven Vorderseite 41 in der Durchgangsaussparung 81 die Anordnung von Kontaktflächen 43 des Halbleiterchips 4 sichtbar.
  • Diese Kontaktflächen 43 sind mikroskopisch klein, so dass sie mit bloßem Auge nicht messbar sind und haben Dimensionen, die nur mit einem Lichtmikroskop bestimmbar werden. Diese Kontaktflächen 43 in der Durchgangsaussparung 81 sind mittels Bondverbindungen 10 mit Kontaktanschlussflächen 82 auf der Unterseite 93 der Umverdrahtungsplatte 8 verbunden. Auch die Kontaktanschlussflächen 82 auf der Umverdrahtungsplatte 8 haben mikroskopisch kleine Dimensionen und sind über Umverdrahtungsleitungen 84 mit Außenkontaktflächen 85 verbunden, die eine makroskopische Dimension, d. h. mit bloßem Auge messbare Dimensionen, aufweisen. Auf diese Außenkontaktflächen 85 können Außenkontakte angebracht werden, die in dieser Darstellungsform der Fig. 1 weggelassen sind.
  • Gut erkennbar ist in dieser Ansicht der in drei Bereiche 87, 88 und 89 unterteilte Bondkanal 86 sowie die teilweise in zwei Reihen und teilweise einreihig geführten Kontaktflächen 43. In einem mittleren ersten Abschnitt 44, der mit dem ersten Bereich 87 korrespondiert, sind die Kontaktflächen 43 jeweils in zwei gegenüberliegenden parallelen Reihen geführt. In randseitigen zweiten bzw. dritten Abschnitten 45, 46, die mit zweiten bzw. dritten Bereichen 88, 89 der Durchgangsaussparung 81 korrespondieren, sind die Kontaktflächen 43 jeweils in nur einer Reihe geführt. Die Durchgangsaussparung 81 ist jeweils im zweiten und dritten Bereich 88, 89 gegenüber dem mittleren ersten Bereich 87 eingeschnürt, so dass die jeweils an Längsseiten 91 der Durchgangsaussparung 81 grenzenden Kontaktanschlussflächen 82 auch am zweiten und dritten Bereich 88, 89 ausreichend groß ausgeführt sein können.
  • Um bei gegebener Anordnung der Außenkontaktflächen 85 sowie der notwendigen Umverdrahtungsleitungen 84, die jeweils eine Mindestbreite beanspruchen, zu ausreichend großen Kontaktanschlussflächen 82 im oberen und unteren Randbereich der Durchgangsaussparung zu gelangen, ist diese an ihren Längsenden jeweils eingeschnürt, wodurch mehr Raum für ausreichend große Kontaktanschlussflächen 82 zur Verfügung steht.
  • Fig. 2 zeigt einen Detailausschnitt der unteren Hälfte der Fig. 1, wobei hier zusätzlich der Halbleiterchip 4 durch eine unterbrochene Linie um die Umverdrahtungsstruktur angedeutet ist. Die Gestaltung der Kontaktanschlussflächen 82 wird in dieser vergrößerten Ansicht besonders gut deutlich. Diese sind im zweiten Bereich 88 der Durchgangsaussparung 81 sowie im hier nicht dargestellten dritten Bereich 89 im Wesentlichen ebenso groß wie im mittleren ersten Bereich 87 ausgeführt. Dies ist nur deshalb möglich, weil die Durchgangsaussparung 81 im zweiten Bereich 88 enger ausgeführt ist, und weil die Kontaktflächen 43 im zweiten Abschnitt 45 in nur einer Reihe angeordnet sind. Die Bondverbindungen 10 führen im zweiten Abschnitt 45 (sowie im hier nicht dargestellten dritten Abschnitt 46) jeweils abwechselnd zu Kontaktanschlussflächen 82 auf beiden Seiten des Bondkanals 86.
  • Fig. 3 zeigt in einem schematischen Querschnitt die erste Ausführungsform des elektronischen Bauteils 2 entlang der Schnittlinie A-A der Fig. 2, jedoch bereits mit einer Kunststoffabdeckung 12. Komponenten, welche die gleichen Funktionen wie in den Fig. 1 und 2 erfüllen, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der Querschnitt in Fig. 3 entlang der Schnittlinie A-A der Fig. 2 zeigt das Grundkonzept eines elektronischen Bauteils als BOC-Bauteil (Board-On-Chip). Die Unterseite des elektronischen Bauteils 2 ist gleichzeitig die Unterseite 93 der Umverdrahtungsplatte 8, die aus drei Schichten besteht, nämlich einer faserverstärkten Kunststoffplatte 96, einer strukturierten Kupferkaschierung in Form einer Umverdrahtungsebene 83 und einer strukturierten Lötstoppschicht 95.
  • Die strukturierte Kupferkaschierung in Form der Umverdrahtungsebene 83 weist, wie in den Fig. 1 und 2 bereits gezeigt, Kontaktanschlussflächen 82, Umverdrahtungsleitungen 84 und Außenkontaktflächen 85 auf. Die strukturierte Lötstoppschicht 95 lässt die Außenkontaktflächen 85 und die Kontaktanschlussflächen 82 frei, so dass auf den Außenkontaktflächen 85 ein Außenkontakt 14 als Kontaktball oder Kontakthöcker angebracht werden kann. Auf den freigehaltenen Kontaktanschlussflächen 82 können Bondverbindungen 10 in Form von Bonddrähten 11 angebracht werden, welche die Kontaktanschlussflächen 82 mit Kontaktflächen 43 auf der aktiven Vorderseite 41 des Halbleiterchips 4 verbinden. Die Kunststoffabdeckung 12 schützt die Bonddrähte 11 vor mechanischen und korrosiven Beschädigungen. Der Außenkontakt 14 ist in dieser Ausführungsform der Erfindung höher als die Kunststoffabdeckung 12, um zu gewährleisten, dass der Außenkontakt 14 für die Kontaktgabe ausreichende Überhöhung über der Unterseite des elektronischen Bauteils aufweist.
  • Fig. 4 zeigt eine alternative Ausführungsform der Umverdrahtungsebene 83, bei der die Kontaktanschlussflächen 82 an den äußeren Rändern der Längsseiten 91 der Durchgangsaussparung 81 so klein sind, dass eine zuverlässige Kontaktierung mittels Bonddrähten bereits Schwierigkeiten bereiten kann. Die Kontaktflächen 43 des Halbleiterchips 4 sind in zwei parallelen Reihen angeordnet, so dass die Durchgangsaussparung 81 über ihre ganze Länge eine gleichmäßige Breite aufweisen muss. Aus diesem Grund steht bei gegebener Platzierung der Außenkontaktflächen 85 und zwingend erforderlichen Mindestbreiten der Umverdrahtungsleitungen in den Randbereichen der Durchgangsaussparung 81 nur sehr wenig Raum für Kontaktanschlussflächen 82 zur Verfügung.
  • Fig. 5 zeigt eine alternative Anordnung der Umverdrahtungsebene 83, die gegenüber der Ausführungsform gemäß Fig. 4 gleich positionierte Außenkontaktflächen 85 aufweist. Die Kontaktflächen 43 des Halbleiterchips 4 sind jedoch nur in einem mittleren ersten Abschnitt 44 in zwei parallelen Reihen ausgeführt. In randseitigen zweiten und dritten Abschnitten 45, 46 sind die Kontaktflächen 43 dagegen einreihig ausgeführt, was eine in diesem zweiten und dritten Bereichen 88, 89 schmäler ausgeführte Durchgangsaussparung 81 ermöglicht. Diese lässt daher mehr Raum für Kontaktanschlussflächen 82, die entsprechend größer ausgeführt sind. Auf diese Weise ist jederzeit eine zuverlässige Kontaktierung mit Bonddrähten 11 zur elektrischen Verbindung zwischen Kontaktanschlussflächen 82 und Kontaktflächen 43 ermöglicht.
  • Somit ist auch eine Miniaturisierung von Halbleiterchips mit passendem Gehäuse möglich, ohne dass hierzu eine Technologieänderung erforderlich ist. Auch wird der Herstellungsprozess für das Substrat nicht geändert.
  • Entgegen der in den Fig. 1 bis 5 dargestellten Ausführungsformen können bei einer alternativen Ausgestaltung der Erfindung die Kontaktflächen 43 im mittleren ersten Abschnitt 44 in nur einer Reihe verlaufen. Dafür ist es auch möglich, dass die Kontaktflächen 43 in den randseitigen zweiten und dritten Abschnitten 45, 46 jeweils in zwei parallelen Reihen geführt sind. Die Durchgangsaussparung 81 ist in diesem Fall in den zweiten und dritten Bereichen 88, 89 entsprechend breiter als im ersten Bereich 87.
  • Ein Verfahren zu Herstellung des elektronischen Bauteils 2 mit einem Halbleiterchip 4, der mit einer, Halbleiterstrukturen aufweisenden, aktiven Vorderseite 41 auf einer Umverdrahtungsplatte 8 befestigt ist, die eine längliche Durchgangsaussparung 81 für Bondverbindungen 10 zwischen Kontaktflächen 43 auf der aktiven Vorderseite 41 und Kontaktanschlussflächen 82 auf einer dem Halbleiterchip 4 abgewandten Umverdrahtungsebene 83 der Umverdrahtungsplatte 8 aufweist, wobei die Kontaktflächen 43 in einem mittleren ersten Abschnitt 44 in zwei parallelen Reihen und in randseitigen zweiten bzw. dritten Abschnitten 45 bzw. 46 jeweils in einer Reihe verlaufen, sind folgende Verfahrensschritte vorgesehen. Nach dem Bereitstellen eines Halbleiterchips 4 mit Kontaktflächen 43 auf seiner, Halbleiterstrukturen aufweisenden aktiven Vorderseite 41 wird eine Umverdrahtungsplatte 8 mit einer, einen Bondkanal 86 bildenden länglichen Durchgangsaussparung 81 und mit einer Umverdrahtungsebene 83, bestehend aus Kontaktanschlussflächen 82, Umverdrahtungsleitungen 84 und Außenkontaktflächen 85 bereitgestellt.
  • Der Halbleiterchip 4 wird auf der Umverdrahtungsplatte 8 unter Positionierung der Kontaktflächen 43 des Halbleiterchips 4 in der Durchgangsaussparung 81 der Umverdrahtungsplatte 8 befestigt. Danach werden Bondverbindungen 10 zwischen den Kontaktflächen 43 auf dem Halbleiterchip 4 und den Kontaktanschlussflächen 82 auf der Umverdrahtungsplatte 8 hergestellt. Schließlich wird die Durchgangsaussparung 81 unter Einbettung der Bondverbindungen 10 mit einer Kunststoffmasse 12 aufgefüllt.
  • Die Bondverbindungen 10 mit den Bonddrähten 11 auf den Längsseiten 91 der Durchgangsaussparung 81 werden vorzugsweise unter Beibehaltung annähernd einheitlicher Bonddrahtlängen angebracht. Bezugszeichenliste 2 Elektronisches Bauteil
    4 Halbleiterchip
    41 aktive Vorderseite
    42 Rückseite
    43 Kontaktfläche
    44 erster Abschnitt
    45 zweiter Abschnitt
    46 dritter Abschnitt
    8 Umverdrahtungsplatte
    81 Durchgangsaussparung
    82 Kontaktanschlussfläche
    83 Umverdrahtungsebene
    84 Umverdrahtungsleitung
    85 Außenkontaktfläche
    86 Bondkanal
    87 erster Bereich
    88 zweiter Bereich
    89 dritter Bereich
    91 Längsseite
    92 Oberseite
    93 Unterseite
    94 Haftschicht
    95 Lötstoppschicht
    96 Kunststoffplatte
    10 Bondverbindung
    11 Bonddraht
    12 Kunststoffmasse
    14 Außenkontakt
    D Dicke (der Umverdrahtungsplatte)

Claims (18)

1. Elektronisches Bauteil (2) mit einem Halbleiterchip (4), der mit einer, Halbleiterstrukturen aufweisenden, aktiven Vorderseite (41) auf einer Umverdrahtungsplatte (8) befestigt ist, die eine längliche Durchgangsaussparung (81) für Bondverbindungen (10) zwischen Kontaktflächen (43) auf der aktiven Vorderseite (41) und Kontaktanschlussflächen (82) auf einer dem Halbleiterchip (4) abgewandten Umverdrahtungsebene (83) der Umverdrahtungsplatte (8) aufweist, wobei die Kontaktflächen (43) in einem ersten Abschnitt (44) in zwei parallelen Reihen und in wenigstens einem weiteren Abschnitt (45 bzw. 46) in einer Reihe verlaufen.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktflächen (43) des Halbleiterchips (4) in einem mittleren ersten Abschnitt (44) in zwei parallelen Reihen und in randseitigen zweiten bzw. dritten Abschnitten (45 bzw. 46) jeweils in einer Reihe verlaufen.
3. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktflächen (43) des Halbleiterchips (4) in einem mittleren ersten Abschnitt (44) in einer Reihe und in randseitigen zweiten bzw. dritten Abschnitten (45 bzw. 46) jeweils in zwei parallelen Reihen verlaufen.
4. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (4) Randseiten (47, 48, 49) sowie eine Rückseite (42) gegenüber liegend zur aktiven Vorderseite (41) aufweist, wobei die Kontaktflächen (43) auf der aktiven Vorderseite (41) eine Struktur und Anordnung aufweisen, an welche die Durchgangsaussparung (81) der Umverdrahtungsplatte (8) angepasst ist.
5. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktflächen (43) auf dem Halbleiterchip (4) über die Bondverbindungen (10) mit Kontaktanschlussflächen (82) auf der Umverdrahtungsplatte (8) elektrisch verbunden sind, und die Kontaktanschlussflächen (82) über Umverdrahtungsleitungen (84) und Außenkontaktflächen (85) des elektronischen Bauteils (2) elektrisch verbunden sind.
6. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Durchgangsaussparung (81) in der Umverdrahtungsplatte (8) ein Bondkanal (86) ist.
7. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Durchgangsaussparung (81) in der Umverdrahtungsplatte (8) eine längliche Kontur aufweist, wobei ein mittlerer erster Bereich (87) der Durchgangsaussparung (81) mit den im mittleren ersten Abschnitt (44) angeordneten Kontaktflächen (43) korrespondiert, und wobei randseitige zweite bzw. dritte Bereiche (88 bzw. 89) der Durchgangsaussparung (81) jeweils mit den in zweiten bzw. dritten Abschnitten (45 bzw. 46) angeordneten Kontaktflächen (43) korrespondieren.
8. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Durchgangsaussparung (81) im zweiten und dritten Bereich (88, 89) jeweils eine gegenüber dem ersten Bereich (87) eingeschnürte Kontur aufweist.
9. Elektronisches Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Durchgangsaussparung (81) im ersten Bereich (87) eine gegenüber den zweiten und dritten Bereichen (88, 89) eingeschnürte Kontur aufweist.
10. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Bondverbindungen (10) aus Bonddrähten (11) auf Längsseiten (91) der Durchgangsaussparung (81) jeweils annähernd einheitliche Bonddrahtlängen aufweisen.
11. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktanschlussflächen (82) jeweils an die Längsseiten (91) der Durchgangsaussparung (81) grenzen und jeweils annähernd gleiche Flächenabmessungen aufweisen.
12. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Umverdrahtungsplatte (8) eine Dicke (D) zwischen 150 µm und 300 µm aufweist.
13. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Umverdrahtungsplatte (8) faserverstärkten Kunststoff mit einer zu Kontaktanschlussflächen (82), Umverdrahtungsleitungen (84) und Außenkontaktflächen (85) strukturierten Metallkaschierung aufweist.
14. Elektronisches Bauteil nach Anspruch 13, dadurch gekennzeichnet, dass die Metallkaschierung Kupfer oder eine Kupferlegierung aufweist.
15. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktanschlussflächen (82) und die Außenkontaktflächen (85) jeweils eine lötbare bzw. bondbare Beschichtung aufweisen.
16. Verfahren zur Herstellung eines elektronischen Bauteils (2) mit einem Halbleiterchip (4), der mit einer, Halbleiterstrukturen aufweisenden, aktiven Vorderseite (41) auf einer Umverdrahtungsplatte (8) befestigt ist, die eine längliche Durchgangsaussparung (81) für Bondverbindungen (10) zwischen Kontaktflächen (43) auf der aktiven Vorderseite (41) und Kontaktanschlussflächen (82) auf einer dem Halbleiterchip (4) abgewandten Umverdrahtungsebene (83) der Umverdrahtungsplatte (8) aufweist, wobei die Kontaktflächen (43) in einem ersten Abschnitt (44) in zwei parallelen Reihen und in wenigstens einem weiteren Abschnitt (45 bzw. 46) in einer Reihe verlaufen, und wobei das Verfahren folgende Verfahrensschritte aufweist:
- Bereitstellen eines Halbleiterchips (4) mit Kontaktflächen (43) auf seiner aktiven Vorderseite (41),
- Bereitstellen einer Umverdrahtungsplatte (8) mit einer, einen Bondkanal (86) bildenden länglichen Durchgangsaussparung (81) und mit einer Umverdrahtungsebene (83), bestehend aus Kontaktanschlussflächen (82), Umverdrahtungsleitungen (84) und Außenkontaktflächen (85),
- Befestigen des Halbleiterchips (4) auf der Umverdrahtungsplatte (8) unter Positionierung der Kontaktflächen (43) des Halbleiterchips (4) in der Durchgangsaussparung (81) der Umverdrahtungsplatte (8),
- Herstellen von Bondverbindungen (10) zwischen den Kontaktflächen (43) auf dem Halbleiterchip (4) und den Kontaktanschlussflächen (82) auf der Umverdrahtungsplatte (8) und
- Auffüllen der Durchgangsaussparung (81) unter Einbettung der Bondverbindungen (10) mit einer Kunststoffmasse (12).
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Bondverbindungen (10) mit den Bonddrähten (11) auf den Längsseiten (91) der Durchgangsaussparung (81) unter Beibehaltung annähernd einheitlicher Bonddrahtlängen angebracht werden.
18. Verfahren nach einem der Ansprüche 16 oder 17 zur Herstellung eines elektronischen Bauteils (2) gemäß einem der Ansprüche 1 bis 15.
DE10139985A 2001-08-22 2001-08-22 Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung Expired - Fee Related DE10139985B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10139985A DE10139985B4 (de) 2001-08-22 2001-08-22 Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
US10/226,061 US6753594B2 (en) 2001-08-22 2002-08-22 Electronic component with a semiconductor chip and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10139985A DE10139985B4 (de) 2001-08-22 2001-08-22 Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10139985A1 true DE10139985A1 (de) 2003-03-13
DE10139985B4 DE10139985B4 (de) 2005-10-27

Family

ID=7695470

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10139985A Expired - Fee Related DE10139985B4 (de) 2001-08-22 2001-08-22 Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (1) US6753594B2 (de)
DE (1) DE10139985B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10224124A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
KR20070088266A (ko) * 2004-12-03 2007-08-29 로무 가부시키가이샤 반도체 장치
US20060157866A1 (en) * 2005-01-20 2006-07-20 Le Thoai T Signal redistribution using bridge layer for multichip module
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
TWI656812B (zh) * 2017-08-23 2019-04-11 和碩聯合科技股份有限公司 電路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473198A (en) * 1993-06-11 1995-12-05 Hitachi, Ltd. Semiconductor memory device bonding pad arrangement
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
DE10003670A1 (de) * 2000-01-28 2001-08-09 Wichmann Workx Ag Information Halbleiterbauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501316B2 (ja) * 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
EP0903780A3 (de) 1997-09-19 1999-08-25 Texas Instruments Incorporated Verfahren und Vorrichtung für drahtgebondete Verpackung für integrierte Schaltung
US6054767A (en) 1998-01-13 2000-04-25 Lsi Logic Corp. Programmable substrate for array-type packages
US6429528B1 (en) * 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6081429A (en) 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
JP2001110937A (ja) 1999-10-13 2001-04-20 Eastern Co Ltd 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473198A (en) * 1993-06-11 1995-12-05 Hitachi, Ltd. Semiconductor memory device bonding pad arrangement
US6210992B1 (en) * 1999-08-31 2001-04-03 Micron Technology, Inc. Controlling packaging encapsulant leakage
DE10003670A1 (de) * 2000-01-28 2001-08-09 Wichmann Workx Ag Information Halbleiterbauelement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2001110937 A. In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
DE10139985B4 (de) 2005-10-27
US20030038352A1 (en) 2003-02-27
US6753594B2 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE19644297A1 (de) Halbleiterbauelement
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
WO2005109499A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE3913221A1 (de) Halbleiteranordnung
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
EP0865081A2 (de) Verfahren zum Herstellen von elektronischen Elementen
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE3917707A1 (de) Elektronisches modul und verfahren zu seiner herstellung
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee