DE19709259B4 - Mehrlagiges Bodenanschlussgehäuse - Google Patents

Mehrlagiges Bodenanschlussgehäuse Download PDF

Info

Publication number
DE19709259B4
DE19709259B4 DE19709259A DE19709259A DE19709259B4 DE 19709259 B4 DE19709259 B4 DE 19709259B4 DE 19709259 A DE19709259 A DE 19709259A DE 19709259 A DE19709259 A DE 19709259A DE 19709259 B4 DE19709259 B4 DE 19709259B4
Authority
DE
Germany
Prior art keywords
layer
contact surfaces
ground connection
layer ground
connection housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19709259A
Other languages
English (en)
Other versions
DE19709259A1 (de
Inventor
Park Kyei Suwon Chan
Kil-Sub Roh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19709259A1 publication Critical patent/DE19709259A1/de
Application granted granted Critical
Publication of DE19709259B4 publication Critical patent/DE19709259B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Mehrlagiges Bodenanschlussgehäuse mit Baugruppe, mit den folgenden Merkmalen:
a) zwei oder mehr Halbleiterchips, welche eine Anzahl von Kontaktflächen aufweisen;
b) eine isolierende Schaltungsschicht, welche
(i) eine isolierende Basisschicht mit einer Anzahl von Durchgangslöchern umfasst,
(ii) eine Anzahl von ersten Metalleitungen, welche auf oberen und unteren Stirnseiten der Basisschicht gebildet sind,
(iii) eine Anzahl von vorstehenden, leitenden inneren Kontaktierungsstellen, die entsprechend auf den ersten Metalleitungen ausgebildet sind und die entsprechend mit den Kontaktflächen jedes Halbleiterchips verbunden sind,
(iv) eine Anzahl von vorstehenden, leitenden äußeren Kontaktflächen, die auf den ersten Metalleitungen in einem vorbestimmten Abstand von der Anzahl von inneren Kontaktflächen ausgebildet sind, und
(v) eine Anzahl von zweiten Metalleitungen, welche an der Wandoberfläche der Anzahl von Durchgangslöchern zum Verbinden mit den inneren Kontaktflächen jedes Halbleiterchips ausgebildet sind, zur gegenseitigen elektrischen Verbindung von inneren Kontaktflächen, die auf den oberen und unteren Oberflächen der Basisschicht angeordnet...

Description

  • Die vorliegende Erfindung betrifft Gehäuse mit Baugruppen für Halbleiter bzw. Halbleitererzeugnisse, und genauer ein mehrlagiges Gehäuse mit Bodenanschluss mit Baugruppe, welches eine Anschlussfassung bzw. Leiterrahmen aufweist, dessen äußere Zuleitungen an dem unteren Abschnitt des Gehäusekörpers freigelegt bzw. ungeschützt sind.
  • Die meisten der üblichen Gehäuse für Halbleiter sind von der Art, bei der ein Halbleiterchip bzw. ein integrierter Schaltkreis mit einem Harz bzw. Kunstharz, wie z. B. einer Epoxyformmischung formgepresst bzw. gegossen wird, welche "Single-In-Line"-Gehäuse (SIP-Gehäuse) genannt werden. Die üblichen Gehäuse weisen eine Anschlussfassung auf, deren äußere bzw. herausführende Zuleitungen von dem Gehäusekörper hervorstehen, um so einen Weg für einen Signalaustausch zwischen dem Chip und externen Einrichtungen zu schaffen.
  • Ein solches herkömmliches Gehäuse für einen Halbleiter wird mit Hilfe der folgenden Verfahrensschritte hergestellt: einem Die-bonding-Schritt, wobei der Halbleiterchip auf die Chip-Kontaktstelle bzw. Die-pad einer Anschlussfassung aufgesetzt wird; einem Drahtkontaktierungsschritt ("wire-bonding"), wodurch der Halbleiterchip auf der Kontaktstelle mit der inneren Zuleitung unter Verwendung eines Metalldrahtes verbunden wird; einem Formpress- bzw. Gießschritt, wobei ein vorbestimmter Abschnitt mit Hilfe des Epoxyharzes verkapselt bzw. eingekapselt wird, welcher den Chip, die innere Zuleitung und den Metalldraht einschließt, um einen Gehäusekörper zu bilden; und einem Zuschneide- bzw. Ausbildeschritt, wobei Sperrbalken ("da bars"), welche jede Zuleitung der Anschlussfassung stützen bzw. tragen, zugeschnitten werden, um in zwei unabhängige Gehäuse zu trennen, während die äußeren Zuleitungen, welche von dem Gehäuse- bzw. Baugruppenkörper hervorstehen, in eine vorbestimmte Form gefalzt bzw. gefaltet werden.
  • Das so hergestellte Halbleitergehäuse wird durch Anpassung und Auflöten seiner äußeren bzw. herausführenden Zuleitungen an bzw. auf das Muster der Leiterplatte aufgesetzt, um dadurch Signaleingabe- und Signalausgabeoperationen von bzw. nach den externern Bauelementen bzw. Geräten zu ermöglichen.
  • Das zuvor beschriebene Halbleitergehäuse ist jedoch nur für das Aufsetzen eines einzigen Chips geeignet, weil ein Die-pad bzw. eine Chipkontaktstelle der Anschlussfassung eine Fläche zum Aufsetzen nur eines einzigen Chips erfordert, und so eine Begrenzung hinsichtlich einer Vergrößerung seines Fassungsvermögens bzw. seiner Kapazität aufweist. Außerdem sollte die Chipkontaktstelle der Anschlussfassung bzw. des Leiterrah vergrößert werden, um zwei oder mehrere Chips in die oben genannte Struktur einzusetzen, was zu Begrenzungen bei der Verkleinerung der Gehäusegröße führt und in der Befriedigung des Bedürfnisses nach fortgeschrittenen Verfahren bei der Herstellung.
  • Weil die Größe des Gehäusekörpers und die Kontaktstift-Anordnung gemäß internationalen Normen festgelegt werden muss, weist das herkömmliche Halbleitergehäuse außerdem eine Begrenzung auf, indem es nicht geeignet ist, die Nachfrage des Anwenders nach spezifischen Lösungen bzw. Umständen, wie z. B. einer Umbelegung bzw. eines Wechsels einer Kontaktstift-Zeilenanordnung, befriedigen zu können.
  • Um das bekannte Problem eines Gehäuses mit vorstehenden Zuleitungen zu lösen, ist mittlerweile ein Bodenfassungsgehäuse vorgeschlagen worden, bei dem die äußere Zuleitung an dem unteren Abschnitt des Gehäusekörpers freigelegt bzw. ungeschützt ist. Dieses Gehäuse erfordert jedoch eine Chipkontaktstelle bzw. Die-Pad zum Stützen des Chips und einen Leitungsträger zum Stützen bzw. Tragen der Chipkontaktstelle, und es ist auch erforderlich, dass der Chip und die inneren Zuleitungen der Anschlussfassung miteinander mit Hilfe eines Metalldrahtes verbunden werden müssen. Dieses Gehäuse weist Probleme wegen einer Minderung der Zuverlässigkeit aufgrund des Eindringens von Feuchtigkeit durch Mikrolücken auf, welche zwischen den Leitungsträgern und dem Gehäuse bestehen, und aufgrund von Kontaktierungsausfällen zwischen dem Draht und der inneren Zuleitung, was zu Begrenzungen bei der Verkleinerung der Größe des Gehäuses führt. Weil das herkömmliche Bodenanschlussgehäuse in der Reihenfolge der Arbeitsschritte des Zuschneidens, Ausbildens, Formpressens bzw. Giessens und Zuschneidens hergestellt werden muss, erfordert dies außerdem die zusätzlichen Verfahrensschritte eines Erhitzens und Kratzens der Lötstelle.
  • Die EP 0 680 086 A2 offenbart eine verkapselte Halbleitervorrichtung in welcher mindestens ein Halbleiterchip auf jeweils beiden sich gegenüberliegenden Flächen der Leiterrahmeninsel eines Leitungsrahmens befestigt ist. Die Abgriffe der inneren Kontaktstellen erfolgen durch Kontaktierungsdrähte, die mit den äußeren Leitungen verbunden sind.
  • Die US-5,247,423 offenbart ein stapelbares dreidimensionales Mehrfach-Chip-Modul ohne Anschlussstifte, wobei jedes Trägersubstrat der Halbleitervorrichtung zu einem anderen Trägersubstrat an seinen Seiten zum Beispiel durch mit Lötmittel überzogenen Drähten elektrisch und mechanisch verbunden ist.
  • Die US-5,477,082 beschreibt ein biplanares Mehrfach-Chip-Modul, bestehend aus einem Hohlraumgehäuse, in welchem auf beiden Seiten eines flexiblen isolierenden Trägers zwei sich gegenüberliegende integrierte Schaltungen angebracht sind und mittels metallisierten Durchbohrungen im Träger miteinander elektrisch verbunden sind.
    •
  • Eine Aufgabe der vorliegenden Erfindung ist es, ein mehrlagiges Bodenanschlussgehäuse zu schaffen, welches ein noch leichteres, dünneres, kurzes und miniaturisiertes Gehäuse verkörpert, mit einem reduzierten Platzbedarf.
  • Die obige Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Erfindungsgemäß wird ein mehrlagiges Bodenanschlussgehäuse bereitgestellt, das einfach und kompakt zusammengesetzt werden kann und die Zuverlässigkeit erhöht.
  • Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung ebenso wie in der beigefügten Zeichnung dargelegt.
  • Folglich zielt die vorliegende Erfindung auf ein mehrlagiges Bodenanschlussgehäuse ab, das eines oder mehrere der Probleme aufgrund von Begrenzungen und Nachteilen des Standes der Technik im Wesentlichen behebt.
    •
  • Die nachfolgend beschriebenen Ausführungsformen der Erfindung dienen zusammen mit der Beschreibung dazu, die Grundzüge bzw. Prinzipien der Erfindung zu erklären.
  • Die Kurzbeschreibung der Figuren lautet wie folgt:
  • 1 ist eine Querschnittsansicht, welche den Aufbau eines mehrlagigen Gehäuses mit Bodenanschluss gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 ist eine Querschnittsansicht, welche den Aufbau eines mehrlagigen Bodenanschlussgehäuses gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 3A und 3B sind Schemazeichnungen, welche den unteren Abschnitt der herausführenden bzw. äußeren Zuleitung des mehrlagigen Bodenanschlussgehäuses gemäß der vorliegenden Erfindung zeigen;
  • 4 ist eine vergrößerte Querschnittsansicht, welche die wesentlichen Teile des mehrlagigen Bodenanschlussgehäuses gemäß der vorliegenden Erfindung zeigt;
  • 5A ist eine vergrößerte Vertikalschnittansicht, welche eine isolierende Schaltungsschicht zeigt, die in dem mehrlagigen Bodenanschlussgehäuse gemäß der vorliegenden Erfindung verwendet wird;
  • 5B ist eine Draufsicht von 5A;
  • 5C ist eine vergrößerte Querschnittsansicht, welche den Aufbau eines Durchgangsloches zeigt;
  • 6 ist eine Draufsicht, welche einen Leiterrahmen zeigt, der in dem mehrlagigen Bodenanschlussgehäuse gemäß der vorliegenden Erfindung verwendet wird; und
  • 7 ist eine Draufsicht, welche den Zustand unmittelbar nach dem Formpressen bzw. Giessen des mehrlagigen Bodenanschlussgehäuses gemäß der vorliegenden Erfindung zeigt.
  • Es wird nun detailliert Bezug genommen auf die bevorzugten Ausführungsformen der vorliegenden Erfindung, von denen Beispiele in den beigefügten Figuren dargestellt sind.
  • In den 1, 2, 3A und 3B ist gezeigt, wie die Halbleiterchips bzw. integrierten Schaltkreise 1 und 2 an den oberen und unteren Abschnitten einer isolierenden Schaltungsschicht 3 in einem seitenrichtigen bzw. "Gesicht-nach-unten"-Verfahren angebracht werden. Metallleitungsmuster bestehen auf den isolierenden Schaltungsschichten 3, um eine elektrische Verbindung zwischen den Kontaktierungspads bzw. Kontaktstellen der Halbleiterchips 1 und 2 zu schaffen. In dem seitenrichtigen Verfahren wird der obere Abschnitt des Chips, also der Abschnitt, in dem die Kontaktierungspad-Elektroden angeordnet sind, in Richtung der isolierenden Schaltungsschicht angeordnet. Die isolierende Schaltungsschicht 3 wird auch mit einer inneren Zuleitung bzw. einen inneren Anschlussdraht der Anschlussfassung verbunden, um einen Weg für einen elektrischen Signalaustausch zwischen den Chips 1 und 2 und externen Bauelementen bzw. Geräten zu bilden.
  • Ein anisotroper Leiter 5, welcher einen Harz bzw. Kunstharz und leitende Teilchen bzw. Partikel enthält, füllt den Abschnitt zwischen dem verbindenden Teil der Halbleiterchips 1 und 2, der isolierenden Schaltungsschicht 3, dem verbindenden Teil der isolierenden Schaltungsschicht 3 und der inneren Zuleitung 4 der Anschlussfassung, um die oben genannten Elemente elektrisch zu verbinden.
  • Ein vorbestimmter Bereich, welcher die Halbleiterchips 1 und 2, die isolierende Schaltungsschicht 3 und die innere Zuleitung 4 der Anschlussfassung enthält, wird mit Hilfe einer Gießmischung bzw. Formmasse verkapselt, um so einen Gehäusekörper 6 zu bilden. Vertiefungen bzw. Grübchen 6A mit einer vorbestimmten Größe werden auf einem unteren Abschnitt des Gehäusekörpers 6 gebildet, wobei zwei Spalten gemäß einer Spaltenanordnung von entsprechenden Pad-Elektroden und äußeren Zuleitungen 7 der Anschlussfassung jeweils innerhalb der Vertiefungen 6A angeordnet werden. Der Endabschnitt der äußeren Zuleitung 7 wird auswärts gerichtet von der Mitte des Gehäusekörpers gefaltet bzw. gefalzt, wobei eine äußere Zuleitung und eine anliegende äußere Zuleitung in einer Spalte in entgegengesetzten Richtungen gefaltet werden. Deren gefaltete Enden stellen Abschnitte dar, welche mit einem externen Bauelement bzw. Gerät elektrisch leitend verbunden werden sollen.
  • Der Aufbau der in dem oben genannten Gehäuse verwendeten isolierenden Schaltungsschicht 3 wird unter Bezugnahme auf die 4 und die 5A bis 5C beschrieben.
  • In den 4 und den 5A bis 5C wird gezeigt, dass die isolierende Schaltungsschicht 3 eine Basisschicht 3A aus einem Polymer und eine Metallleitung 3B aufweist, wobei die Metallleitung 3B an den oberen bzw. unteren Abschnitten der Basisschicht 3A ausgebildet ist. Wie in 5B gezeigt, ist eine Anzahl von inneren Pads bzw. Kontaktstellen 3C, die mit den Kontaktierungspads 1A und 1B verbunden werden sollen, und eine Anzahl von äußeren Pads 3D, welche mit den inneren Zuleitungen 4 aus 4 verbunden werden sollen, auf der Metallleitung 3B ausgebildet, um eine elektrische Verbindung zwischen den Halbleiterchips 1 und 2 und den inneren Zuleitungen 4 der Anschlussfassung zu bilden. Außerdem ist ein Durchgangsloch auf der isolierenden Schaltungsschicht 3 vorgesehen, uni einen Anschluss durch Verbindung identischer Anschlüsse zwischen den Halbleiterchips 1 und 2 (z. B. durch Verbindung von Spaltenadresse (CAS) mit Spaltenadresse, Reihenadresse (RAS) mit Reihenadresse) zu bilden, wobei die Chips an den oberen und unteren Abschnitten der isolierenden Schaltungsschicht 3 angebracht sind. Ein Signalaustauschweg zwischen den entsprechenden Anschlüssen auf den oberen und unteren Stirnseiten der isolierenden Schaltungsschicht 3 wird durch Bildung einer Metallleitung auf einem vorbestimmten Abschnitt auf den inneren Wandungen des Durchgangsloches 8 geschaffen, wie in 5C gezeigt.
  • Die isolierende Schaltungsschicht 3 wird so ausgebildet, dass sie eine ungefähre Stärke von 24 μm aufweist. Die Metallleitung 3B kann aus Kupfer (Cu), Nickel (Ni), Gold (Au); Kupfer, Nickel, Chrom (Cr), Gold; Kupfer, Nickel, Kobalt (Co), Gold; bzw. aus einer daraus gebildeten Legierung oder aus einem Metall hergestellt sein, das einen spezifischen elektrischen Widerstand von mehr als 10–8 Ωcm aufweist. Das innere Pad 3C und das äußere Pad 3D stehen von der Oberfläche der Metallleitung 3B bis auf eine vorbestimmte Höhe hervor. Die Höhe dieses Fortsatzes liegt in dem Bereich von 1 μm m bis 20 μm und seine Größe liegt in dem Bereich von 5 μm × 5 μm bis 200 μm × 200 μm. Das Verbindungsloch bzw. Durchgangsloch 8 wird so ausgebildet, dass es einen Durchmesser von 10 μm bis 200 μm aufweist.
  • In 6 ist gezeigt, dass die Anschlussfassung bzw. der Leiterrahmen so aufgebaut ist, dass die inneren Zuleitungen 4 auf der Innenseite des seitlichen Querstückes S mit den äußeren Pads bzw. Kontaktstellen 3D der isolierenden Schaltungsschicht 3 verbunden sind, und dass die äußeren Zuleitungen 7 zur Verbindung mit einer Leiterplatte von einem Sperrbalken D ("dam bar") gestützt werden. In diesem Aufbau gibt es keine Chipkontaktstelle bzw. Die-Pad und keinen Leitungsträger zum Tragen des Die-Pads, im Vergleich zu der herkömmlichen Anschlussfassung. Deshalb ist es mit diesem Aufbau möglich, das Problem der Zuverlässigkeit aufgrund eines Ausfalls in dem Die-Pad und dem Leitungsträger zu lösen. Außerdem ermöglicht es dieser Aufbau, ein leichtes, dünnes, kurzes und miniaturisiertes Gehäuse zu verwirklichen.
  • Die Anschlussfassung bzw. der Leiterrahmen gemäß einer Ausführungsform der vorliegenden Erfindung, wie sie zuvor beschrieben wurde, ist so hergestellt, dass sie/er eine Stärke von zumindest mehr als 50 μm aufweist und aus gängigen Leiterrahmenmaterialien besteht mit einem spezifischen elektrischen Widerstandswert von mehr als 10–8 Ωcm (zum Beispiel MF202, Alloy42 bzw. Legierung 42, Olin194, Alloy50 bzw. Legierung 50).
  • Wiederum in 2 ist gezeigt, dass die verbindenden Abschnitte der inneren Zuleitungen 4, die mit den äußeren Pads 3D der isolierenden Schaltungsschicht 3 verbunden sind, mit einem vorbestimmten Metall wie z. B. Silber, Zinn oder Indium beschichtet sind, um so die Verbindungskraft zu erhöhen.
  • Der in 4 gezeigte anisotrope Leiter 5 besteht aus einem Material, das einen Harz mit einem flüssigen oder festen Aggregatszustand und leitende Teilchen bzw. Partikel enthält. Der verwendete Harz enthält Epoxy oder umgebildeten Epoxyharz, Polyester oder umgebildetes Polymer, Acrylester oder umgebildeten Ester, Siliconharz, Phenoxyharz, Polyurethan, Polysulfid, Cyanoacrylat, Polyalexin und andere Polymere, die durch thermische ode Ultraviolettbestrahlung ausgehärtet werden, oder in dem man sie bei Raumtemperatur belässt.
  • Die oben beschriebenen Teilchen zur elektrischen Leitung bestehen aus Silber, Nickel, Indium, Zinn (Sn), Indiumzinnoxyd oder aus einer daraus gebildeten Legierung oder aus einem Metall, das einen spezifischen elektrischen Widerstandswert von mehr als 10–8 Ωcm aufweist. Die Größe der Teilchen liegt vorzugsweise im Bereich von 3 μm bis 15 μm, und ihre Form kann eine kugelförmige, vierseitige, dreieckige, hexaedrische, quadratkonische oder dreieck-konische Gestalt einnehmen.
  • In den 3A und 3B ist eine Anzahl von Vertiefungen bzw. Grübchen 6A gezeigt, welche auf der Innenseite und an dem unteren Abschnitt des Gehäusekörpers 6 ausgebildet sind und dass die äußeren Zuleitungen 7 der Anschlussfassung innerhalb der Vertiefung 6A des Gehäusekörpers 6 angeordnet sind. Es wird bevorzugt, dass die Endabschnitte der äußeren Zuleitungen 7 in einer vorgegebenen Länge bzw. Abstand von dem Ende der äußeren Zuleitungen 7 gefaltet bzw. gefalzt sind, und dass die gefalteten Abschnitte sich auf einer gleichen Höhe mit der Unterseite des Gehäusekörpers 6 befinden. Die Vertiefungen 6A sind in dem Körper 6 in zwei Spalten und in einer Zick-Zack-Anordnung angeordnet, und diesen entsprechende äußere Zuleitungen 7 sind auch in einer ähnlichen Zick-Zack-Anordnung angeordnet. Die Vertiefung 6A ist als ein Rechteck oder ein gleichmäßiges Quadrat ausgebildet, dessen Abmessung 100 μm × 100 μm bis 100 μm × 125 μm und dessen Tiefe 24 μm bis 400 μm beträgt.
  • Wie in 3B gezeigt, können die Vertiefungen in einer Spalte so angeordnet sein, dass sie von denjenigen der anderen Spalte einen vorgegebenen Abstand besitzen, vorzugsweise 25 μm bis 5 mm in einer Zick-Zack-Anordnung. Um den Abstand zu schaffen, sind die inneren Zuleitungen unter einem vorgegebenen Winkel gefaltet, wobei der Faltungswinkel in einem Bereich von –10° bis +10° liegt.
  • Das Herstellungsverfahren für das mehrlagige Bodenanschlussgehäuse gemäß der vorliegenden Erfindung und seine Betriebsweise wird im Folgenden erörtert.
  • Zunächst wird die isolierende Schaltungsschicht 3 in einem üblichen PWB-Verfahren (Printed Wiring Board) hergestellt. Oder Ausführlicher: Die Metallleitungen 3B und Pads werden durch Ablagerung, Abscheidung und Musterbildung bzw. Strukturierung (Patterning) von Metallschichten auf den oberen und unteren Abschnitten der Basisschicht 3A gebildet, die eine Anzahl von Durchgangslöchern 8 aufweist, und anschließend werden vorbestimmte Abschnitte der Wandungsoberfläche des Durchgangsloches mit dem Metall beschichtet und überzogen, um so die isolierende Schaltungsschicht 3 zu bilden, welche eine Anzahl von Kontaktstellen bzw. Pads und Durchgangslöchern aufweist.
  • Die so hergestellte isolierende Schaltungsschicht 3 wird mit einem anisotropen Leiter 5 dotiert bzw. verunreinigt und die inneren Zuleitungen 4 der Anschlussfassung werden mit den äusseren Kontaktstellen bzw. Pads der isolierenden Schaltungsschicht 3 verbunden. Anschließend wird ein erster Halbleiterchip 1 mit einer Seite des isolierenden Schaltungsschicht 3 in einem seitenrichtigen Verfahren ("Gesicht-nach-unten" bzw. "face-down") kontaktiert, wobei das Kontaktierungs-Pad des Halbleiterchips mit dem inneren Pad der isolierenden Schaltungsschicht 3 ausgerichtet ist. Anschließend findet ein Aushärtungsschritt unter Verwendung einer thermischen Ofen-Aushärtung, einer Ultraviolett-Aushärtung oder eines thermischen Kompressionsverfahrens statt. Nach dem Kontaktieren des ersten Halbleiterchips 1 wird die andere Seite der isolierenden Schaltungsschicht 3 mit dem anisotropen Leiter 5 dotiert. Als nächstes wird ein zweiter Halbleiterchip 2 daran kontaktiert, gefolgt von einem der oben genannten Aushärtungs-Schritte.
  • Nach dem oben genannten Verfahrensschritt wird ein allgemeines Halbleitergehäuse-Herstellungsverfahren durchgeführt, mit anderen Worten, die Arbeitsschritte eines Formpressens bzw. Gießens, Zuschneidens/Anpassens und Testens finden in sequentieller Reihenfolge statt. Während des Gießschrittes wird die Linienform des äußeren Zuleitungs gießbereiches in einer Zick-Zack-Form hergestellt und eine Vertiefung mit einer vorbestimmten Tiefe wird ausgebildet, um zu bewirken, dass die äußeren Zuleitungen der Anschlussfassung den Lotabschnitten entsprechen, welche in dem Gießkörper während der Ausbildung der äußeren Zuleitungen 7 gebildet werden. In dem Zuschneideschritt werden der Sperrbalken D und das seitliche Querstück S entfernt, so dass die äußeren Zuleitungen 7 und die inneren Zuleitungen 4 zurückbleiben. In dem Ausbildungsschritt werden die Enden der äußeren Zuleitungen bei den Lötabschnitten gefaltet bzw. gefalzt und die gefalzten Enden reichen in die Vertiefungen hinein, um so ein gleiches Niveau mit der Unterseite des Gehäusekörpers 6 einzunehmen.
  • Gemäß den oben genannten Verfahrensschritten wird so das in den 1 und 2 gezeigte mehrlagige Bodenanschlussgehäuse hergestellt. Das hergestellte Gehäuse wird seinerseits durch Löten der freigelegten bzw. freiliegenden Zuleitung bzw. der Zuleitungen auf dem Substrat montiert, um Signaleingabeoperationen und Signalausgabeoperationen zu ermöglichen.
  • Wie zuvor beschrieben, wird in dem mehrlagigen Bodenanschlussgehäuse gemäß der vorliegenden Erfindung die isolierende Schaltungsschicht, die eine vorbestimmte Metall-Strukturierung und Verbindungs-Kontaktstellen aufweist, verwendet, um die Chips 1 und 2 zu tragen, und um zu einer elektrischen Verbindung zu dienen, wobei die Chips direkt an dessen oberen und unteren Stirnseiten angebracht sind. So ist es möglich, die herkömmlichen Herstellungsschritte ohne Abänderungen bis auf ihre Maximalwerte zu verwenden und um zumindest zwei oder mehr Chips in dem Gehäuse einzubauen, um so ein großes Fassungsvermögen des Gehäuses zu ermöglichen. Indem die isolierende Schaltungsschicht und der anisotrope Leiter verwendet werden, ist es außerdem möglich, ein leichtes und dünnes Gehäuse mit einem großen Fassungsvermögen zu schaffen.
  • Außerdem gibt es in dem mehrlagigen Bodenanschlussgehäuse gemäß einem Ausführungsbeispiel der vorliegenden Erfindung keine Die-Pads bzw. Kontaktstellen der Anschlussfassung und keine Leitungsträger zum Verbinden der Die-Pads, was so wirksam das Eindringen von Feuchtigkeit über Mikro-Lücken zwischen dem Leitungsträger und dem Gehäusekörper verhindert. Auch ist es möglich, den Fehler aufgrund des thermischen Aus dehnungskoeffizienten α eines Teilchens, welcher von der Gießmischung während des Gieß- bzw. Formpress-Schrittes erzeugt wird, durch Anbringen der Chips in einem seitenrichtigen Verfahren ("Face-down") zu verhindern und so die Zuverlässigkeit zu erhöhen.
  • Außerdem kann die vorliegende Erfindung mit der freien Auslegung der isolierenden Schaltungsschicht die Anforderungen des Anwenders im Hinblick auf die Anordnung der Kontaktstifte erfüllen.
  • Ein mehrlagiges Bodenfassungsgehäuse mit Baugruppe gemäß der vorliegenden Erfindung weist mindestens zwei Halbleiterchips auf und: (a) Kontaktierungspads bzw. bonding pads; (b) eine isolierende Schaltungsschicht, welche (i) eine isolierende Basisschicht mit Durchgangslöchern enthält, (i erste Metallleitungen, welche auf oberen und unteren Stirnseiten der Basisschicht ausgebildet sind, (iii) hervorstehende, leitende innere Kontaktstellen bzw. Pads, die entsprechend auf den ersten Metallleitungen ausgebildet sind und entsprechend mit den Kontaktierungsstellen jedes Halbleiterchips verbunden sind, (iv) vorstehende, leitende äußere Kontaktstellen, die auf den ersten Metallleitungen in einem Abstand von inneren Kontaktflächen ausgebildet sind, und (v) zweite Metallleitungen, die entlang der Oberfläche der Wandung der Durchgangslöcher ausgebildet sind, um die inneren Kontaktstellen jedes Halbleiterchips zu verbinden; (c) einen Leiterrahmen, der eine innere Zuleitung bzw. einen Anschlussdraht und eine äußere Zuleitung zur elektrischen Verbindung der äußeren Kontaktstellen der isolierenden Schaltungsschicht mit einem externen Bauelement; und (d) einen Gehäusekörper, welcher einen vorbestimmten Bereich verkapselt, der die Halbleiterchips, die isolierende Schaltungsschicht und die inneren Zuleitungen des Leiterrahmens enthält, einschließlich einer Anzahl von Vertiefungen, die an Stellen einer elektrischen Verbindung zum Signalaustausch mit dem externen Bauelement ausgebildet sind, wobei sich die äußeren Zuleitungen bis zur Vertiefung erstrecken und jedes Ende der äußeren Zuleitungen auf einem gleichen Niveau wie die Unterseite des Gehäusekörpers freigelegt ist.

Claims (21)

  1. Mehrlagiges Bodenanschlussgehäuse mit Baugruppe, mit den folgenden Merkmalen: a) zwei oder mehr Halbleiterchips, welche eine Anzahl von Kontaktflächen aufweisen; b) eine isolierende Schaltungsschicht, welche (i) eine isolierende Basisschicht mit einer Anzahl von Durchgangslöchern umfasst, (ii) eine Anzahl von ersten Metalleitungen, welche auf oberen und unteren Stirnseiten der Basisschicht gebildet sind, (iii) eine Anzahl von vorstehenden, leitenden inneren Kontaktierungsstellen, die entsprechend auf den ersten Metalleitungen ausgebildet sind und die entsprechend mit den Kontaktflächen jedes Halbleiterchips verbunden sind, (iv) eine Anzahl von vorstehenden, leitenden äußeren Kontaktflächen, die auf den ersten Metalleitungen in einem vorbestimmten Abstand von der Anzahl von inneren Kontaktflächen ausgebildet sind, und (v) eine Anzahl von zweiten Metalleitungen, welche an der Wandoberfläche der Anzahl von Durchgangslöchern zum Verbinden mit den inneren Kontaktflächen jedes Halbleiterchips ausgebildet sind, zur gegenseitigen elektrischen Verbindung von inneren Kontaktflächen, die auf den oberen und unteren Oberflächen der Basisschicht angeordnet sind; c) einen Leiterrahmen mit einer inneren Zuleitung und einer äußeren Zuleitung zur elektrischen Verbindung der äußeren Kontaktflächen der isolierenden Schaltungsschicht mit einem externen Bauelement; und d) ein Gehäuse, das einen vorbestimmten Bereich verkapselt, welcher die Halbleiterchips, die isolierende Schaltungsschicht und die inneren Zuleitungen des Leiterrahmens einschließlich einer Anzahl von Vertiefungen enthält, die an Positionen elektrischen Verbindung ausgebildet sind, zum Signalaustausch mit dem externen Bauelement, worin sich die äußeren Zuleitungen bis zu der Vertiefung erstrecken, wobei jedes Ende der äußeren Zuleitungen auf einer gleichen Höhe freigelegt ist wie die Unterseite des Gehäusekörpers.
  2. Mehrlagiges Bodenanschlussgehäuse nach Anspruch 1, in dem die ersten und zweiten Metallleitungen aus einer Gruppe ausgewählt werden, welche eine Legierung aus Cu, Ni, Au, eine Legierung aus Cu, Ni, Cr, Au, eine Legierung aus Cu, Ni, Co, Au und ein Metall umfasst, welches einen spezifischen elektrischen Widerstand von mehr als ca. 10–8 Ωcm aufweist.
  3. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 oder 2, in dem die erste und zweite Metallschicht der Metallleitung eine Stärke von weniger als etwa 25 μm aufweist.
  4. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 3, in dem die inneren Kontaktflächen und die äußeren Kontaktflächen von der Oberfläche der ersten Metallschicht um etwa 1 μm m bis ca. 20 μm hervorstehen.
  5. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 4, in dem die inneren Kontaktflächen und die äußeren Kontaktflächen eine Größe von jeweils ungefähr 5 μm × 5 μm bis etwa 200 μm × 200 μm aufweisen.
  6. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 5, bei dem der Durchmesser der Durchgangslöcher in einem Bereich von etwa 10 μm bis ca. 200 μm liegt.
  7. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 6, bei dem der Leiterrahmen Sperrbalken umfasst, um die inneren Zuleitungen und die äußeren Zuleitungen zu tragen, wobei die Sperrbalken mit einem seitlichen Querstück verbunden sind.
  8. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 7, bei dem der Leiterrahmen eine Stärke von mehr als 50 μm aufweist.
  9. Mehrlagiges Bodenanschlussgehäuse nach Anspruch 8, bei dem der Leiterrahmen aus einer Kupfer- oder Nickel- oder Eisenlegierung besteht.
  10. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 9, welches außer dem einen anisotropen Leiter umfasst, der einen Harz und vorgegebene, darin eingeschlossene leitfähige, Teilchen zur elektrischen Verbindung der Kontaktflächen mit der isolierenden Schaltungsschicht über die Teilchen umfasst.
  11. Mehrlagiges Bodenanschlussgehäuse nach Anspruch 10, bei dem das Harz in einem flüssigen oder festen Aggregatszustand ist, wobei das Harz aus einer Gruppe ausgewählt ist, die umfasst: Epoxidharz; umgebildeten Epoxidharz; Polyester; ein umgebildetes Polymer; Acrylester; umgebildeten Ester; Siliconharz; Phenoxyharz; Polyurethan; Polysulf Cyanoacrylat; Polyalexin und andere Polymere, welche durch thermische Bestrahlung, Ultraviolett-Strahlung oder bei Raumtemperatur ausgehärtet sind.
  12. Mehrlagiges Bodenanschlussgehäuse nach Anspruch 10, bei dem das Teilchen aus einer Gruppe ausgewählt wird, welche Ag, Ni, In, Sn und Indiumzinnoxid umfasst.
  13. Mehrlagiges Bodenanschlussgehäuse nach Anspruch 10, bei dem das Teilchen ein Metall umfasst, welches einen spezifischen elektrischen Widerstand von mehr als etwa 10–8 Ωcm aufweist.
  14. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 10 bis 13, bei dem die Form des Teilchens entweder kugelförmig, viereckig, dreieckig, hexaedrisch, quadrat konisch oder dreieck-konisch ist, und dessen Größe in dem Bereich von etwa 3 μm bis ca. 15 μm liegt.
  15. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 14, bei dem die Endabschnitte der äußeren Zuleitungen in einem vorbestimmten Abstand von den Enden der äußeren Zuleitungen gefaltet sind, wobei die gefalteten Abschnitte auf einer gleichen Höhe wie die Unterseite des Gehäusekörpers angeordnet sind.
  16. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 15, bei dem die Vertiefung eine Rechteckform aufweist.
  17. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 16, bei dem die Vertiefung eine rechteckige Form aufweist, deren Größe ca. 100 μm × 100 μm bis ca. 100 μm × 125 μm und deren Tiefe näherungsweise 25 μm bis ca. 400 μm beträgt.
  18. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 16, bei dem die Vertiefungen in einer Zick-Zack-Anordnung angeordnet sind.
  19. Mehrlagiges Bodenanschlussgehäuse nach Anspruch 18, bei dem die Vertiefungen in zwei Spalten ausgebildet sind, welche der Anordnung der Kontaktflächen entsprechen, wobei eine Spalte parallel zu der anderen Spalte angeordnet ist und von der anderen Spalte durch einen vorbestimmten Abstand getrennt ist.
  20. Mehrlagiges Bodenanschlussgehäuse nach Anspruch 19, bei dem der vorbestimmte Abstand 25 μm bis 5 mm beträgt.
  21. Mehrlagiges Bodenanschlussgehäuse nach einem der Ansprüche 1 bis 20, bei dem die innere Zuleitung unter einem vorbestimmten Winkel gefaltet ist und der Winkel der Faltung in einem Bereich zwischen –10° und +10° liegt.
DE19709259A 1996-03-06 1997-03-06 Mehrlagiges Bodenanschlussgehäuse Expired - Fee Related DE19709259B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96-05799 1996-03-06
KR1019960005799A KR100192180B1 (ko) 1996-03-06 1996-03-06 멀티-레이어 버텀 리드 패키지

Publications (2)

Publication Number Publication Date
DE19709259A1 DE19709259A1 (de) 1997-11-06
DE19709259B4 true DE19709259B4 (de) 2006-02-23

Family

ID=19452482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19709259A Expired - Fee Related DE19709259B4 (de) 1996-03-06 1997-03-06 Mehrlagiges Bodenanschlussgehäuse

Country Status (6)

Country Link
US (1) US5834836A (de)
JP (1) JP2997744B2 (de)
KR (1) KR100192180B1 (de)
CN (1) CN1085409C (de)
DE (1) DE19709259B4 (de)
GB (1) GB2310954B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945130A (en) * 1994-11-15 1999-08-31 Vlt Corporation Apparatus for circuit encapsulation
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US6646354B2 (en) 1997-08-22 2003-11-11 Micron Technology, Inc. Adhesive composition and methods for use in packaging applications
US6353268B1 (en) 1997-08-22 2002-03-05 Micron Technology, Inc. Semiconductor die attachment method and apparatus
US5861678A (en) 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates
KR100631910B1 (ko) * 1999-12-13 2006-10-04 삼성전자주식회사 동일한 칩을 사용하는 멀티-칩 패키지
US6828884B2 (en) * 2001-05-09 2004-12-07 Science Applications International Corporation Phase change control devices and circuits for guiding electromagnetic waves employing phase change control devices
JP2003017645A (ja) * 2001-07-03 2003-01-17 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
US6949818B2 (en) * 2002-12-30 2005-09-27 Dongbu Electronics Co., Inc. Semiconductor package and structure thereof
CN100382263C (zh) * 2004-03-05 2008-04-16 沈育浓 具有多层布线结构的半导体晶片装置及其封装方法
US7947535B2 (en) * 2005-10-22 2011-05-24 Stats Chippac Ltd. Thin package system with external terminals
SG135066A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US8198709B2 (en) * 2006-10-18 2012-06-12 Vishay General Semiconductor Llc Potted integrated circuit device with aluminum case
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US20100314730A1 (en) * 2009-06-16 2010-12-16 Broadcom Corporation Stacked hybrid interposer through silicon via (TSV) package
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US9326409B2 (en) * 2012-09-26 2016-04-26 Toyota Jidosha Kabushiki Kaisha Electric component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
EP0680086A2 (de) * 1994-04-15 1995-11-02 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480032A (en) * 1987-09-21 1989-03-24 Hitachi Maxell Semiconductor device and manufacture thereof
JP2855719B2 (ja) * 1989-03-20 1999-02-10 セイコーエプソン株式会社 半導体装置
JPH0671062B2 (ja) * 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
EP0513743B1 (de) * 1991-05-17 1997-09-10 Fujitsu Limited Oberflächenmontierbare Halbleiterpackung
US5204287A (en) * 1991-06-28 1993-04-20 Texas Instruments Incorporated Integrated circuit device having improved post for surface-mount package
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
JP2829188B2 (ja) * 1992-04-27 1998-11-25 株式会社東芝 樹脂封止型半導体装置
US5548087A (en) * 1993-05-07 1996-08-20 At&T Corp. Molded plastic packaging of electronic devices
JP2565091B2 (ja) * 1993-07-01 1996-12-18 日本電気株式会社 半導体装置およびその製造方法
US5413970A (en) * 1993-10-08 1995-05-09 Texas Instruments Incorporated Process for manufacturing a semiconductor package having two rows of interdigitated leads
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5600181A (en) * 1995-05-24 1997-02-04 Lockheed Martin Corporation Hermetically sealed high density multi-chip package
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
EP0680086A2 (de) * 1994-04-15 1995-11-02 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung

Also Published As

Publication number Publication date
DE19709259A1 (de) 1997-11-06
GB9704631D0 (en) 1997-04-23
KR100192180B1 (ko) 1999-06-15
CN1164764A (zh) 1997-11-12
KR970067809A (ko) 1997-10-13
GB2310954A (en) 1997-09-10
JPH10303365A (ja) 1998-11-13
GB2310954B (en) 2000-09-20
US5834836A (en) 1998-11-10
JP2997744B2 (ja) 2000-01-11
CN1085409C (zh) 2002-05-22

Similar Documents

Publication Publication Date Title
DE19709295B4 (de) Halbleiterbaugruppe
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE102004001829A1 (de) Halbleitervorrichtung
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE69737320T2 (de) Halbleitervorrichtung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102008046095A1 (de) Vereinzelter Halbleiterbaustein
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE3805130A1 (de) Gehaeuse fuer eine halbleiteranordnung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001