DE69834064T2 - Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung - Google Patents

Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung Download PDF

Info

Publication number
DE69834064T2
DE69834064T2 DE69834064T DE69834064T DE69834064T2 DE 69834064 T2 DE69834064 T2 DE 69834064T2 DE 69834064 T DE69834064 T DE 69834064T DE 69834064 T DE69834064 T DE 69834064T DE 69834064 T2 DE69834064 T2 DE 69834064T2
Authority
DE
Germany
Prior art keywords
semiconductor device
mounting
substrate
electrodes
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69834064T
Other languages
English (en)
Other versions
DE69834064D1 (de
Inventor
Hironobu Minato-ku Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE69834064D1 publication Critical patent/DE69834064D1/de
Publication of DE69834064T2 publication Critical patent/DE69834064T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleitereinrichtung-Montagestruktur und ein Halbleitereinrichtung-Montageverfahren gemäß dem Oberbegriff von Anspruch 1 und 13.
  • 2. Stand der Technik
  • Dieser Halbleitereinrichtungtyp ist in der offen gelegten japanischen Patentanmeldung Nr. Hei-7-509352 offenbart.
  • Bei der Halbleitereinrichtung-Montagestruktur, die in der zuvor genannten Veröffentlichung offenbart ist, ist ein Spalt in einer plattenförmigen Stützstruktur vorgesehen, der die Stützstruktur in einen mittleren Abschnitt und ein äußeres feststehendes Element durch den Spalt aufteilt. Der mittlere Abschnitt ist mit mehreren mittleren Anschlüssen versehen und das äußere feststehende Element ist mit mehreren äußeren Anschlüssen versehen. Weiter ist eine Leitung bereitgestellt, die jeden der mehreren mittleren Anschlüsse und jeden der mehreren äußeren Anschlüsse miteinander durch den Spalt verbindet. Die Stützstruktur überlagert die Halbleitereinrichtung, um mehrere Elektroden, die auf dem Randabschnitt der Halbleitereinrichtung angeordnet sind, mit den Leitungen zu verbinden, die sich auf dem Spalt der Stützstruktur befinden, wodurch die Halbleitereinrichtung-Montagestruktur implementiert wird, in der die Elektroden, das heißt die mittleren Anschlüsse, so angeordnet sind, dass sie sich im Inneren der äußeren Form der Halbleitereinrichtung befinden.
  • Im Allgemeinen muss eine Halbleitereinrichtung getestet werden, wenn sie in einem Gehäuse montiert ist, da es schwierig ist, ausführliche Tests an den Merkmalen der Halbleitereinrichtung und ihrer Schaltkreisoperation vorzunehmen, wenn sie als Einzelelement getestet wird. Entsprechend wird eine Haltevorrichtung wie ein Teststecksockel oder Ähnliches leicht lösbar montiert.
  • Gemäß dem zuvor beschriebenen Stand der Technik jedoch sind die mittleren Anschlüsse auf der Schaltkreisoberfläche oder -ebene der Halbleitereinrichtung angeordnet, um die Halbleitereinrichtung elektrisch nach außen zu verbinden. Wenn daher während eines Halbleitereinrichtung-Testverfahrens eine Testelektrode gegen die mittleren Anschlüsse gepresst wird, nachdem die Halbleitereinrichtung montiert worden ist, wird die Presskraft der Testelektrode direkt auf die Schaltkreisebene der Halbleitereinrichtung aufgebracht. In dem Fall zum Beispiel, dass die Anzahl der mittleren Anschlüsse gleich 100 ist und die Presskraft, die erforderlich ist, um die Testelektrode an die Halbleitereinrichtung zu führen, gleich 50 g pro Anschluss ist, beträgt die Gesamtpresskraft 5000 g. Daher besteht die Gefahr, dass die Halbleitereinrichtung beschädigt wird, wenn die Presskraft auf die Schaltkreisebene der Halbleitereinrichtung ausgeübt wird. Wie zuvor beschrieben, sind die Anschlüsse beim Stand der Technik auf der Schaltkreisebene der Halbleitereinrichtung angeordnet, und somit besteht das Problem des Stands der Technik darin, dass die Anschlüsse auf der Schaltkreisebene der Halbleitereinrichtung eine nachteilige Auswirkung auf die Zuverlässigkeit des Gehäuses haben.
  • Es gibt ein weiteres Testverfahren, das sich von dem zuvor beschriebenen Testverfahren unterscheidet. Bei diesem Verfahren wird ein Gehäuse durch Löten zum Test auf einem Testsubstrat montiert und anschließend das Gehäuse von dem Testsubstrat abgelöst, nachdem der Test abgeschlossen ist. Dieses Verfahren ist jedoch nicht nur zeitaufwändig und kostspielig, sondern auch die Temperatur des Gehäuses bis zum Schmelzpunkt des Lots muss erhöht werden, wenn das Gehäuse auf dem Testsubstrat montiert und davon abgelöst wird. Dadurch wird die thermische Vorgeschichte des Gehäuses selbst erhöht, was eine nachteilige Auswirkung auf die Zuverlässigkeit des Gehäuses hat.
  • JP 08 031 868 A offenbart eine Montagestruktur einer Halbleitereinrichtung gemäß dem Oberbegriff von Anspruch 1. Die vier dreieckigen Trägersubstrate des Isolierfilms sind miteinander über Brückenabschnitte an der Basis der Dreiecke verbunden.
  • JP 06 295 935 A offenbart eine Montagestruktur einer Halbleitereinrichtung gemäß dem Oberbegriff von Anspruch 1. Die vier dreieckigen Trägersubstrate des Substratfilms sind miteinander über Ablöseabschnitte an der Basis der Dreiecke verbunden.
  • JP 06 310 618 A offenbart eine verwandte Montagestruktur einer Halbleitereinrichtung.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Aufgabe der vorliegenden Erfindung ist es, eine Halbleitereinrichtung-Montagestrukt bereitzustellen, in der die äußeren Abmessungen eines Gehäuses im Wesentlichen den äußeren Abmessungen eines LSI-Chips entsprechen, und bei der mit hoher Bestückungsdichte montiert wird, insbesondere eine, bei der in einem Testverfahren keine Presskraft auf die Schaltkreisoberfläche oder Schaltkreisebene einer Halbleitereinrichtung ausgeübt werden muss, bei der keine Wärme auf die Halbleitereinrichtung angewandt werden muss, wenn die Struktur in einem Testverfahren durch Löten auf einem Testsubstrat montiert wird, und bei der die äußeren Abmessungen der Montageoberfläche oder Montageebene im Wesentlichen den äußeren Abmessungen der Hauptoberfläche oder Hauptebene einer Halbleitereinrichtung entsprechen, unter Verwendung eines herkömmlichen automatischen Filmbonding (TAB)-Montageverfahrens.
  • Um die zuvor genannten Aufgaben gemäß der vorliegenden Erfindung zu erfüllen, werden eine Montagestruktur und ein Montageverfahren einer Halbleitereinrichtung nach Anspruch 1 und 13 bereitgestellt.
  • KURZBESCHREIBUNG DER FIGUREN
  • 1 ist eine Querschnittsansicht, die eine erste Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 ist eine Unteransicht, die die erste Ausführungsform der vorliegenden Erfindung zeigt;
  • 3 ist eine Querschnittsansicht, die die erste Ausführungsform der vorliegenden Erfindung zeigt,
  • 4 ist eine Querschnittsansicht, die die erste Ausführungsform der vorliegenden Erfindung zeigt;
  • 5 ist eine Draufsicht, die ein Herstellungsverfahren der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 6 ist eine Querschnittsansicht entlang einer Linie A-A in 5;
  • 7 ist eine Draufsicht, die das Herstellungsverfahren der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 8 ist eine Draufsicht, die das Herstellungsverfahren der ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 9 ist eine Querschnittsansicht entlang einer Linie B-B in 8;
  • 10 ist eine Querschnittsansicht, die das Herstellungsverfahren der ersten Ausführungsform der vorliegenden Erfindung zeigt,
  • 11A und 11B sind Querschnittsansichten, die ein Herstellungsverfahren gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigen; und
  • 12 ist eine Querschnittsansicht, die eine dritte Ausführungsform der vorliegenden Erfindung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER VORLIEGENDEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen gemäß der vorliegenden Erfindung werden hier mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Mit Bezug auf 1 umfasst eine Halbleitereinrichtung-Montagestruktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung eine Halbleitereinrichtung 10, ein Verbindungssubstrat 30, das an der Unterseite der Halbleitereinrichtung 10 angeordnet ist, und Leitungen 20, die derart ausgeführt sind, dass sie zurückgewendet sind (zum Beispiel in einer U-Form), und derart, dass ein Ende jeder Leitung mit einer äußeren Verbindumgselektrode 12 der Halbleitereinrichtung 10 und das andere Ende davon mit einer Montageelektrode 40 auf dem Verbindungssubstrat 30 verbunden ist.
  • Das Verbindungssubstrat 30 ist so angeordnet, dass die Hauptoberfläche oder Hauptebene 11 des Verbindungssubstrats 30, auf dem die Montageelektroden 40 bereitgestellt sind, nicht der Schaltkreisoberfläche oder Schaltkreisebene der Halbleitereinrichtung 10 gegenüber liegt. Weiter sind Leiter, die mit den Montageelektroden 40 verbunden sind, auf der Hauptebene des Verbindungssubstrats 30 bereitgestellt, auf dem die Verbindungselektroden 40 vorgesehen sind.
  • Die äußeren Verbindungselektroden 12 sind Elektroden für das automatische Filmbonden, die auf dem Randabschnitt der Schaltkreisebene 11 der Halbleitereinrichtung 10 vorgesehen sind.
  • Wie zuvor beschrieben, ist jede Leitung zurückgewendet, sodass die äußere Verbindungselektrode 12, die auf der Schaltkreisebene 11 der Halbleitereinrichtung 10 angeordnet ist, und die Montageelektrode 40 des Verbindungssubstrats 30 miteinander verbunden sind, und umfasst einen inneren Leitungsabschnitt 21, einen Wendeabschnitt 22 und einen äußeren Leitungsabschnitt 23. Die Leitung 20 wird vorzugsweise durch Beschichten eines Trägers aus Kupfer mit Gold gebildet. Kupfer kann den Widerstand der Leiter herabsetzen, da es einen geringen Widerstandswert hat, und den Abfall der Spannung durch die Leiter unterdrücken. Die Goldbeschichtung kann die Oxidation des Kupfers, das als Trägermaterial dient, verhindern, und gleichzeitig erleichtert sie die Verbindung der Leitung 20 und der äußeren Verbindungselektrode 12 der Halbleitereinrichtung 10.
  • Der innere Leitungsabschnitt 21 ist mit der äußeren Verbindungselektrode 12 verbunden, die auf der Schaltkreisebene 11 der Halbleitereinrichtung 10 angeordnet ist.
  • Der äußere Leitungsabschnitt 23 ist mit jeder der mehreren Montageelektroden 40 verbunden, die auf dem Verbindungssubstrat 30 angeordnet sind.
  • Der Wendeabschnitt 22 ist zwischen dem inneren Leitungsabschnitt 21 und dem äußeren Leitungsabschnitt 23 vorgesehen und entspricht einem Abschnitt, der durch Biegen der Leitung 20 um 180° gebildet wird.
  • Mit Bezug auf 1 und 2 umfasst das Verbindungssubstrat 30 mehrere Trägersubstrate, in die ein Trägerfilm eingeklopft (ausgeschnitten) wird. In dieser Ausführungsform umfasst das Verbindungssubstrat 30 vier Trägersubstrate 31, 32, 33 und 34 und ist in derselben oder einer ähnlichen Form wie die äußere Form der Halbleitereinrichtung 10 ausgestaltet. Jedes der Trägersubstrate 31, 32, 33 und 34 ist vorzugsweise in der Form eines rechtwinkligen gleichschenkligen Dreiecks gestaltet. In diesem Fall sind die vier Trägersubstrate 31, 32, 33 und 34 vorzugsweise so angeordnet, dass sie im Ganzen ein Quadrat bilden, wie in 2 gezeigt. Weiter ist vorzuziehen, dass das Material der Trägersubstrate 31, 32, 33 und 34 Polyamid ist.
  • Die Montageelektroden 40 sind in einem Gittermuster auf dem Verbindungssubstrat 30 vorgesehen. In dieser Ausführungsform ist die Anzahl der Montageelektroden 40 auf 120 festgelegt. Wenn die Montageelektroden 40 in einem Abstand von 1,27 mm angeordnet sind, entsprechen die äußeren Abmessungen eines kleinen LSI-Bausteins 100 in etwa 17 mm × 17 mm, und die äußeren Abmessungen der Halbleitereinrichtung 10 entsprechen in etwa gleich 15 mm × 15 mm. Weiter ist die Anzahl der äußeren Verbindungselektroden 12, die auf dem Rand der Halbleitereinrichtung 10 bereitgestellt sind, auf 30 festgelegt, und der Abstand der äußeren Verbindungselektroden ist auf etwa 0,5 mm festgelegt. Zum einfacheren Verständnis der Struktur der vorliegenden Erfindung sind die äußeren Verbindungselektroden 12 und die Leitungen 20 in den folgenden Zeichnungen dargestellt, sodass ihre Anzahl kleiner ist als die tatsächliche Anzahl.
  • Weiter wird Dichtharz 50 zwischen die Halbleitereinrichtung 10 und das Verbindungssubstrat 30 gefüllt. Das Dichtharz bedeckt auch die Leitungen 20.
  • Mit Bezug auf 3 ist ein Halbleitergehäuse 100, das die Halbleitereinrichtung-Montagestruktur dieser Ausführungsform aufweist, auf einem Schaltungssubstrat 200 montiert. Die Montageelektroden 40 des Halbleitergehäuses 100 sind mit Anschlusskontakten 201 auf dem Schaltungssubstrat 200 durch die Lötstelle 60 verbunden.
  • Mit Bezug auf 4 sind mehrere Halbleitergehäuse 100 mit hoher Bestückungsdichte auf dem Schaltungssubstrat 200 montiert.
  • Als nächstes wird ein Verfahren zur Herstellung der Halbleitereinrichtung-Montagestruktur gemäß der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen ausführlich beschrieben.
  • Mit Bezug auf 5 und 6 sind eine Einrichtungsöffnung 310 und Montageelektroden 40 in einem Bandträger 300 bereitgestellt. Der Bandträger 300 wird gebildet, indem Metalldrähte auf einem Band aus organischem Isoliermaterial angeordnet werden. Das Band aus organischem Isoliermaterial ist vorzugsweise aus Polyimid gebildet, weil Polyimid eine hohe Widerstandsfähigkeit gegen Lösungsmittel und eine hohe Widerstandsfähigkeit gegen Wärme besitzt, sodass es bei einem Erwärmungsvorgang, einem Reinigungsvorgang usw. zur Herstellung von Elektroteilgehäusen kaum Schaden nehmen wird, und somit ist es als Material für die Elektroteilgehäuse sehr geeignet. Der Metalldraht wird vorzugsweise gebildet, indem Kupfer, das als Trägermaterial dient, mit Metall beschichtet wird.
  • Eine Kupferfolienschicht wird mit Klebstoff auf der Oberfläche des Bands aus organischem Isoliermaterial des Bandträgers 300 befestigt und ein Muster aus Leitungen 20, die innere Leitungsabschnitte 21 aufweisen, die in die Einrichtungsöffnung 310 zum Fixieren der Halbleitereinrichtung 10 vorstehen, und die Montageelektroden 40, die als Verbindungsanschlüsse zu dem Schaltungssubstrat 200 dienen, werden auf einer Oberfläche des Bands aus organischem isolierendem Material gebildet.
  • Die Montageelektroden 40 sind in Bereichen in Form eines rechtwinkligen, gleichschenkligen Dreiecks angeordnet, dessen Unterseite jeder Seite der Einrichtungsöffnung 310 entspricht. Dies ist so, weil die Anzahl der äußeren Elektroden groß ist, wenn die Herstellung eines LSI-Gehäuses abgeschlossen ist, wie hier beschrieben, und sie können somit wirkungsvoll angeordnet werden.
  • Weiter wird der Leitungsdraht auf dem Bandträger 300 zwischen der Montageelektrode 40 und der Leitung 20 zuvor mit Isoliermaterial beschichtet, zum Beispiel mit Lötabdecklack oder ähnlichem. Dies dient dazu, Kurzschlüsse zwischen den Leitungen 20 zu verhindern, die freigelegt werden, wenn das hergestellte LSI-Gehäuse durch Löten auf dem Schaltungssubstrat 200 montiert wird.
  • Mit Bezug auf 7 wird die Halbleitereinrichtung 10 in der Einrichtungsöffnung des Bandträgers 300 montiert. Zuerst wird die Hauptebene des Bandträgers 300, auf der Montageelektroden 40 bereitgestellt sind, der Schaltkreisebene 11 der Halbleitereinrichtung 10 gegenüber gestellt. Anschließend werden die äußeren Verbindungselektroden 12, die auf der Schaltkreisebene 11 der Halbleitereinrichtung 10 und die inneren Leitungsabschnitte 21, die in die Einrichtungsöffnung 310 des Bandträgers 300 vorstehen, so positioniert, dass sie einander überlagern, und die inneren Leitungsabschnitte 21 und die äußeren Verbindungselektroden 12 werden miteinander verbunden.
  • Die Oberfläche der äußeren Verbindungselektroden 12 wird einer Goldbeschichtung unterzogen, und die so gebildete Goldbeschichtung wird mit der Galdbeschichtung der inneren Leitumgsabschnitte 21 durch Gold-Gold-Thermokompressionsbonden verbunden wird. Wenn der Vorgang abgeschlossen ist, ist eine elektrische Verbindung zwischen den äußeren Verbindungselektroden 12 der Halbleitereinrichtung 10 und den Montageelektroden 40 auf dem Bandträger 300 entstanden.
  • In diesem Zustand kann der elektrische Test der Halbleitereinrichtung 10 leicht durchgeführt werden. Im Allgemeinen ist der Abstand der äußeren Verbindungselektroden der Halbleitereinrichtung sehr gering, und jede der äußeren Verbindungselektroden ist sehr klein. Außerdem befinden sich die äußeren Verbindungselektroden genau in der Nähe der Schaltkreisebene der Halbleitereinrichtung. Darum ist es sehr schwierig, einen Teststecksockel herzustellen, und die Kosten hierfür sind hoch. In dem Fall, dass eine winzige Testsonde oder Ähnliches in Kontakt mit den äußeren Verbindungselektroden der Halbleitereinrichtung gebracht wird, besteht die Gefahr, dass die Testsonde fälschlicherweise gegen die Schaltkreisebene stößt und die Halbleitereinrichtung beschädigt. In der Struktur der vorliegenden Erfindung jedoch kann die Leitung mit der Halbleitereinrichtung sehr einfach durchgeführt werden, indem ein Quetschanschluss oder Ähnliches verwendet wird, durch den die Montageelektroden 40 des Bandträgers 300 sandwichartig von der Vorder- und Hinterseite eingeklemmt werden, und die Halbleitereinrichtung 10 wird nicht beschädigt, weil es unnötig ist, den Anschluss an die Halbleitereinrichtung 10 zu bringen. Ein Artikel, der im elektrischen Test für gut befunden wurde, rückt zu einem weiteren Herstellungsschritt vor.
  • Mit Bezug auf 8 und 9 wird der Bandträger 300 geklopft. Das Klopfen wird ausgeführt, indem der Bandträger 300 in rechtwinklige gleichschenklige Dreiecke geschnitten wird, sodass die Montageelektroden 40 des Bandträgers 300, die mit jeder Seite der Halbleitereinrichtung 10 verbunden sind, von jedem rechtwinkligen gleichschenkligen Dreieck umgeben sind, wodurch der Bandträger 100 in vier geklopfte Trägersubstrate 31, 32, 33 und 34 aufgeteilt ist, die die gleiche äußere Form aufweisen.
  • Mit Bezug auf 10 werden die geteilten vier Trägersubstrate 31, 32, 33 und 34 an den jeweiligen Seiten der Halbleitereinrichtung zurückgewendet (gefaltet) auf die Schaltkreisebene 11, wobei die Leitungsabschnitte nach außen von den äußeren Verbindungselektroden 12 der Halbleitereinrichtung 10 an der Mitte des Wendens um 180° vorstehen. Da jedes der geklopften Trägersubstrate 31, 32, 33 und 34 ein rechtwinkliges gleichschenkliges Dreieck ist, wird ein quadratisches Verbindungssubstrat 30 auf der Schaltkreisebene 11 der Halbleitereinrichtung 10 gebildet. Das Verbindungssubstrat 30 ist derart, dass es im Wesentlichen die gesamte Oberfläche der Schaltkreisebene 11 der Halbleitereinrichtung 10 bedeckt, und somit kann eine große Anzahl der Montageelektroden 40 in einer wirkungsvollen Anordnung angeordnet werden.
  • Mit Bezug auf 1 wird Dichtharz 50 in den Spalt zwischen dem Verbindungssubstrat 30 und der Halbleitereinrichtung 10 gefüllt, sodass er die Wendeleiter 20 bedeckt. Wenn Wärme erforderlich ist, wird das Dichtharz 50 durch Wärme gehärtet. Das Dichtharz 50 kann aus isolierendem Formenharzmaterial gebildet sein, der für normale Kunststoffverpackungen verwendet wird. Wenn der Spalt zwischen dem Verbindungssubstrat 30 und der Schaltkreisebene 11 der Halbleitereinrichtung 10 klein ist, kann das Dichtharz kaum nach innen fließen. In diesem Fall wird vorzugsweise Epoxidharz oder Ähnliches verwendet, das eine geringere Viskosität besitzt.
  • Mit Bezug auf 3 wird das Halbleitergehäuse 100, das die Halbleiter-Montagestruktur gemäß der vorliegenden Erfindung aufweist, auf dem Schaltungssubstrat 200 montiert. Das folgende ist eines der Montageverfahren. Zuerst werden die Lötkugeln auf den Montageelektroden 40 des Halbleitergehäuses 100 wie beim BGA (Ball Grid Array-Kugelgitteranordnung), die normalerweise verwendet werden, und Lötpaste wird auf die Anschlusskontakte 201 auf dem Schaltungssubstrat 200 durch ein Siebdruckverfahren aufgebracht. Nachfolgend wird das Halbleitergehäuses 100 auf die Anschlusskontakte auf dem Schaltungssubstrat 200 positioniert und auf ihnen montiert, und der Wärmerückfluss wird ausgeführt, um das Montageverfahren zu beenden. Wenn eutektisches kristallines Lot Sn63/Pb37Gew.% als Lot verwendet wird, wird die Temperatur des Wärmerückflusses vorzugsweise auf ungefähr 210°C eingestellt.
  • Wie zuvor beschrieben, erfolgt gemäß der vorliegenden Erfindung der Test der Halbleitereinrichtung 10, wenn die Halbleitereinrichtung 10 auf dem Bandträger 300 montiert ist, und der Bandträger 300 wird nach dem Test abgeklopft wird, um die Trägersubstrate 31, 32, 33 und 34 zu bilden und die Trägersubstrate 31, 32, 33 und 34 werden zurückgewendet, sodass sie der Schaltkreisebene 11 der Halbleitereinrichtung 10 gegenüberliegen. Daher wird die Test-Haltevorrichtung nicht mit der Halbleitereinrichtung 10 in Kontakt gebracht, wenn die Halbleitereinrichtung 10 geprüft wird, weil keine Montageelektrode (Anschluss) 40 auf der Halbleitereinrichtung 10 vorhanden ist und somit die Halbleitereinrichtung 10 nicht beschädigt wird. Außerdem kann, wenn das Halbleitergehäuse 100 auf dem Schaltungssubstrat 200 montiert ist, die Halbleitereinrichtung-Montagestruktur erhalten werden, die eine äußere Abmessung hat, die im Wesentlichen der Hauptebene der Halbleitereinrichtung 10 entspricht und eine große Anzahl Montageelektroden 40 aufweist.
  • Außerdem wird jeder der Trägersubstrate 31, 32, 33 und 34, die durch Schneiden in ein rechtwinkliges gleichschenkligen Dreieck erhalten werden, dessen Unterseite jeder Seite der Einrichtungsöffnung 310 entspricht, zur Schaltkreisoberfläche 11 zurückgewendet, wodurch eine im Wesentlichen quadratisch geformte Montageebene von den Trägersubstraten 31, 32, 33 und 34 erhalten werden kann. Daher kann die Anzahl Montageelektroden 40 erhöht werden, die zum Anschließen mit dem Schaltungssubstrat 200 verwendet werden.
  • Als Nächstes wird eine zweite Ausführungsform gemäß der vorliegenden Erfindung ausführlich mit Bezug auf die begleitenden Zeichnungen beschrieben. Die zweite Ausführungsform ist dadurch gekennzeichnet, dass eine Isolierfolie 70 zwischen dem Verbindungssubstrat 30 und der Schaltkreisebene 11 der Halbleitereinrichtung 10 vorgesehen ist. Die restliche Bauweise ist identisch zu der der ersten Ausführungsform.
  • Mit Bezug auf 11A und 11B ist die Isolierfolie 70 zwischen der Schaltkreisebene 11 der Halbleitereinrichtung 10 und dem Verbindungssubstrat 30 vorgesehen und stößt gegen jede Schaltkreisebene 11 und das Verbindungssubstrat 30. Die Isolierfolie 70 ist so ausgestaltet, dass sie eine solche Dicke aufweist, dass die Montageebene, die von den Trägersubstraten 31, 32, 33 und 34 aufgebaut ist, flach ist, wenn jedes der Trägersubstrate 31, 32, 33 und 34, die das Verbindungssubstrat 30 bilden, zur Schaltkreisebene 11 der Halbleitereinrichtung 10 zurückgewendet ist.
  • Die Isolierfolie 70 ist vorzugsweise aus Silikonkautschukfolie ausgebildet, weil die Silikonkautschukfolie Elastizität aufweist und somit, wenn jedes der Trägersubstrate 31, 32, 33 und 34 zurückgewendet wird, um gegen die Schaltkreisebene 11 der Halbleitereinrichtung 10 zu stoßen, die auf die Schaltkreisebene 11 der Halbleitereinrichtung 10 angewandte Kraft von der Silikonkautschukfolie verteilt werden kann, wodurch die Beschädigung, die auf die Schaltkreisebene 11 einwirkt, verringert wird.
  • Als Nächstes wird das Herstellungsverfahren gemäß der Ausführungsform beschrieben.
  • Mit Bezug auf 11A ist die Isolierfolie 70 in einer solchen Größe vorgesehen, dass sie im Innern der Anordnung der äußeren Verbindungselektroden 12 auf der Schaltkreisebene 11 der Halbleitereinrichtung 10 angeordnet ist.
  • In Bezug auf 11B werden die Trägersubstrate 31, 32, 33 und 34 zurückgewendet, um gegen die Isolierfolie 70 zu stoßen. In diesem Zustand wird das Dichtharz 50 eingefüllt.
  • Wie zuvor beschrieben, kann gemäß dieser Ausführungsform, da die Isolierfolie 70 zwischen der Schaltkreisebene 11 der Halbleitereinrichtung 10 und dem Verbindungssubstrat 30 vorgesehen ist, die Flachheit der Anschlussplatte 30 verbessert werden.
  • In der zuvor beschriebenen Ausführungsform kann ein haftendes Element an jeder der beiden Seiten der Isolierfolie 70 vorgesehen sein. In diesem Fall kann die Halbleitereinrichtung einfacher montiert werden.
  • Als Nächstes wird eine dritte Ausführungsform der vorliegenden Erfindung ausführlich beschrieben. Die dritte Ausführungsform ist dadurch gekennzeichnet, dass ein Verbindungssubstrat an der Unterseite der Leiter vorgesehen ist. Die restliche Bauweise ist genauso wie bei der ersten Ausführungsform.
  • Mit Bezug auf 12 ist ein Verbindungssubstrat 80 an der Unterseite der Leiter 20 vorgesehen. Das heißt, der äußere Leiterabschnitt 23 jedes Leiters 20 ist mit der Hauptebene verbunden, die von der Montageebene des Verbindungssubstrats 80 verschieden ist. Das Verbindungssubstrat 80 ist mit Elektroden versehen, die mit den äußeren Leiterabschnitten 23 zu verbinden sind, durch Öffnungen 81, die mit dem zuvor erwähnten Elektroden verbunden sind, und durchdringen das Verbindungssubstrat 80, Drähte 82, die mit den Durchgangslöchern 81 verbunden sind und auf der Montageebene des Verbindungssubstrats 80 vorgesehen sind und mehrere Montageelektroden 41, die mit den Drähten 82 verbunden sind. Jede der mehreren Montageelektroden 41 ist elektrisch mit dem Leiter 20 durch das Durchgangsloch 81 verbunden, das das Verbindungssubstrat 80 durchdringt.
  • Als Nächstes wird das Herstellungsverfahren gemäß dieser Ausführungsform beschrieben.
  • Drähte sind an gewünschten Positionen an beiden Hauptebenen des Bandträgers ausgebildet, und Durchgangslöcher 81, durch die die Leiter an beiden Hauptebenen miteinander verbunden sind, sind vorgesehen. Die Leiter 20 sind auf einer Hauptebene des Bandträgers vorgesehen und die Montageelektroden 41 sind auf der anderen Hauptebene vorgesehen. Die Hauptebene des Bandträgers, auf dem die Montageelektroden 41 vorgesehen sind, und die Schaltkreisebene 11 der Halbleitereinrichtung 10 liegen einander gegenüber und sind so zueinander positioniert, dass die inneren Leiterabschnitte 21 und die äußeren Verbindungselektroden 12 einer Bondingverbindung unterliegen. Die auf diesen Schritt folgenden Schritte sind genauso wie bei der ersten Ausführungsform.
  • Wie zuvor beschrieben, ist gemäß dieser Ausführungsform das Verbindungssubstrat 80 an der Unterseite der Leiter 20 vorgesehen. Das heißt, ganze Abschnitte der Leiter 20 sind zwischen dem Verbindungssubstrat 80 und der Halbleitereinrichtung 10 positioniert. Daher können, wenn das Halbleitergehäuse auf dem Schaltungssubstrat 200 montiert ist, Geräusche, die aufgrund der Leiter 20 und der Drähte auf dem Schaltungssubstrat 200 auftreten, in größerem Maße verringert werden. Dies liegt daran, dass das Vermittlungssubstrat 80 als Isolierelement zwischen den Leitern 20 und den Drähten auf dem Schaltungssubstrat 200 funktioniert.
  • In dieser Ausführungsform kann die Isolierfolie der zweiten Ausführungsform zwischen der Schaltkreisebene 11 der Halbleitereinrichtung 10 und den Leitern 20 vorgesehen sein. Die Dicke der Isolierfolie ist so eingestellt, dass das Verbindungssubstrat 80 flach ist.
  • Wie aus der vorangehenden Beschreibung offensichtlich ist, wird gemäß der vorliegenden Erfindung der Bandträger, auf dem die Halbleitereinrichtung montiert ist, am äußeren Umfang der Anordnung der Montageanschlüsse auf dem Bandträger ausgeschnitten, um Trägersubstrate zu bilden, und die so gebildeten Trägersubstrate werden mit den Leitern an der Mitte der Wendung zurück zur Schaltkreisbenenseite zurückgewendet und dann durch Dichtharz fixiert. Daher kann unter Verwendung einer TAB-Band-Bonding-Technik, die herkömmlicherweise allgemein angenommen wurde, die Halbleitereinrichtung-Montagestruktur erhalten werden, die die Montageebene aufweist, die im Wesentlichen die gleiche Größe besitzt, wie die äußere Abmessung der Hauptebene der Halbleitereinrichtung 10.
  • Außerdem werden gemäß der vorliegenden Erfindung, wenn die Halbleitereinrichtung auf dem Bandträger montiert wird, die äußeren Verbindungselektroden der Halbleitereinrichtung elektrisch mit den Montageelektroden verbunden, die sich nicht auf der Halbleitereinrichtung befinden, und somit kann der elektrische Halbleitereinrichtungtest einfach ausgeführt werden, während die Elektroden des Testers nicht in Kontakt mit der Schaltkreisebene der Halbleitereinrichtung gebracht werden. Daher kann der Halbleitereinrichtungtest weiter vereinfacht werden.
  • Darüber hinaus ist gemäß der vorliegenden Erfindung die äußere Abmessung der Halbleitereinrichtung-Montagestruktur etwas größer, als die der Halbleitereinrichtung, um die Menge, die dem Abschnitt der verwendeten Leiter und dem Dichtharz entspricht. Daher kann die äußere Abmessung der Halbleiter-Montagestruktur verringert werden, um noch kleiner als PGA (Pin Grid Array-Anschlussstiftmatrix) und QFP (Quad Flat Package-quadratisches, flaches Chipgehäuse) zu sein. Als Ergebnis kann trotz des kleineren Bestückungsbereichs eine größere Anzahl Halbleitereinrichtungen auf der Montagestruktur montiert werden und somit kann die Halbleitereinrichtung bei hoher Dichte montiert werden.

Claims (16)

  1. Montagestruktur einer Halbleitereinrichtung, umfassend eine Halbleitereinrichtung (10), die äußere Verbindungsanschlüsse (12) umfasst und eine äußere Form mit einer Mehrzahl Seiten aufweist, ein Verbindungssubstrat (30), das an einer Unterseite der Halbleitereinrichtung (10) angebracht ist und Leiter umfasst, die auf dem Substrat gebildet sind; Leitungen (20), die mit den äußeren Verbindungsanschlüssen (12) der Halbleitereinrichtung (10) an einem Ende davon verbunden sind, dann zurückgewendet sind, um Wendeabschnitte (22) zu bilden, und mit den Leitern des Verbindungssubstrats (30) am anderen Ende davon verbunden sind, wobei das Verbindungssubstrat (30) eine Mehrzahl Trägersubstrate (3134) umfasst, wobei eines der Trägersubstrate einer von sämtlichen der Seiten der äußeren Form der Halbleitereinrichtung (10) entspricht, dadurch gekennzeichnet, dass die Trägersubstrate (3134) vollständig voneinander getrennt sind und die Wendeabschnitte (22) der Leitungen (20) um einen Abstand getrennt von den Trägersübstraten (3134) angeordnet sind.
  2. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, wobei das Verbindungssubstrat (30) eine Montageebene enthält, auf der eine Mehrzahl Montageelektroden (40; 41) vorgesehen sind, und wobei die Leiter und die Montageelektroden (40; 41) miteinander verbunden sind.
  3. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, wobei das Verbindungssubstrat (30) eine Montageebene umfasst, an der eine Mehrzahl Montageelektroden (40; 41) vorgesehen sind, und wobei die Leiter auf einer Hauptebene vorgesehen sind, die von der Montageebene des Verbindungssubstrats (30) verschieden ist.
  4. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, wobei die Trägersubstrate (31-34) flexibel sind.
  5. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, wobei eine äußere Form des Verbindungssubstrats (30), das durch die Substrate (3134) aufgebaut ist, identisch oder ähnlich der der Halbleitereinrichtung (10) ist.
  6. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, wobei eine Form jedes der Substrate (3134) ein rechtwinkliges gleichschenkliges Dreieck ist.
  7. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, weiterhin umfassend Dichtharz (50) zum Versiegeln eines Spalts zwischen der Halbleitereinrichtung (10) und dem Verbindungssubstrat (30) sowie zum Versiegeln der Leitungen (20).
  8. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, weiterhin umfassend einen Isolierfilm (70), der zwischen der Halbleitereinrichtung (10) und dem Verbindungssubstrat (30) vorgesehen ist und gegen die Halbleitereinrichtung (10) und das Verbindungssubstrat (30) anliegt.
  9. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, wobei die Mehrzahl Montageelektroden (40; 41) in einem Gittermuster argeordnet ist.
  10. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, wobei die Halbleitereinrichtung (10) die äußeren Verbindungsanschlüsse (12) aufweist, die an der Unterfläche der Halbleitereinrichtung (10) vorgesehen sind; wobei das Verbindungssubstrat (30) mit Montageelektroden (40) an einer Montageoberfläche davon versehen ist und über der Halbleitereinrichtung (10) liegt, so dass die Oberfläche gegenüber der Montageoberfläche der Unterfläche der Halbleitereinrichtung (10) gegenüberliegt; und wobei die Leitungen (20) zurückgewendet sind, um die äußeren Verbindungsanschlüsse (12) und die Montageelektroden (40) miteinander zu verbinden.
  11. Halbleitereinrichtung-Montagestruktur nach Anspruch 1, wobei die Halbleitereinrichtung (10) äußere Verbindungsanschlüsse (12) aufweist, die an der Unterfläche der Halbleitereinrichtung (10) vorgesehen sind, wobei das Verbindungssubstrat (30) mit Montageelektroden (41) an einer Montageoberfläche davon und mit Leitern an der der Montageoberfläche gegenüberliegenden Oberfläche versehen ist und über der Halbleitereinrichtung (10) liegt, so dass die der Montageoberfläche gegenüberliegende Oberfläche der Unterfläche der Halbleitereinrichtung (10) gegenüberliegt.
  12. Halbleitereinrichtung-Montagestruktur nach Anspruch 11, wobei das Verbindungssubstrat (30) Durchgangslöcher (81) enthält, die das Verbindugssubstrat (30) durchdringen, um die Montageelektroden (41) und die Leiter miteinander zu verbinden.
  13. Halbleitereinrichtung-Montageverfahren, bei dem eine Halbleitereinrichtung (10), die an ihrer Unterfläche mit äußeren Verbindungselektroden (12) versehen ist und eine äußere Form aufweist, die eine Mehrzahl von Seiten umfasst, durch Verwendung eines Bandträgers (300), der Montageelektroden (40; 41), mit den Montageelektroden verbundene Leiter (20) und eine Einrichtungsöffnung (310) aufweist, in die ein Ende jedes der Leiter (20) vorsteht, montiert wird, umfassend folgende Schritte: Verbinden jeder der äußeren Verbindungselektroden (12) der Halbleitereinrichtung (10) mit dem entsprechenden Ende jedes der Leiter (20), die in die Einrichtungsöffnung (310) des Bandträgers (300) vorstehen, um die Halbleitereinrichtung (10) am Bandträger (300) anzubringen; Ausschneiden des Bandträgers (300), der die Halbleitereinrichtung (10) daran montiert entlang einer äußeren Form einer Anordnung der Montageelektroden (40; 41) aufweist, wodurch eine Mehrzahl Trägersubstrate (3134) gebildet wird, wobei eines der Trägersubstrate einer jeder der Seiten der äußeren Form der Halbleitereinrichtung (10) entspricht; Zurückwenden jedes der ausgeschnittenen Trägersubstrate (3134) mit einer Spitze an dem Leiter (20) an einer Mitte der Wendung; und Befestigen der Halbleitereinrichtung (10) an dem gewendeten Bandträger, gekennzeichnet durch Ausführen des Schneidens des Bandträgers (300), um eine Mehrzahl Trägersubstrate (3134) zu bilden, die vollständig voneinander getrennt sind, und Ausführen des Zurückwendens der Trägersubstrate (3134) solchermaßen, dass die Wendeabschnitte (22) der Leiter (20) um einen Abstand getrennt von den Trägersubstraten (3134) angeordnet sind.
  14. Halbleitereinrichtung-Montageverfahren nach Anspruch 13, weiterhin umfassend den Schritt des Anordnens der Montageelektroden (40; 41) in einer rechtwinkligen Dreiecksform, die als schräge Linie eine Seite der Einrichtungsöffnung (31) an dem Bandträger (300) enthält, an dem die Halbleitereinrichtung (10) montiert ist.
  15. Halbleitereinrichtung-Montageverfahren nach Anspruch 13, umfassend den Schritt des sandwichartigen Einbringens eines Isolierelements (70) zwischen den ausgeschnittenen Bandträger (300) und die Halbleitereinrichtung (10).
  16. Halbleitereinrichtung-Montageverfahren nach Anspruch 13, weiterhin umfassend den Schritt des Versiegelns eines Spalts zwischen der Halbleitereinrichtung (10) und dem Verbindungssubstrat (30) und auch der Leiter (20) mit Harz (50).
DE69834064T 1997-02-03 1998-01-31 Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung Expired - Fee Related DE69834064T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2057597 1997-02-03
JP9020575A JP2980046B2 (ja) 1997-02-03 1997-02-03 半導体装置の実装構造および実装方法

Publications (2)

Publication Number Publication Date
DE69834064D1 DE69834064D1 (de) 2006-05-18
DE69834064T2 true DE69834064T2 (de) 2006-11-23

Family

ID=12031012

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69834064T Expired - Fee Related DE69834064T2 (de) 1997-02-03 1998-01-31 Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung

Country Status (6)

Country Link
US (1) US6087716A (de)
EP (1) EP0856889B1 (de)
JP (1) JP2980046B2 (de)
KR (1) KR100281667B1 (de)
CN (1) CN1124652C (de)
DE (1) DE69834064T2 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110303B2 (ja) * 1998-06-02 2008-07-02 沖電気工業株式会社 樹脂封止型半導体装置の製造方法
DE10009171B4 (de) * 2000-02-26 2005-08-11 Robert Bosch Gmbh Stromrichter und sein Herstellverfahren
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
JP2004140079A (ja) * 2002-10-16 2004-05-13 Canon Inc エリアアレイ型半導体装置とそれを用いた電子回路基板
KR20040059741A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체용 멀티 칩 모듈의 패키징 방법
KR100505665B1 (ko) * 2003-01-14 2005-08-03 삼성전자주식회사 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법
KR100640580B1 (ko) * 2004-06-08 2006-10-31 삼성전자주식회사 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법
JP2006108431A (ja) * 2004-10-06 2006-04-20 Sharp Corp 半導体装置
KR101003319B1 (ko) * 2005-11-15 2010-12-22 닛본 덴끼 가부시끼가이샤 반도체 패키지, 전자 부품, 및 전자 기기
KR101636750B1 (ko) * 2007-01-17 2016-07-06 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
WO2008115744A1 (en) * 2007-03-16 2008-09-25 Vertical Circuits, Inc. Vertical electrical interconnect formed on support prior to die mount
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
WO2009114670A2 (en) 2008-03-12 2009-09-17 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
CN102473697B (zh) * 2009-06-26 2016-08-10 伊文萨思公司 曲折配置的堆叠裸片的电互连
TWI520213B (zh) 2009-10-27 2016-02-01 英維瑟斯公司 加成法製程之選擇性晶粒電絕緣
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
JP6538960B2 (ja) * 2016-02-23 2019-07-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677458A (en) * 1983-11-04 1987-06-30 Control Data Corporation Ceramic IC package attachment apparatus
JPS6295935A (ja) * 1985-10-19 1987-05-02 トヨタ自動車株式会社 車両用発電機制御装置
JPH0610249B2 (ja) * 1986-06-30 1994-02-09 三菱レイヨン株式会社 エポキシ樹脂組成物
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
EP0678232B1 (de) * 1991-09-30 1997-10-29 Ceridian Corporation Plattierter nachgiebiger leiter
US5177326A (en) * 1991-10-21 1993-01-05 Gec-Marconi Electronic Systems Corp. Lead wire array for a leadless chip carrier
JPH05166874A (ja) * 1991-12-18 1993-07-02 Toshiba Corp 半導体電子部品
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
JPH05326643A (ja) * 1992-05-19 1993-12-10 Hitachi Cable Ltd Tab用フィルムキャリア
JP3151219B2 (ja) * 1992-07-24 2001-04-03 テツセラ,インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
JP3218724B2 (ja) * 1992-09-29 2001-10-15 松下電器産業株式会社 半導体素子実装体及びその製造方法
JPH06295935A (ja) * 1993-04-07 1994-10-21 Hitachi Ltd 半導体パッケージ
JPH06310618A (ja) * 1993-04-23 1994-11-04 Toshiba Corp 半導体装置およびその製造方法
JPH07201912A (ja) * 1993-12-28 1995-08-04 Hitachi Cable Ltd フィルムキャリア方式半導体装置及びフィルムキャリア
JPH0831868A (ja) * 1994-07-21 1996-02-02 Hitachi Cable Ltd Bga型半導体装置
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP2728858B2 (ja) * 1995-04-17 1998-03-18 山一電機株式会社 Icソケットとic間の接触媒介基板
JPH0922956A (ja) * 1995-07-05 1997-01-21 Hitachi Ltd 半導体装置
US5789809A (en) * 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
EP0856889B1 (de) 2006-04-05
CN1191391A (zh) 1998-08-26
EP0856889A3 (de) 2000-06-28
KR100281667B1 (ko) 2001-02-15
KR19980070993A (ko) 1998-10-26
EP0856889A2 (de) 1998-08-05
JPH10223826A (ja) 1998-08-21
DE69834064D1 (de) 2006-05-18
US6087716A (en) 2000-07-11
JP2980046B2 (ja) 1999-11-22
CN1124652C (zh) 2003-10-15

Similar Documents

Publication Publication Date Title
DE69834064T2 (de) Montagestruktur einer Halbleiteranordnung und Verfahren zum Montieren einer Halbleiteranordnung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE4318920C2 (de) Verbinder mit monolithischer Multikontaktanordnung
DE19813467C2 (de) Leitungsunterstützungselement und dessen Herstellverfahren
DE69531126T2 (de) Trägerelement für Kühlvorrichtung und elektronisches Gehäuse mit einem solchen Element
DE1615957C3 (de)
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112016005794B4 (de) Schaltungsanordnung und elektrischer Anschlusskasten
DE69933122T2 (de) Leiterplatte für schutzleiter für speicherbatterie, schutzleiter für speicherbatterie und speicherbatteriepack
DE19709295A1 (de) Halbleiterbaugruppe
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE19827237A1 (de) Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese
DE10232566A1 (de) Halbleiterbauteil
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE60003243T2 (de) Testverfahren für Halbleiter und anisotroper Leiterfilm dazu
DE69737320T2 (de) Halbleitervorrichtung
DE102009035623B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Anordnung aus integrierten Leistungsgehäusen, integriertes Leistungshalbleitergehäuse und Verfahren zum Herstellen von Halbleitergehäusen
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19736139B4 (de) Leiterplatte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee