JPH06310618A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH06310618A
JPH06310618A JP5097969A JP9796993A JPH06310618A JP H06310618 A JPH06310618 A JP H06310618A JP 5097969 A JP5097969 A JP 5097969A JP 9796993 A JP9796993 A JP 9796993A JP H06310618 A JPH06310618 A JP H06310618A
Authority
JP
Japan
Prior art keywords
semiconductor chip
sealing member
electrode
sealing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5097969A
Other languages
English (en)
Inventor
Tsutomu Nakazawa
勉 仲澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5097969A priority Critical patent/JPH06310618A/ja
Publication of JPH06310618A publication Critical patent/JPH06310618A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

(57)【要約】 【目的】本発明は、半導体チップの表面を気密封止して
なる半導体装置およびその製造方法において、信頼性
(耐湿性)を保ちつつ、小形化できるようにすることを
最も主要な特徴とする。 【構成】たとえば、半導体チップ11の表面を気密封止
するためのキャップ13に端子13aを形成する。そし
て、このキャップ13とシール材12とで、チップ11
の表面を気密封止する。また、封止内に収められたチッ
プ11の電極から延びるTABリード15をキャップ1
5に巻き付け、封止内のチップ11の電極とキャップ1
3の端子13aとを電気的に接続する。こうして、フリ
ップチップ的な実装が可能な構造として、ほぼチップの
サイズと同程度の大きさに形成される構成となってい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、たとえば一部を気密
封止してなる半導体チップなどの半導体装置およびその
製造方法に関する。
【0002】
【従来の技術】近年、半導体チップの表面を気密封止し
てなる半導体装置が提案されている(たとえば、特願平
4−45434号)。この種の半導体装置は、たとえば
図5に示すように、ボンディング用のパッドが設けられ
た半導体チップ1の表面の、そのパッドの外側におい
て、気密封止のためのシール材2を介して封止部材とし
てのキャップ3が固着されて、チップ表面が気密封止さ
れた構成となっている。
【0003】そして、この気密封止内においては、たと
えばTAB(Tape Automated Bond
ing)方式によりポリイミドテープ4上に形成された
TABリード5の一端側が、上記半導体チップ1のボン
ディングパッドとバンプ6を介して接続されるようにな
っている。
【0004】この後、上記TABテープ5の他端側がフ
ォーミングされてアウタリードとされることにより、小
型で、耐湿性に優れた、安価で信頼性の高い半導体装置
が実現される。
【0005】しかしながら、従来の半導体装置にあって
は、半導体チップ1の外形の外側にTABリード5が延
びているため、チップ自身の大きさよりも大きな実装面
積を必要とするなどの問題があった。
【0006】
【発明が解決しようとする課題】上記したように、従来
においては、TABリードが半導体チップの外側に延び
ているため、小形化に制約を受けるという欠点があっ
た。そこで、この発明は、信頼性などを損なうことな
く、より小形化でき、高密度実装に適した半導体装置お
よびその製造方法を提供することを目的としている。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、外部と接続す
る電極を有する半導体チップと、この半導体チップの電
極部分を気密封止する封止部材と、この封止部材により
気密封止されてなる前記半導体チップの電極を外部と電
気的に接続すべく、前記半導体チップの気密封止内より
導出され、前記封止部材の外周囲に沿って内側に折り返
されてなる接続手段とから構成されている。
【0008】また、この発明の半導体装置の製造方法に
あっては、半導体チップの電極に接続手段を接続する工
程と、前記接続手段の接続された前記半導体チップの電
極部分を封止部材により気密封止する工程と、前記封止
部材による前記半導体チップの電極部分の気密封止によ
り、この半導体チップの気密封止内より導出される前記
接続手段を、前記封止部材の外周囲より内側に折り返す
工程とを有して構成されている。
【0009】また、この発明の半導体装置にあっては、
外部と接続する電極を有する半導体チップと、この半導
体チップの電極部分を気密封止するとともに、前記半導
体チップの電極を外部と接続する端子を有する封止部材
と、この封止部材の端子および前記封止部材により気密
封止されてなる前記半導体チップの電極を電気的に接続
する接続手段とから構成されている。
【0010】また、この発明の半導体装置にあっては、
外部と接続する電極を有する半導体チップと、この半導
体チップの電極部分を気密封止するとともに、前記半導
体チップの電極を外部と接続する端子を有する封止部材
と、この封止部材による前記半導体チップの気密封止内
より導出され、前記封止部材の外周囲より内側に折り返
されて、前記半導体チップの電極を前記封止部材の端子
と電気的に接続する接続手段とから構成されている。
【0011】また、この発明の半導体装置の製造方法に
あっては、半導体チップの電極に接続手段を接続する工
程と、前記接続手段の接続された前記半導体チップの電
極部分を、前記半導体チップの電極を外部と接続する端
子を有する封止部材により気密封止する工程と、前記封
止部材によって気密封止され、前記半導体チップの気密
封止内より導出される前記接続手段を、前記封止部材の
外周囲に沿って内側に折り返す工程と、折り返された前
記接続手段を前記封止部材の端子と電気的に接続する工
程とを有して構成されている。
【0012】さらに、この発明の半導体装置の製造方法
にあっては、半導体チップの電極に接続手段を接続する
工程と、前記接続手段の接続された前記半導体チップの
電極部分を、前記半導体チップの電極を外部と接続する
端子を有する封止部材により気密封止する工程と、前記
接続手段を用いて前記半導体チップの動作試験を行う工
程と、前記動作試験の後に、前記封止部材による前記半
導体チップの気密封止内より導出される前記接続手段
を、前記封止部材の外周囲に沿って内側に折り返す工程
と、折り返された前記接続手段を前記封止部材の端子と
電気的に接続する工程とを有して構成されている。
【0013】
【作用】この発明は、上記した手段により、チップとほ
ぼ同じサイズの実装面積をもって構成できるため、より
高密度な実装が可能となるものである。
【0014】
【実施例】以下、この発明の実施例について図面を参照
して説明する。図1は、本発明の第1の実施例にかかる
半導体装置の概略構成を示すものである。
【0015】すなわち、この半導体装置は、たとえば外
部との電気的な接続のためのボンディング用のパッド
(電極)が表面に設けられた半導体チップ11と、この
表面の上記ボンディングパッドの外側において、気密封
止のためのシール材(ガラス材料など)12を介して固
着された封止部材としてのキャップ13、および前記ボ
ンディングパッドとバンプ14を介して接続されて上記
気密封止内より導出され、キャップ13の外周囲に沿っ
て巻き付けられた接続手段としてのTABリード15な
どにより構成されている。
【0016】キャップ13は、たとえば上記半導体チッ
プ11と近い線膨脹係数を有する、つまりチップ11の
基板がシリコン(Si)からなる場合には同一材料のシ
リコンにより、セラミックスからなる場合にはセラミッ
クスにより形成されるものである。
【0017】また、キャップ13の一面には、多数(こ
の場合、TABリード15の本数と同数)の接続用の端
子13aが設けられているとともに、前記TABテープ
15を接続するための接続パターン13b、およびこの
TABリード15と上記端子13aのそれぞれとを個々
に接続するための配線パターン13cが形成されてい
る。
【0018】この場合、キャップ13は、半導体チップ
11のサイズとほぼ同サイズとされ、これにより小形化
が図られるとともに、そこに多数の端子13aを間隔を
もたせてアレイ状に配置することで、端子13aを介さ
ずにTABリード15により直に実装する場合よりも、
上記TABテープ15と外部との接続、つまり半導体チ
ップ11の実装をより容易なものとすることができる。
【0019】ここで、上記した半導体装置の製造方法に
ついて説明する。まず、半導体チップ11の表面におい
て、ボンディングパッドの外側の外周上にシール材12
が設けられる。
【0020】また、半導体チップ11のボンディングパ
ッド上にバンプ14が形成され、そこにTAB(Tap
e Automated Bonding)方式により
基材としてのポリイミドテープ上に形成されたTABリ
ード15の一端側が接続される。
【0021】そして、シール材12を用いてキャップ1
3を固着することにより、半導体チップ11の表面の気
密封止が行われる。この状態において、上記TABリー
ド15を試験用のリード線として周知のBurn−In
テストを実施することで、この半導体チップ11の良否
判別が行われる。
【0022】この後、上記Burn−Inテストを通っ
た半導体チップ11について、そのTABリード15の
他端がキャップ13の外周囲に沿って内側に折り返さ
れ、キャップ13に設けられた接続パターン13bと接
続される。
【0023】これにより、半導体チップ13の各電極
が、TABリード15、接続パターン13b、および配
線パターン13cを介して、キャップ13上の端子13
aのそれぞれと電気的に接続されることになる。
【0024】図2は、キャップ13に形成される端子1
3aの一例を示すものである。同図(a)は、キャップ
13を、たとえばセラミックスからなる基板21上に、
端子13aとしてのピン状端子22を銀23によるロウ
付けにより形成した構成となっている。
【0025】同図(b)は、たとえばシリコンからなる
基板31上に配設された配線パターン13cの先端には
んだ材料32を用いて端子13aを形成した構成となっ
ている。
【0026】同図(c)は、たとえばシリコンからなる
基板41上に配設された配線パターン13cの上に金バ
ンプ42を用いて端子13aを形成した構成となってい
る。同図(d)は、たとえばシリコンからなる基板51
上の配線パターン13cの上に転写バンプ方式を用いて
金バンプ52を形成することで、端子13aを形成した
構成となっている。
【0027】次に、この発明の第2の実施例について説
明する。図3は、本発明の第2の実施例にかかる半導体
装置の概略構成を示すものである。
【0028】この半導体装置は、信頼性(耐湿性)上で
問題となるチップの電極がその周辺部ではなく、できる
だけ中心部の近くに配設された半導体チップ61に対し
て、上述した第1の実施例と同様の気密封止が行われて
構成されるものである。
【0029】すなわち、半導体チップ61の中心部の近
くに配設されたボンディングパッドの外側において、気
密封止のためのシール材(ガラス材料など)62を介し
て封止部材としてのキャップ63が固着されるととも
に、前記ボンディングパッドとバンプ64を介して接続
されて上記気密封止内より導出された接続手段としての
TABリード65が、キャップ63の外周囲に沿って巻
き付けられて前記キャップ63の端子63aと電気的に
接続された構成とされている。
【0030】この場合、上記ボンディングパッドの位置
に合わせて、キャップ63をチップ61のサイズよりも
小さくすることができる、つまり小さなサイズのキャッ
プ63を用いることが可能となる。
【0031】したがって、この第2の実施例によれば、
さらに高密度な実装を実現できるものである。次に、こ
の発明の第3の実施例について説明する。
【0032】図4は、本発明の第3の実施例にかかる半
導体装置の概略構成を示すものである。この半導体装置
は、上述した第1の実施例において、たとえば多層配線
構造を有するセラミック基板を用いて形成されたキャッ
プ73を用いて、同様の気密封止を行ったものである。
【0033】すなわち、半導体チップ11の表面のボン
ディングパッドの外側において、気密封止のためのシー
ル材(ガラス材料など)12を介して封止部材としての
キャップ73が固着されるとともに、このキャップ73
の端子73aと前記ボンディングパッドとがバンプ74
を介して電気的に接続された構成とされている。
【0034】この場合、上記ボンディングパッドとキャ
ップ73の端子73aとを接続するためのTABリード
が不要となるとともに、キャップ73上の配線パターン
なども必要とすることなしに、外部への実装が可能とな
る。
【0035】上記したように、半導体チップとほぼ同じ
サイズの実装面積をもって構成できるようにしている。
すなわち、半導体チップの電極面の気密封止に用いるキ
ャップに端子を設け、この端子とチップの電極とを接続
することで、チップの外側に延びるリード線をなくすよ
うにしている。これにより、チップの大きさとほぼ同じ
大きさにて構成することができるようになるため、より
高密度な実装が可能となる。したがって、高信頼性を保
ちつつ、小形化を容易に達成し得るものである。
【0036】なお、上記実施例においては、接続手段と
してTABテープのリードを例に説明したが、これに限
らず、たとえばリードフレームのような実装部品を用い
ることもできる。
【0037】また、気密封止した半導体チップの周囲を
樹脂などにより封止したり、コーティングすることも可
能である。その他、この発明の要旨を変えない範囲にお
いて、種々変形実施可能なことは勿論である。
【0038】
【発明の効果】以上、詳述したようにこの発明によれ
ば、信頼性などを損なうことなく、より小形化でき、高
密度実装に適した半導体装置およびその製造方法を提供
できる。
【図面の簡単な説明】
【図1】この発明の第1の実施例にかかる半導体装置の
概略を示す構成図。
【図2】同じく、キャップの構成例を示す側面図。
【図3】この発明の第2の実施例にかかる半導体装置の
概略を示す断面図。
【図4】この発明の第3の実施例にかかる半導体装置の
概略を示す断面図。
【図5】従来技術とその問題点を説明するために示す半
導体装置の断面図。
【符号の説明】
11,61…半導体チップ、12,62…シール材、1
3,63,73…キャップ(封止部材)、13a…端
子、13b…接続パターン、13c…配線パターン、1
4,64,74…バンプ、15,65…TABリード。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 外部と接続する電極を有する半導体チッ
    プと、 この半導体チップの電極部分を気密封止する封止部材
    と、 この封止部材により気密封止されてなる前記半導体チッ
    プの電極を外部と電気的に接続すべく、前記半導体チッ
    プの気密封止内より導出され、前記封止部材の外周囲に
    沿って内側に折り返されてなる接続手段とを具備したこ
    とを特徴とする半導体装置。
  2. 【請求項2】 半導体チップの電極に接続手段を接続す
    る工程と、 前記接続手段の接続された前記半導体チップの電極部分
    を封止部材により気密封止する工程と、 前記封止部材による前記半導体チップの電極部分の気密
    封止により、この半導体チップの気密封止内より導出さ
    れる前記接続手段を、前記封止部材の外周囲より内側に
    折り返す工程とを有することを特徴とする半導体装置の
    製造方法。
  3. 【請求項3】 外部と接続する電極を有する半導体チッ
    プと、 この半導体チップの電極部分を気密封止するとともに、
    前記半導体チップの電極を外部と接続する端子を有する
    封止部材と、 この封止部材の端子および前記封止部材により気密封止
    されてなる前記半導体チップの電極を電気的に接続する
    接続手段とを具備したことを特徴とする半導体装置。
  4. 【請求項4】 外部と接続する電極を有する半導体チッ
    プと、 この半導体チップの電極部分を気密封止するとともに、
    前記半導体チップの電極を外部と接続する端子を有する
    封止部材と、 この封止部材による前記半導体チップの気密封止内より
    導出され、前記封止部材の外周囲より内側に折り返され
    て、前記半導体チップの電極を前記封止部材の端子と電
    気的に接続する接続手段とを具備したことを特徴とする
    半導体装置。
  5. 【請求項5】 半導体チップの電極に接続手段を接続す
    る工程と、 前記接続手段の接続された前記半導体チップの電極部分
    を、前記半導体チップの電極を外部と接続する端子を有
    する封止部材により気密封止する工程と、 前記封止部材によって気密封止され、前記半導体チップ
    の気密封止内より導出される前記接続手段を、前記封止
    部材の外周囲に沿って内側に折り返す工程と、 折り返された前記接続手段を前記封止部材の端子と電気
    的に接続する工程とを有することを特徴とする半導体装
    置の製造方法。
  6. 【請求項6】 半導体チップの電極に接続手段を接続す
    る工程と、 前記接続手段の接続された前記半導体チップの電極部分
    を、前記半導体チップの電極を外部と接続する端子を有
    する封止部材により気密封止する工程と、 前記接続手段を用いて前記半導体チップの動作試験を行
    う工程と、 前記動作試験の後に、前記封止部材による前記半導体チ
    ップの気密封止内より導出される前記接続手段を、前記
    封止部材の外周囲に沿って内側に折り返す工程と、 折り返された前記接続手段を前記封止部材の端子と電気
    的に接続する工程とを有することを特徴とする半導体装
    置の製造方法。
JP5097969A 1993-04-23 1993-04-23 半導体装置およびその製造方法 Pending JPH06310618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5097969A JPH06310618A (ja) 1993-04-23 1993-04-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5097969A JPH06310618A (ja) 1993-04-23 1993-04-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH06310618A true JPH06310618A (ja) 1994-11-04

Family

ID=14206505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5097969A Pending JPH06310618A (ja) 1993-04-23 1993-04-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH06310618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0856889A2 (en) * 1997-02-03 1998-08-05 Nec Corporation Semiconductor device mount structure and semiconductor device mounting method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0856889A2 (en) * 1997-02-03 1998-08-05 Nec Corporation Semiconductor device mount structure and semiconductor device mounting method
EP0856889A3 (en) * 1997-02-03 2000-06-28 Nec Corporation Semiconductor device mount structure and semiconductor device mounting method

Similar Documents

Publication Publication Date Title
JPH1140694A (ja) 半導体パッケージおよび半導体装置とその製造方法
JPH1012769A (ja) 半導体装置およびその製造方法
JPH08274124A (ja) 樹脂封止型半導体装置
US4229758A (en) Package for semiconductor devices with first and second metal layers on the substrate of said package
JPS5994441A (ja) 半導体装置の製造方法
US5309016A (en) Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JPH06310618A (ja) 半導体装置およびその製造方法
JP2936819B2 (ja) Icチップの実装構造
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH0547954A (ja) 樹脂封止型半導体装置
JP3174238B2 (ja) 半導体装置およびその製造方法
JPH06241889A (ja) 半導体装置
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JPH04139737A (ja) 半導体チップの実装方法
JPH07273275A (ja) 半導体装置
JP2783089B2 (ja) セラミック型半導体装置
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
JPH0521654A (ja) 半導体デバイス
JP3051225B2 (ja) 集積回路用パッケージ
JPH08181165A (ja) 半導体集積回路
KR100352115B1 (ko) 반도체패키지
JPS6043660B2 (ja) 半導体装置
JPH0493052A (ja) 半導体集積回路装置
JPS6336686Y2 (ja)
JPH1022329A (ja) 半導体装置