JP2783089B2 - セラミック型半導体装置 - Google Patents

セラミック型半導体装置

Info

Publication number
JP2783089B2
JP2783089B2 JP4270072A JP27007292A JP2783089B2 JP 2783089 B2 JP2783089 B2 JP 2783089B2 JP 4270072 A JP4270072 A JP 4270072A JP 27007292 A JP27007292 A JP 27007292A JP 2783089 B2 JP2783089 B2 JP 2783089B2
Authority
JP
Japan
Prior art keywords
package
ceramic
semiconductor device
semiconductor element
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4270072A
Other languages
English (en)
Other versions
JPH06120372A (ja
Inventor
耕司 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4270072A priority Critical patent/JP2783089B2/ja
Publication of JPH06120372A publication Critical patent/JPH06120372A/ja
Application granted granted Critical
Publication of JP2783089B2 publication Critical patent/JP2783089B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はセラミック型半導体装置
に関する。
【０００２】
【従来の技術】従来のセラミック型半導体装置の組立方
法は、たとえば、ＰＧＡ型セラミック半導体装置では、
まず、図５（Ａ）に示すように、既にリードフレームを
セラミックスで封止したセラミックパッケージケース７
に半導体素子４をセラミックパッケージケース７の半導
体素子４搭載部に固着マウントする。次に、図５（Ｂ）
に示すように、セラミックパッケージケース７に固着マ
ウントした半導体素子４のパッドと、セラミックスで封
止したリードフレーム金線接続部とを金線８によりボン
ディングする。ボンディング終了後、図５（Ｃ）に示す
ように、セラミックパッケージキャップ９を半導体素子
４のマウント，ボンディングの終了したセラミックパッ
ケージケース７の半導体素子４搭載部の上部に気密封止
する。
【０００３】
【発明が解決しようとする課題】従来のセラミック型半
導体装置では、拡散工程を終了した半導体素子から組立
が完成するまで、マウント，ボンディング，キャップ装
着と３つの工程を経ている。この中で特にボンディング
工程に関しては、多ピン化のニーズにともない、ボンデ
ィング時間も長時間化するという問題点があった。ま
た、半導体素子内部のパッドとリードフレームをボンデ
ィングワイヤで接続するため機械的強度，ワイヤ変形と
いった問題点も挙げられてきた。
【０００４】本発明の目的は、ボンディング工程を排除
することによるボンディング組立て時間の短時間化とボ
ンディングワイヤを排除することによる接続の機械的強
度を向上し信頼性の高いセラミック型半導体装置を提供
することにある。
【０００５】
【課題を解決するための手段】本発明は、一面に半導体
素子が固着マウントされ凹部からなる素子搭載部を有す
ると共に、複数の外部接続ピンが他面から突出して設け
られたセラミックケースと、このセラミックケースの一
面に接触して気密封止されるキャップとを備えたセラミ
ック型半導体装置において、前記キャップの内側に導電
性金属層の一層又は複数層に構成された配線が形成さ
れ、該金属層の配線を前記半導体素子上に形成されたパ
ッドと前記外部接続ピンとの接続導通の手段としたこと
を特徴とする。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００７】図１（Ａ），（Ｂ）及び（Ｃ），（Ｄ）は
本発明の第１の実施例のパッケージキャップの平面図及
びその断面図、パッケージケースの平面図及びその断面
図である。
【０００８】第１の実施例のパッケージは、図１（Ａ）
〜（Ｄ）に示すように、図１（Ａ），（Ｂ）に示すパッ
ケージキャップ１と図１（Ｃ），（Ｄ）に示すパッケー
ジケース３に分けられる。
【０００９】パッケージキャップ１の内面には、金属層
をパターニングして形成された金属配線２が配置されて
いる。一方、パッケージケース３には、内側から外側へ
導出されるピン５が植立されパッケージの外側から導通
できるようになっており、また、半導体素子４が搭載さ
れる部分には凹部が形成され、この凹部に半導体素子４
が搭載される。
【００１０】図２（Ａ）〜（Ｃ）は本発明の第１の実施
例のパッケージの組立て方法を説明する工程順に示した
断面図である。
【００１１】第１の実施例の組立て方法は、まず、図２
（Ａ）に示すように、パッケージケース３の凹部に半導
体素子４を搭載する。次に、図２（Ｂ）に示すように、
パッケージケース３にパッケージキャップ１を被せ、半
導体素子４のパッドとパッケージケース１のピン５との
電気的接続をパッケージキャップ１の金属配線２を介し
て行う。次に、図２（Ｃ）に示すように、パッケージケ
ース３にパッケージキャップ１を封着することにより、
第１の実施例のパッケージが得られる。
【００１２】図３は本発明の第２の実施例に搭載する半
導体素子のボンディングパッドの部分拡大平面図，図４
は本発明の第２の実施例のパッケージの部分拡大断面図
である。
【００１３】第２の実施例は、図３に示すように、半導
体素子４のボンディングパッド１０が多ピン化により二
重以上の複雑な形状になったときの例である。
【００１４】第２の実施例は、図４に示すように、半導
体素子４のボンディングパッド１０に接続する金属配線
２を２層以上の複数層にすることにより多ピン化に対応
できる。
【００１５】第３の実施例は、１つのパッケージ内に複
数の半導体素子を搭載した場合の例で、第１の実施例の
金属配線、さらに、第２の実施例の複数層の金属配線を
適用することにより、飛躍的に小面積で複雑な配置の回
路を作ることが可能となる。
【００１６】
【発明の効果】以上説明したように本発明は、パッケー
ジキャップの内側に金属配線を形成し、この金属配線を
介して半導体素子上に形成されたパッドとパッケージケ
ースのピンとを接続することにより、従来多ピン化する
に従い長時間かかっていたボンディング工程を排除する
ことができ、組み立て工程の短時間化が可能となる。ま
た、金属配線を使用することにより、従来使われていた
金属板を加工したリードフレームより細くて複雑な形状
の配線ができ、今後進んでいく多ピン化に対応し、小面
積化にも有利となる。さらに、ボンディングワイヤを使
用しないため、ワイヤ変形が起こらず機械的強度にも有
利となり信頼性を向上できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例のパッケージキャップの
平面図及びその断面図、パッケージケースの平面図及び
その断面図である。
【図２】本発明の第１の実施例のパッケージの組立方法
を説明する工程順に示した断面図である。
【図３】本発明の第２の実施例に搭載する半導体素子の
ボンディングパッドの部分拡大平面図である。
【図４】本発明の第２の実施例のパッケージの部分拡大
断面図である。
【図５】従来のセラミック型半導体装置のパッケージの
組立方法の一例を説明する工程順に示した断面図であ
る。
【符号の説明】
１ パッケージキャップ ２ 金属配線 ３ パッケージケース ４ 半導体素子 ５ ピン ７ セラミックパッケージケース ８ 金線 ９ セラミックパッケージキャップ １０ ボンディングパッド

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 一面に半導体素子が固着マウントされ凹
    部からなる素子搭載部を有すると共に、複数の外部接続
    ピンが他面から突出して設けられたセラミックケース
    と、このセラミックケースの一面に接触して気密封止さ
    れるキャップとを備えたセラミック型半導体装置におい
    て、前記キャップの内側に導電性金属層の一層又は複数
    層に構成された配線が形成され、該金属層の配線を前記
    半導体素子上に形成されたパッドと前記外部接続ピンと
    の接続導通の手段としたことを特徴としたセラミック型
    半導体装置。
JP4270072A 1992-10-08 1992-10-08 セラミック型半導体装置 Expired - Lifetime JP2783089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4270072A JP2783089B2 (ja) 1992-10-08 1992-10-08 セラミック型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4270072A JP2783089B2 (ja) 1992-10-08 1992-10-08 セラミック型半導体装置

Publications (2)

Publication Number Publication Date
JPH06120372A JPH06120372A (ja) 1994-04-28
JP2783089B2 true JP2783089B2 (ja) 1998-08-06

Family

ID=17481137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4270072A Expired - Lifetime JP2783089B2 (ja) 1992-10-08 1992-10-08 セラミック型半導体装置

Country Status (1)

Country Link
JP (1) JP2783089B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271137A (ja) * 1991-02-27 1992-09-28 Mitsubishi Electric Corp 高周波用半導体パッケージ

Also Published As

Publication number Publication date
JPH06120372A (ja) 1994-04-28

Similar Documents

Publication Publication Date Title
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
JPH1012769A (ja) 半導体装置およびその製造方法
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
US5309016A (en) Semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JP2783089B2 (ja) セラミック型半導体装置
JP2505308B2 (ja) 半導体装置
JP2602834B2 (ja) 半導体装置
JP2954108B2 (ja) 半導体装置およびその製造方法
JP3013810B2 (ja) 半導体装置の製造方法
JP2715974B2 (ja) 半導体装置及びその製造方法
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JP2763234B2 (ja) 半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
JP3051225B2 (ja) 集積回路用パッケージ
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JPH05218295A (ja) 半導体装置
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
JP2500664B2 (ja) 半導体装置
JP2599233B2 (ja) 半導体装置
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JPH0677284A (ja) 半導体装置
JP2513781B2 (ja) 半導体装置
JPH1022329A (ja) 半導体装置
JPH09232365A (ja) 半導体装置およびその製造方法
JPH09252020A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980421