JP2599233B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2599233B2 JP2599233B2 JP3302087A JP30208791A JP2599233B2 JP 2599233 B2 JP2599233 B2 JP 2599233B2 JP 3302087 A JP3302087 A JP 3302087A JP 30208791 A JP30208791 A JP 30208791A JP 2599233 B2 JP2599233 B2 JP 2599233B2
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor chip
- package
- semiconductor
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
キャップにより封止すべき面積の大きい半導体装置に関
する。
キャップにより封止すべき面積の大きい半導体装置に関
する。
【０００２】近年、半導体素子の大型化に伴いキャビテ
ィサイズも大きくなり、これを封止するキャップも大き
くなっている。
ィサイズも大きくなり、これを封止するキャップも大き
くなっている。
【０００３】したがって、キャップが変形しやすくなる
ため、変形しにくいキャップが要求されている。
ため、変形しにくいキャップが要求されている。
【０００４】図６は従来の一例の断面図を示す。同図
中、１は半導体チップを示す。半導体チップ１はパッケ
ージ５に形成された接触子５ａ（例えばテープリード）
に接続される。パッケージ５には接触子（例えばテープ
リード）５ａの反対の面に端子５ｂが形成されており、
接触子５ａは端子５ｂと電気的に接続される。半導体チ
ップ１は接触子５ａ及び端子５ｂを介して外部と接続さ
れる。
中、１は半導体チップを示す。半導体チップ１はパッケ
ージ５に形成された接触子５ａ（例えばテープリード）
に接続される。パッケージ５には接触子（例えばテープ
リード）５ａの反対の面に端子５ｂが形成されており、
接触子５ａは端子５ｂと電気的に接続される。半導体チ
ップ１は接触子５ａ及び端子５ｂを介して外部と接続さ
れる。
【０００５】ヒートシンク２はキャップ３にろう材４に
よりキャップ３の開口部３ａを覆うように固着される。
このとき、半導体チップ１はヒートシンク２に固着され
る。キャップ３はコバール（Ｆｅ−Ｎｉ−Ｃｏ合金）等
よりなる金属よりなり、プレス加工により縁部３ｃを有
する底付容器状に絞り変形させ収納部７を形成した構造
を有する。その底面３ｂには半導体チップ１とヒートシ
ンク２とを固着するための開口部３ａが形成される。キ
ャップ３は、縁部３ｃをパッケージ５にろう材６により
固着される。
よりキャップ３の開口部３ａを覆うように固着される。
このとき、半導体チップ１はヒートシンク２に固着され
る。キャップ３はコバール（Ｆｅ−Ｎｉ−Ｃｏ合金）等
よりなる金属よりなり、プレス加工により縁部３ｃを有
する底付容器状に絞り変形させ収納部７を形成した構造
を有する。その底面３ｂには半導体チップ１とヒートシ
ンク２とを固着するための開口部３ａが形成される。キ
ャップ３は、縁部３ｃをパッケージ５にろう材６により
固着される。
【０００６】従来の半導体装置に用いられていたキャッ
プ３は底面３ｂが平板状に構成されていた。
プ３は底面３ｂが平板状に構成されていた。
【０００７】
【発明が解決しようとする課題】しかるに、従来の半導
体装置はキャップ３の底面３ｂが平板状に形成されてい
たため、収納部底面３ｂの面積が大きくなると底面３ｂ
に垂直方向の力に対して変形しやすくなる。このキャッ
プ３の変形によりキャップ３と半導体チップ１が接触
し、ショートなどの不良の原因となり、半導体装置の信
頼性が著しく低下すると共に歩留も悪くなる等の問題点
があった。
体装置はキャップ３の底面３ｂが平板状に形成されてい
たため、収納部底面３ｂの面積が大きくなると底面３ｂ
に垂直方向の力に対して変形しやすくなる。このキャッ
プ３の変形によりキャップ３と半導体チップ１が接触
し、ショートなどの不良の原因となり、半導体装置の信
頼性が著しく低下すると共に歩留も悪くなる等の問題点
があった。
【０００８】本発明は上記の点に鑑みてなされたもの
で、被覆する面積が大きくなっても変形しにくいキャッ
プを有する半導体装置を提供することを目的とする。
で、被覆する面積が大きくなっても変形しにくいキャッ
プを有する半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、半導体回路が
形成された半導体チップと、 前記半導体チップの一面側
に配置されるパッケージ部と、 前記半導体チップの他面
側の全面が露出するように形成された開口部と、該開口
部の周縁部が前記半導体チップの表面とほぼ一致する位
置になるように形成された凹部と、該凹部の周囲に形成
された凸部とを有し、前記パッケージ部に固定され、前
記パッケージ部とともに前記半導体チップを収容するキ
ャップと、 前記キャップの前記凹部に係合して、前記開
口部を介して前記半導体チップ全面に接触するヒートシ
ンクとを有することを特徴とする。
形成された半導体チップと、 前記半導体チップの一面側
に配置されるパッケージ部と、 前記半導体チップの他面
側の全面が露出するように形成された開口部と、該開口
部の周縁部が前記半導体チップの表面とほぼ一致する位
置になるように形成された凹部と、該凹部の周囲に形成
された凸部とを有し、前記パッケージ部に固定され、前
記パッケージ部とともに前記半導体チップを収容するキ
ャップと、 前記キャップの前記凹部に係合して、前記開
口部を介して前記半導体チップ全面に接触するヒートシ
ンクとを有することを特徴とする。
【００１０】
【作用】本発明によれば、半導体チップの全面にヒート
シンクが接触するため、半導体チップの放熱効果が良好
となり、また、ヒートシンクはキャップの凹部に係合さ
れるため、キャップの剛性を確保できる。
シンクが接触するため、半導体チップの放熱効果が良好
となり、また、ヒートシンクはキャップの凹部に係合さ
れるため、キャップの剛性を確保できる。
【００１１】
【実施例】図１は本発明の第１実施例の断面図、図２は
本発明の第１実施例の平面図を示す。本実施例ではＰＧ
Ａ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）
型の半導体装置について説明する。同図中、８は半導体
チップを示す。
本発明の第１実施例の平面図を示す。本実施例ではＰＧ
Ａ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）
型の半導体装置について説明する。同図中、８は半導体
チップを示す。
【００１２】また、１２はパッケージで、例えば、セラ
ミック製の技材を積層した構成とされている。パッケー
ジ１２には外部回路との接続を行なう端子１２ａが植設
され、端子１２ａはスルーホール等により、半導体チッ
プ８との接続を行なう接触子（例えばテープリード）１
２ｂと接続されている。
ミック製の技材を積層した構成とされている。パッケー
ジ１２には外部回路との接続を行なう端子１２ａが植設
され、端子１２ａはスルーホール等により、半導体チッ
プ８との接続を行なう接触子（例えばテープリード）１
２ｂと接続されている。
【００１３】半導体チップ８はパッケージ１２の接触子
１２ｂと接続される。
１２ｂと接続される。
【００１４】１０はキャップで縁部１０ａを有し、コバ
ール等の金属よりなり、プレス加工等により底付容器状
に絞り変形され、形成される。キャップ１０にはその周
囲に縁部１０ａを有し、底面１０ｂには開口部１０ｂ−
１が形成される。開口部１０ｂ−１には半導体チップ８
が挿入され開口部１０ｂ−１を介してヒートシンク９と
接合される。
ール等の金属よりなり、プレス加工等により底付容器状
に絞り変形され、形成される。キャップ１０にはその周
囲に縁部１０ａを有し、底面１０ｂには開口部１０ｂ−
１が形成される。開口部１０ｂ−１には半導体チップ８
が挿入され開口部１０ｂ−１を介してヒートシンク９と
接合される。
【００１５】また、開口部１０ｂ−１の周囲はプレス加
工等により外部に向って凸状に絞り変形された凸部１０
ｂ−２が形成される。
工等により外部に向って凸状に絞り変形された凸部１０
ｂ−２が形成される。
【００１６】ヒートシンク９は開口部１０ｂ−１を覆う
ようにろう材１１によりキャップ１０に固着されると共
に、半導体チップ１と固着される。
ようにろう材１１によりキャップ１０に固着されると共
に、半導体チップ１と固着される。
【００１７】このように凸部１０ｂ−２を底面１０ｂの
開口部１０ｂ−１周囲に形成することにより底面１０ｂ
に多数の屈曲点を形成することができるため応力を各点
に分散させることができ、変形しにくくなる。
開口部１０ｂ−１周囲に形成することにより底面１０ｂ
に多数の屈曲点を形成することができるため応力を各点
に分散させることができ、変形しにくくなる。
【００１８】図３は本発明の第１実施例の他の例の断面
図を示す。同図中、図１，図２と同一構成部分には同一
符号を付し、その説明は省略する。
図を示す。同図中、図１，図２と同一構成部分には同一
符号を付し、その説明は省略する。
【００１９】本実施例はフリップチップ方式の半導体装
置で、半導体チップ１７を端子１８ａと接続されたパタ
ーン上に接触子等を介さず直接載置し、外部との接続を
行なったものである。
置で、半導体チップ１７を端子１８ａと接続されたパタ
ーン上に接触子等を介さず直接載置し、外部との接続を
行なったものである。
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】図４は本発明の第２実施例の断面図、図５
は本発明の第２実施例の平面図を示す。本実施例はマル
チチップ方式で、ＰＧＡ型の半導体装置に適用した例を
示す。同図中、２６−１〜２６−９は半導体チップで半
導体チップ２６−１〜２６−９はパッケージ２８の上面
に形成された接触子（例えばテープリード）２８ｂと接
続される。接触子２８ｂはパッケージ下面に形成された
外部端子２８ａと接続され、パッケージ２８の内部と外
部との接続が行なわれる。パッケージ２８にはキャップ
２９がろう材３１により固着される。
は本発明の第２実施例の平面図を示す。本実施例はマル
チチップ方式で、ＰＧＡ型の半導体装置に適用した例を
示す。同図中、２６−１〜２６−９は半導体チップで半
導体チップ２６−１〜２６−９はパッケージ２８の上面
に形成された接触子（例えばテープリード）２８ｂと接
続される。接触子２８ｂはパッケージ下面に形成された
外部端子２８ａと接続され、パッケージ２８の内部と外
部との接続が行なわれる。パッケージ２８にはキャップ
２９がろう材３１により固着される。
【００２９】キャップ２９には複数の半導体チップ２６
−１〜２６−９に対応して複数の開口部２９−１〜２９
−９が形成されていて、開口部２９−１〜２９−９には
半導体チップ２６−１〜２６−９が挿入され、半導体チ
ップ２６−１〜２６−９は開口部２９−１〜２９−９を
介してヒートシンク２７と接触する。
−１〜２６−９に対応して複数の開口部２９−１〜２９
−９が形成されていて、開口部２９−１〜２９−９には
半導体チップ２６−１〜２６−９が挿入され、半導体チ
ップ２６−１〜２６−９は開口部２９−１〜２９−９を
介してヒートシンク２７と接触する。
【００３０】キャップ２９はプレス加工等により絞り変
形され各開口部２９−１〜２９−９の周囲には凸部２９
ｂが外部に向って形成される。
形され各開口部２９−１〜２９−９の周囲には凸部２９
ｂが外部に向って形成される。
【００３１】ヒートシンク２７には半導体チップ２６−
１〜２６−９の底面が一致するよう凸部２７−１〜２７
−９が形成される。この凸部２７−１〜２７−９はキャ
ップ２９の開口部２９−１〜２９−９を覆うように形成
されて、キャップ２９にろう材３０により固着される。
このとき、ヒートシンク２７に半導体チップ２６−１〜
２６ｎが同時固着される。
１〜２６−９の底面が一致するよう凸部２７−１〜２７
−９が形成される。この凸部２７−１〜２７−９はキャ
ップ２９の開口部２９−１〜２９−９を覆うように形成
されて、キャップ２９にろう材３０により固着される。
このとき、ヒートシンク２７に半導体チップ２６−１〜
２６ｎが同時固着される。
【００３２】したがって、凸部２７−１〜２７−９の高
さは半導体チップ２６−１〜２６ｎの厚さによって異な
ることになる。
さは半導体チップ２６−１〜２６ｎの厚さによって異な
ることになる。
【００３３】このように大きな被覆面積を有する半導体
装置において、キャップ２９に凸部２９ｂを形成するこ
とにより、多数の屈曲点を形成することができるため、
これにより矢印Ａ方向にかかる力を分散することがて
き、キャップ２９を変形しにくい構造とできる。
装置において、キャップ２９に凸部２９ｂを形成するこ
とにより、多数の屈曲点を形成することができるため、
これにより矢印Ａ方向にかかる力を分散することがて
き、キャップ２９を変形しにくい構造とできる。
【００３４】
【００３５】
【００３６】
【発明の効果】上述の如く、本発明によれば、半導体チ
ップの全面にヒートシンクが接触するため、半導体チッ
プの放熱効果が良好となり、また、ヒートシンクはキャ
ップの凹部に係合されるため、キャップの剛性を確保で
きる等の特長を有する。
ップの全面にヒートシンクが接触するため、半導体チッ
プの放熱効果が良好となり、また、ヒートシンクはキャ
ップの凹部に係合されるため、キャップの剛性を確保で
きる等の特長を有する。
【図１】本発明の第１実施例の断面図である。
【図２】本発明の第１実施例の平面図である。
【図３】本発明の第１実施例の他の例の断面図である。
【図４】本発明の第２実施例の断面図である。
【図５】本発明の第２実施例の平面図である。
【図６】従来の一例の断面図である。
８ 半導体チップ １０ キャップ １０ｂ−２ 凸部 １２ パッケージ ９ ヒートシンク
Claims (1)
- 【請求項１】 半導体回路が形成された半導体チップ
と、 前記半導体チップの一面側に配置されるパッケージ部
と、 前記半導体チップの他面側の全面が露出するように形成
された開口部と、該開口部の周縁部が前記半導体チップ
の表面とほぼ一致する位置になるように形成された凹部
と、該凹部の周囲に形成された凸部とを有し、前記パッ
ケージ部に固定され、前記パッケージ部とともに前記半
導体チップを収容するキャップと、 前記キャップの前記凹部に係合して、前記開口部を介し
て前記半導体チップ全面に接触するヒートシンクとを有
することを 特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302087A JP2599233B2 (ja) | 1991-11-18 | 1991-11-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302087A JP2599233B2 (ja) | 1991-11-18 | 1991-11-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144959A JPH05144959A (ja) | 1993-06-11 |
| JP2599233B2 true JP2599233B2 (ja) | 1997-04-09 |
Family
ID=17904771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3302087A Expired - Fee Related JP2599233B2 (ja) | 1991-11-18 | 1991-11-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2599233B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5624155U (ja) * | 1979-08-02 | 1981-03-04 | ||
| JPS57112055A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Integrated circuit package |
| JPS63284836A (ja) * | 1987-05-15 | 1988-11-22 | Ibiden Co Ltd | 表面実装部品用パッケ−ジ |
-
1991
- 1991-11-18 JP JP3302087A patent/JP2599233B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05144959A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698663A (en) | Heatsink package for flip-chip IC | |
| US4803546A (en) | Heatsink package for flip-chip IC | |
| US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| KR100263514B1 (ko) | 히트싱크를구비한수지밀봉형반도체장치및그의제조방법 | |
| JPH10270637A (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2931741B2 (ja) | 半導体装置 | |
| JPH11195733A (ja) | 半導体装置の製造方法、半導体装置用導電性板および半導体装置 | |
| US4278991A (en) | IC Package with heat sink and minimal cross-sectional area | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| JP2599233B2 (ja) | 半導体装置 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| KR100338225B1 (ko) | 반도체장치 | |
| JP3248853B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| KR20010068505A (ko) | 플립 칩 기술을 이용한 피지에이 패키지 | |
| JP2581203B2 (ja) | 半導体装置 | |
| JP2001110981A (ja) | 半導体装置及びその製造方法 | |
| JP2783089B2 (ja) | セラミック型半導体装置 | |
| JPH118348A (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP2000091490A (ja) | 半導体装置 | |
| JPH11219969A (ja) | 半導体装置 | |
| JPH03102862A (ja) | 半導体装置 | |
| JP2500664B2 (ja) | 半導体装置 | |
| JPH1050921A (ja) | リードフレーム及び半導体装置 | |
| KR100370842B1 (ko) | 칩사이즈패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961126 |
|
| LAPS | Cancellation because of no payment of annual fees |