JPH118348A - 複数のｉｃチップを備えた半導体装置の構造 - Google Patents
複数のｉｃチップを備えた半導体装置の構造Info
- Publication number
- JPH118348A JPH118348A JP9159912A JP15991297A JPH118348A JP H118348 A JPH118348 A JP H118348A JP 9159912 A JP9159912 A JP 9159912A JP 15991297 A JP15991297 A JP 15991297A JP H118348 A JPH118348 A JP H118348A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode pad
- main
- sub
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 二つのＩＣチップ２，３を、これらの電極パ
ッド２ｂ，３ａの相互間を電気的に接続した状態で一体
化する場合に、そのコストの低減と、電気的接続の確実
性を向上する。 【手段】 前記両電極パッド２ｂ，３ａのうち一方の電
極パッド３ａにバンプ３ｂを、他方の電極パッド２ｂ
に、当該電極パッドを覆うバリアメタル２ｄを設け、更
に、前記両ＩＣチップ２，３の相互間を、その間に介挿
した導電粒子混入の接着フィルム４にて、前記バンプ３
ｂが当該接着フィルム４を圧縮変形するようにして接着
する。
ッド２ｂ，３ａの相互間を電気的に接続した状態で一体
化する場合に、そのコストの低減と、電気的接続の確実
性を向上する。 【手段】 前記両電極パッド２ｂ，３ａのうち一方の電
極パッド３ａにバンプ３ｂを、他方の電極パッド２ｂ
に、当該電極パッドを覆うバリアメタル２ｄを設け、更
に、前記両ＩＣチップ２，３の相互間を、その間に介挿
した導電粒子混入の接着フィルム４にて、前記バンプ３
ｂが当該接着フィルム４を圧縮変形するようにして接着
する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数個のＩＣチッ
プを、その相互間を電気的に接続した状態で一体的に接
合した半導体装置の構造に関するものである。
プを、その相互間を電気的に接続した状態で一体的に接
合した半導体装置の構造に関するものである。
【０００２】
【従来の技術】従来、二つのＩＣチップを、その相互間
を電気的に接続した状態で、一体的に接合するに際して
は、前記両ＩＣチップのうち一方のメインＩＣチップに
形成した各電極パッド及び前記両ＩＣチップのうち他方
のサブＩＣチップに形成した各電極パッドのうちいずれ
か一方の電極パッドにバンプを設けて、このバンプを、
他方の電極パッドに対して圧着すると言う方法を採用し
ている。
を電気的に接続した状態で、一体的に接合するに際して
は、前記両ＩＣチップのうち一方のメインＩＣチップに
形成した各電極パッド及び前記両ＩＣチップのうち他方
のサブＩＣチップに形成した各電極パッドのうちいずれ
か一方の電極パッドにバンプを設けて、このバンプを、
他方の電極パッドに対して圧着すると言う方法を採用し
ている。
【０００３】
【発明が解決しようとする課題】しかし、この方法にお
いて、メインＩＣチップとサブＩＣチップとの一体化
を、メインＩＣチップの各電極パッド及びサブＩＣチッ
プの各電極パッドのうちいずれか一方の電極パッドに設
けたバンプにおける他方の電極パッドへの圧着のみに依
存することができず、前記した圧着後において、両ＩＣ
チップの間に、その両者を一体的に接着するための合成
樹脂を充填するようにしなければならないから、両ＩＣ
チップを一体化することに要するコストが大幅にアップ
すると言う問題があった。
いて、メインＩＣチップとサブＩＣチップとの一体化
を、メインＩＣチップの各電極パッド及びサブＩＣチッ
プの各電極パッドのうちいずれか一方の電極パッドに設
けたバンプにおける他方の電極パッドへの圧着のみに依
存することができず、前記した圧着後において、両ＩＣ
チップの間に、その両者を一体的に接着するための合成
樹脂を充填するようにしなければならないから、両ＩＣ
チップを一体化することに要するコストが大幅にアップ
すると言う問題があった。
【０００４】しかも、前記ＩＣチップにおける電極パッ
ドは、一般的に言ってアルミニウム製であるのに対し、
バンプは、アルミニウムと異質の金又は半田製であるこ
とにより、一方の電極パッドに設けたバンプを、他方の
電極パッドに対して圧着することの確実性が低く、その
確実性を確保するためには、その押圧力を可成り強くし
なければならず、このバンプを他方の電極パッドに圧着
するときに、この他方の電極パッドに対して大きなダメ
ージを及ぼすことになるから、電気的接続の信頼性が低
くて、不良品の発生率が高いと言う問題もあった。
ドは、一般的に言ってアルミニウム製であるのに対し、
バンプは、アルミニウムと異質の金又は半田製であるこ
とにより、一方の電極パッドに設けたバンプを、他方の
電極パッドに対して圧着することの確実性が低く、その
確実性を確保するためには、その押圧力を可成り強くし
なければならず、このバンプを他方の電極パッドに圧着
するときに、この他方の電極パッドに対して大きなダメ
ージを及ぼすことになるから、電気的接続の信頼性が低
くて、不良品の発生率が高いと言う問題もあった。
【０００５】本発明は、これらの問題を解消できるよう
にした半導体装置の構造を提供することを技術的課題と
するものである。
にした半導体装置の構造を提供することを技術的課題と
するものである。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「少なくとも上面に回路素子とこの回
路素子に対する電極パッドとを形成したメインＩＣチッ
プと、少なくとも片面に回路素子とこの回路素子に対す
る電極パッドとを形成したサブＩＣチップとから成り、
前記サブＩＣチップを、前記メインＩＣチップの上面側
に、当該サブＩＣチップにおける回路素子及び電極パッ
ドが前記メインＩＣチップにおける回路素子及び電極パ
ッドの対面するように下向きにして配設し、前記メイン
ＩＣチップにおける電極パッド及びサブＩＣチップにお
ける電極パッドのうち一方の電極パッドにバンプを、他
方の電極パッドに、当該電極パッドを覆うバリアメタル
を設け、更に、前記両ＩＣチップの相互間を、その間に
介挿した導電粒子混入の接着フィルムにて、前記バンプ
が当該接着フィルムを圧縮変形するようにして接着す
る。」と言う構成にした。
るため本発明は、「少なくとも上面に回路素子とこの回
路素子に対する電極パッドとを形成したメインＩＣチッ
プと、少なくとも片面に回路素子とこの回路素子に対す
る電極パッドとを形成したサブＩＣチップとから成り、
前記サブＩＣチップを、前記メインＩＣチップの上面側
に、当該サブＩＣチップにおける回路素子及び電極パッ
ドが前記メインＩＣチップにおける回路素子及び電極パ
ッドの対面するように下向きにして配設し、前記メイン
ＩＣチップにおける電極パッド及びサブＩＣチップにお
ける電極パッドのうち一方の電極パッドにバンプを、他
方の電極パッドに、当該電極パッドを覆うバリアメタル
を設け、更に、前記両ＩＣチップの相互間を、その間に
介挿した導電粒子混入の接着フィルムにて、前記バンプ
が当該接着フィルムを圧縮変形するようにして接着す
る。」と言う構成にした。
【０００７】
【発明の作用・効果】このように構成することにより、
両ＩＣチップを、その間に介挿した接着フィルムにて強
固に一体化することができる一方、前記接着フィルム
を、一方の電極パッドに設けたバンプにて圧縮変形する
ことにより、この接着フィルムに混入されている導電粒
子が、このバンプと、他方の電極パッドの表面に形成さ
れているバリアメタルとの間に挟まれることになって、
この導電粒子及びバリアメタルを介して前記一方の電極
パッドに設けたバンプと他方の電極パッドとを互いに容
易に電気的に導通することになるから、両ＩＣチップの
押圧力をさほど強くすることなく、電気的に確実に接続
することができるのである。
両ＩＣチップを、その間に介挿した接着フィルムにて強
固に一体化することができる一方、前記接着フィルム
を、一方の電極パッドに設けたバンプにて圧縮変形する
ことにより、この接着フィルムに混入されている導電粒
子が、このバンプと、他方の電極パッドの表面に形成さ
れているバリアメタルとの間に挟まれることになって、
この導電粒子及びバリアメタルを介して前記一方の電極
パッドに設けたバンプと他方の電極パッドとを互いに容
易に電気的に導通することになるから、両ＩＣチップの
押圧力をさほど強くすることなく、電気的に確実に接続
することができるのである。
【０００８】しかも、前記一方の電極パッドに設けたバ
ンプが他方の電極パッドに対してダメージを及ぼすこと
を、この他方の電極パッドの表面に形成されているバリ
アメタルによって確実に低減できるのである。従って、
本発明によると、メインＩＣチップとサブＩＣチップと
を、その間に接着フィルムを介挿したのち押圧するだけ
で、その相互間を電気的に接続した状態で簡単に一体化
することができる一方、その相互間に電気的な接続に際
して、電極パッドに対して及ぼすダメージが小さいと共
に、電気的接続の信頼性を高くて、不良品の発生率が低
いから、前記一体化が簡単にできることと相俟って、製
造コストを大幅に低減できる効果を有する。
ンプが他方の電極パッドに対してダメージを及ぼすこと
を、この他方の電極パッドの表面に形成されているバリ
アメタルによって確実に低減できるのである。従って、
本発明によると、メインＩＣチップとサブＩＣチップと
を、その間に接着フィルムを介挿したのち押圧するだけ
で、その相互間を電気的に接続した状態で簡単に一体化
することができる一方、その相互間に電気的な接続に際
して、電極パッドに対して及ぼすダメージが小さいと共
に、電気的接続の信頼性を高くて、不良品の発生率が低
いから、前記一体化が簡単にできることと相俟って、製
造コストを大幅に低減できる効果を有する。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を、一
つのパッケージ体にて二つのＩＣチップを密封した形式
の半導体装置に適用した場合の図面（図１〜図８）につ
いて説明する。この図において、符号１は、矩形状のチ
ップマウント部１ａと、このチップマウント部１ａにお
ける四つの各辺から外向きに延びる複数本のリード端子
１ｂとを備えたリードフレームを示す。
つのパッケージ体にて二つのＩＣチップを密封した形式
の半導体装置に適用した場合の図面（図１〜図８）につ
いて説明する。この図において、符号１は、矩形状のチ
ップマウント部１ａと、このチップマウント部１ａにお
ける四つの各辺から外向きに延びる複数本のリード端子
１ｂとを備えたリードフレームを示す。
【００１０】また、符号２は、前記リードフレーム１に
おけるチップマウント部１ａに対してダイボンディング
されるメインＩＣチップを示し、このメインＩＣチップ
２の上面には、図示しない能動素子又は受動素子等のよ
うな回路素子の多数個が形成されている共に、その周囲
にワイヤボンディング用電極パッド２ａの多数個が、そ
の内側に後述するサブＩＣチップ３に対する接続用の電
極パッド２ｂの多数個が形成されている。
おけるチップマウント部１ａに対してダイボンディング
されるメインＩＣチップを示し、このメインＩＣチップ
２の上面には、図示しない能動素子又は受動素子等のよ
うな回路素子の多数個が形成されている共に、その周囲
にワイヤボンディング用電極パッド２ａの多数個が、そ
の内側に後述するサブＩＣチップ３に対する接続用の電
極パッド２ｂの多数個が形成されている。
【００１１】この場合において、前記メインＩＣチップ
２の上面には、図３に示すように、当該上面に形成され
ている各種の回路素子を覆う保護膜２ｃが、前記各電極
パッド２ｂの部分に開口部を設け形成され、更に、前記
各電極パッド２ｂの部分には、バリアメタル２ｅが、当
該電極パッド２ｂのうち前記保護膜２ｃにおける開口部
内の部分及び前記保護膜２ｃのうち開口部の周囲縁の部
分を覆うように形成されている。なお、このバリアメタ
ル２ｅは、例えば、チタンを下層としタングステンを上
層とするか、クロムを下層とし銀を上層とする二層構造
に構成されている。
２の上面には、図３に示すように、当該上面に形成され
ている各種の回路素子を覆う保護膜２ｃが、前記各電極
パッド２ｂの部分に開口部を設け形成され、更に、前記
各電極パッド２ｂの部分には、バリアメタル２ｅが、当
該電極パッド２ｂのうち前記保護膜２ｃにおける開口部
内の部分及び前記保護膜２ｃのうち開口部の周囲縁の部
分を覆うように形成されている。なお、このバリアメタ
ル２ｅは、例えば、チタンを下層としタングステンを上
層とするか、クロムを下層とし銀を上層とする二層構造
に構成されている。
【００１２】更にまた、符号３は、前記メインＩＣチッ
プ２の上面に一体化されるサブＩＣチップを示し、この
サブＩＣチップ３における表裏両面のうち少なくとも片
面には、前記メインＩＣチップ２と同様に図示しない能
動素子又は受動素子等のような回路素子の多数個が形成
されている共に、前記メインＩＣチップ２における各電
極パッド２ｂの各々に対応する箇所ごとに接続用の電極
パッド３ａが形成されている。
プ２の上面に一体化されるサブＩＣチップを示し、この
サブＩＣチップ３における表裏両面のうち少なくとも片
面には、前記メインＩＣチップ２と同様に図示しない能
動素子又は受動素子等のような回路素子の多数個が形成
されている共に、前記メインＩＣチップ２における各電
極パッド２ｂの各々に対応する箇所ごとに接続用の電極
パッド３ａが形成されている。
【００１３】そして、前記サブＩＣチップ３を、前記メ
インＩＣチップ２に対して、これらにおける電極パッド
２ｂ，３ｂの相互間を電気的に接続した状態で一体化す
るに際しては、前記サブＩＣチップ３における各電極パ
ッド３ａの各々に、金又は半田等によるバンプ３ｂを設
けるのである。次いで、前記サブＩＣチップ３を、その
回路素子、電極パッド３ａ及びバンプ３ｂを形成した片
面を下向きにして、前記メインＩＣチップ２の上面側に
配設し、その間に導電粒子を混入した接着フィルム４を
介挿したのち、前記サブＩＣチップ３を、メインＩＣチ
ップ２に向かって、その間における前記接着フィルム４
を、図５に示すように、各バンプ３ｂにより圧縮変形す
るように押圧し、この押圧を保持した状態で、加熱等に
て前記接着フィルム４を乾燥・硬化することにより、前
記サブＩＣチップ３を、メインＩＣチップ２に対して、
その間に介挿した接着フィルム４により確実に且つ強固
に一体化できるのである。
インＩＣチップ２に対して、これらにおける電極パッド
２ｂ，３ｂの相互間を電気的に接続した状態で一体化す
るに際しては、前記サブＩＣチップ３における各電極パ
ッド３ａの各々に、金又は半田等によるバンプ３ｂを設
けるのである。次いで、前記サブＩＣチップ３を、その
回路素子、電極パッド３ａ及びバンプ３ｂを形成した片
面を下向きにして、前記メインＩＣチップ２の上面側に
配設し、その間に導電粒子を混入した接着フィルム４を
介挿したのち、前記サブＩＣチップ３を、メインＩＣチ
ップ２に向かって、その間における前記接着フィルム４
を、図５に示すように、各バンプ３ｂにより圧縮変形す
るように押圧し、この押圧を保持した状態で、加熱等に
て前記接着フィルム４を乾燥・硬化することにより、前
記サブＩＣチップ３を、メインＩＣチップ２に対して、
その間に介挿した接着フィルム４により確実に且つ強固
に一体化できるのである。
【００１４】また、前記サブＩＣチップ３における各バ
ンプ３ｂが、前記接着フィルム４を圧縮変形することに
より、この接着フィルム４に混入されている導電粒子
が、この各バンプ３ｂと、メインＩＣチップ２における
各電極パッド２ｂの表面に形成したバリアメタル２ｅと
の間に挟まれることにより、サブＩＣチップ３における
各電極パッド３ａと、メインＩＣチップ２における各電
極パッド２ｂとの相互間を電気的に接続することができ
るのであり、前記した押圧のときにおいて、サブＩＣチ
ップ３における各電極パッド３ａに設けたバンプ３ｂ
が、メインＩＣチップ２における各電極パッド２ｂに対
してダメージを及ぼすことを、この各電極パッド２ｂの
表面に形成されているバリアメタル２ｄによって確実に
低減できるのである。
ンプ３ｂが、前記接着フィルム４を圧縮変形することに
より、この接着フィルム４に混入されている導電粒子
が、この各バンプ３ｂと、メインＩＣチップ２における
各電極パッド２ｂの表面に形成したバリアメタル２ｅと
の間に挟まれることにより、サブＩＣチップ３における
各電極パッド３ａと、メインＩＣチップ２における各電
極パッド２ｂとの相互間を電気的に接続することができ
るのであり、前記した押圧のときにおいて、サブＩＣチ
ップ３における各電極パッド３ａに設けたバンプ３ｂ
が、メインＩＣチップ２における各電極パッド２ｂに対
してダメージを及ぼすことを、この各電極パッド２ｂの
表面に形成されているバリアメタル２ｄによって確実に
低減できるのである。
【００１５】この場合において、図示のように、メイン
ＩＣチップ２の上面における保護膜２ｃを、各電極パッ
ド２ｂの上面の一部に開口部を設けて形成する一方、バ
リアメタル２ｄを、電極パッド２ｂのうち前記保護膜２
ｃにおける開口部内の部分及び前記保護膜２ｃのうち開
口部の周囲縁の部分を覆うように形成することにより、
このバリアメタル２ｄの上面には、前記バンプ３ｂが嵌
まる凹所が形成されることになる。
ＩＣチップ２の上面における保護膜２ｃを、各電極パッ
ド２ｂの上面の一部に開口部を設けて形成する一方、バ
リアメタル２ｄを、電極パッド２ｂのうち前記保護膜２
ｃにおける開口部内の部分及び前記保護膜２ｃのうち開
口部の周囲縁の部分を覆うように形成することにより、
このバリアメタル２ｄの上面には、前記バンプ３ｂが嵌
まる凹所が形成されることになる。
【００１６】これにより、前記接着フィルム４がバンプ
３ｂによって圧縮変形するときに、この接着フィルム４
に混入した導電粒子が前記バンプ３ｂとバリアメタル２
ｄとの間から横方向に逃げるのを、前記バリアメタル２
ｄの上面に形成される凹所にて阻止でき、換言すると、
前記バリアメタル２ｄの上面における凹所内に、多くの
導電粒子を確保することができるから、前記接着フィル
ム４への導電粒子の混入量を多くすることなく、電気的
接続の確実性を向上できるのである。
３ｂによって圧縮変形するときに、この接着フィルム４
に混入した導電粒子が前記バンプ３ｂとバリアメタル２
ｄとの間から横方向に逃げるのを、前記バリアメタル２
ｄの上面に形成される凹所にて阻止でき、換言すると、
前記バリアメタル２ｄの上面における凹所内に、多くの
導電粒子を確保することができるから、前記接着フィル
ム４への導電粒子の混入量を多くすることなく、電気的
接続の確実性を向上できるのである。
【００１７】このようにして、メインＩＣチップ２に対
してサブＩＣチップ３を一体化すると、このメインＩＣ
チップ２を、図６に示すように、前記リードフレーム１
におけるチップマウント部１ａに対してダイボンディン
グシ、次いで、このメインＩＣチップ２における各ワイ
ヤボンディング用電極パッド２ａと、リードフレーム１
における各リード端子１ｂとの間を、細い金属線５によ
るワイヤボンディングにて電気的に接続したのち、これ
らの全体を、図７に示すように、合成樹脂製のパッケー
ジ体６にて密封し、次いで、図８に示すように、リード
フレーム１から切り離したのち、各リード端子１ｂのう
ちパッケージ体６から突出する部分を、パッケージ体６
の下面の同一平面状に折り曲げることにより、密封型半
導体装置の完成品とするのである。
してサブＩＣチップ３を一体化すると、このメインＩＣ
チップ２を、図６に示すように、前記リードフレーム１
におけるチップマウント部１ａに対してダイボンディン
グシ、次いで、このメインＩＣチップ２における各ワイ
ヤボンディング用電極パッド２ａと、リードフレーム１
における各リード端子１ｂとの間を、細い金属線５によ
るワイヤボンディングにて電気的に接続したのち、これ
らの全体を、図７に示すように、合成樹脂製のパッケー
ジ体６にて密封し、次いで、図８に示すように、リード
フレーム１から切り離したのち、各リード端子１ｂのう
ちパッケージ体６から突出する部分を、パッケージ体６
の下面の同一平面状に折り曲げることにより、密封型半
導体装置の完成品とするのである。
【００１８】なお、前記の説明は、バンプ３ｂを、サブ
ＩＣチップ３における各電極パッド３ａに設けて、この
バンプ３ｂを、メインＩＣチップ２における各電極パッ
ド２ｂに設けたバリアメタル２ｄに対して電気的に接続
する場合を示したが、これに代えて、バンプを、メイン
ＩＣチップ２における各電極パッド２ｂに設けて、この
バンプを、サブＩＣチップ３における各電極パッド３ａ
に設けたバリアメタルに対して電気的に接続するように
構成にしても良く、また、本発明は、前記のように、メ
インＩＣチップ２に対して一つのサブＩＣチップ３を一
体化することに限らず、メインＩＣチップ２に対して二
つのサブＩＣチップ３を一体化する場合にも適用できる
ことは言うまでもない。
ＩＣチップ３における各電極パッド３ａに設けて、この
バンプ３ｂを、メインＩＣチップ２における各電極パッ
ド２ｂに設けたバリアメタル２ｄに対して電気的に接続
する場合を示したが、これに代えて、バンプを、メイン
ＩＣチップ２における各電極パッド２ｂに設けて、この
バンプを、サブＩＣチップ３における各電極パッド３ａ
に設けたバリアメタルに対して電気的に接続するように
構成にしても良く、また、本発明は、前記のように、メ
インＩＣチップ２に対して一つのサブＩＣチップ３を一
体化することに限らず、メインＩＣチップ２に対して二
つのサブＩＣチップ３を一体化する場合にも適用できる
ことは言うまでもない。
【図１】本発明の実施の形態を示す分解斜視図である。
【図２】図１の縦断正面図である。
【図３】図２の要部拡大図である。
【図４】サブＩＣチップをメインＩＣチップに対して一
体化した状態を示す縦断正面図である。
体化した状態を示す縦断正面図である。
【図５】図４の要部拡大図である。
【図６】リードフレームに対してマウントした状態を示
す縦断正面図である。
す縦断正面図である。
【図７】全体をパッケージ体に密封した状態を示す縦断
正面図である。
正面図である。
【図８】半導体装置の縦断正面図である。
１ リードフレーム １ａ チップマウント部 １ｂ リード端子 ２ メインＩＣチップ ２ｂ 電極パッド ２ｃ 保護膜 ２ｄ バリアメタル ３ サブＩＣチップ ３ａ 電極パッド ３ｂ バンプ ４ 接着フィルム ５ 金属線 ６ パッケージ体
Claims (1)
- 【請求項１】少なくとも上面に回路素子とこの回路素子
に対する電極パッドとを形成したメインＩＣチップと、
少なくとも片面に回路素子とこの回路素子に対する電極
パッドとを形成したサブＩＣチップとから成り、前記サ
ブＩＣチップを、前記メインＩＣチップの上面側に、当
該サブＩＣチップにおける回路素子及び電極パッドが前
記メインＩＣチップにおける回路素子及び電極パッドの
対面するように下向きにして配設し、前記メインＩＣチ
ップにおける電極パッド及びサブＩＣチップにおける電
極パッドのうち一方の電極パッドにバンプを、他方の電
極パッドに、当該電極パッドを覆うバリアメタルを設
け、更に、前記両ＩＣチップの相互間を、その間に介挿
した導電粒子混入の接着フィルムにて、前記バンプが当
該接着フィルムを圧縮変形するようにして接着したこと
を特徴とする複数のＩＣチップを備えた半導体装置の構
造。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15991297A JP3543254B2 (ja) | 1997-06-17 | 1997-06-17 | 複数のｉｃチップを備えた半導体装置の構造 |
| EP98900725A EP0890989A4 (en) | 1997-01-24 | 1998-01-22 | SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE DEVICE |
| KR10-1998-0707403A KR100522223B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체장치및그제조방법 |
| US09/155,134 US6133637A (en) | 1997-01-24 | 1998-01-22 | Semiconductor device having a plurality of semiconductor chips |
| PCT/JP1998/000281 WO1998033217A1 (en) | 1997-01-24 | 1998-01-22 | Semiconductor device and method for manufacturing thereof |
| KR10-2004-7000090A KR100467946B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체 칩의 제조방법 |
| US09/612,480 US6458609B1 (en) | 1997-01-24 | 2000-07-07 | Semiconductor device and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15991297A JP3543254B2 (ja) | 1997-06-17 | 1997-06-17 | 複数のｉｃチップを備えた半導体装置の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118348A true JPH118348A (ja) | 1999-01-12 |
| JP3543254B2 JP3543254B2 (ja) | 2004-07-14 |
Family
ID=15703886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15991297A Expired - Fee Related JP3543254B2 (ja) | 1997-01-24 | 1997-06-17 | 複数のｉｃチップを備えた半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543254B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4659117A (en) * | 1982-08-10 | 1987-04-21 | Iwk Regler Und Kompensatoren Gmbh | Flexible coupling for pipes in exhaust systems of motor vehicles |
| JP2006237280A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置及びその製造方法 |
| CN108431055A (zh) * | 2015-12-17 | 2018-08-21 | 3M创新有限公司 | 含胺聚合物、其分散体以及制备和使用它们的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
-
1997
- 1997-06-17 JP JP15991297A patent/JP3543254B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4659117A (en) * | 1982-08-10 | 1987-04-21 | Iwk Regler Und Kompensatoren Gmbh | Flexible coupling for pipes in exhaust systems of motor vehicles |
| JP2006237280A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 半導体装置及びその製造方法 |
| CN108431055A (zh) * | 2015-12-17 | 2018-08-21 | 3M创新有限公司 | 含胺聚合物、其分散体以及制备和使用它们的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3543254B2 (ja) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3349058B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| JPH09121002A (ja) | 半導体装置及びその製造方法 | |
| WO1998052217A3 (en) | Method of forming a chip scale package, and a tool used in forming the chip scale package | |
| EP0590915A1 (en) | Chip on board assembly | |
| JP3543254B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3815933B2 (ja) | 半導体装置及びその製造方法 | |
| JP3555062B2 (ja) | 半導体装置の構造 | |
| US6424049B1 (en) | Semiconductor device having chip-on-chip structure and semiconductor chip used therefor | |
| JP3248853B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3696360B2 (ja) | 半導体装置 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JP3543253B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
| KR100218335B1 (ko) | 칩 사이즈 패키지 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP3543251B2 (ja) | Ｉｃチップのボンディング装置 | |
| US20060012035A1 (en) | Method of packaging integrated circuits, and integrated circuit packages produced by the method | |
| JP3248854B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPS61284951A (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |