JP2006237280A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 半導体チップ接合時の合わせズレを防ぐことができ、安定した接続を可能にする半導体装置及びその製造方法を提供すること。
【解決手段】 パッド電極１を有する半導体基体２上に絶縁層３を形成する工程と、パッド電極１上の絶縁層３を選択的に除去して、絶縁層３にパッド電極１を露出させて凹部５を形成する工程とによって第１半導体チップ部６を作製し、第１半導体チップ部６の凹部５に第２半導体チップ部９のバンプ電極８を嵌入する工程と、バンプ電極８とパッド電極１とを接続して第１半導体チップ部６と第２半導体チップ部９とを接合する工程とを有する、半導体装置１０の製造方法、及びこの製造方法により得られる半導体装置１０。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関するものである。

電子機器等の電子回路は、ＩＣ（integrated circuit）等の半導体素子と、抵抗やコンデンサ等の受動部品が、プリント配線板上に実装されて形成される。

近年の電子機器への要求は、小型、軽量、高性能、高機能、低コストなどであるが、これらに付け加えて、開発設計期間の短縮も重要な課題となっている。そして、これらを満足させるために様々な工夫がなされているが、電子回路の機能ブロックを形成するＩＣとその周辺回路部品を一体化した電子回路モジュール、いわゆるハイブリッドＩＣやＳｉＰ（System In Package）等は、まさにこれらの要求から生み出されたものである。

この電子回路モジュールを採用することにより、電子機器の電子回路を短期間で開発設計できるという利点がある。

従来の半導体チップのＳｉＰ組立て技術は、図７に示すように、貼り合わせる第１半導体チップ５０と第２半導体チップ５１に、異なる大きさのアライメントマーク５２を設け、画像認識により、両マークの中心が一致するよう第１半導体チップ５０（又は第２半導体チップ５１）を左右に動かし、第１半導体チップ５０と第２半導体チップ５１との接合を行っている。

また、接合する半導体チップ間の接続方法としては、図８に示すように、貼り合わせる両半導体チップ５０、５１の電極パッド５３にそれぞれ、金属（Ｓｎ、Ｃｕ又はＡｇ、或いはそれらの合金など）からなるバンプ５４を設け、バンプ５４を加熱溶融して接続し、貼り合わせる方法がある（例えば、後記の特許文献１参照。）。

さらに、図９に示すように、第１半導体チップ５０に設けられたバンプ５４と、第２半導体チップ５１に設けられたランド５５とを用い、バンプ５４を加熱溶融して接続し、貼り合わせる方法がある。

特開２００２−１５８２５７号公報（２頁２欄６行目〜３頁３欄６行目、図１）

しかしながら、図７に示すような、アライメントマーク５２を用いての画像認識による貼り合わせでは、画像認識のミスが生じ易く、半導体チップ５０、５１の貼り合わせ時にずれが生じたりする。

また、図８に示すようなバンプ５４同士の接続方法では、図１０（ａ）に示すように、バンプ５４が球状であるために接触時にずれが生じ、接続不良を起こしてしまう。

また、図８及び図９に示すようなバンプ５４を用いての接続方法では、バンプ５４を溶融接合又は荷重により接合しているため、図１０（ｂ）に示すように、第１半導体チップ５０と第２半導体チップ５１との間の距離ｈ₁及びｈ₂を一定に保つことが困難となっている。

接合した半導体チップを固定するためには封止材を使用する必要があるが、図１０（ｂ）に示すように、第１半導体チップ５０と第２半導体チップ５１との間の距離ｈ₁及びｈ₂にばらつきが生じた場合、半導体チップ５０、５１間の空間５６に精度よく封止材を充填することができなくなる。この封止材の問題点としては、注入時に未充填部（ボイド）が発生したり、封止材がチップへ這い上がり、またパッドへはみだしたりすることなどが挙げられ、これらの不良は、チップの信頼性を低下させる要因となる。

さらに、微細化によるボンディング装置の高性能化が要求され、その接続方法の確立が困難となっている。

本発明は、上述したような問題点を解決するためになされたものであって、その目的は、半導体チップ接合時の合わせズレを防ぐことができ、安定した接続を可能にする半導体装置及びその製造方法を提供することにある。

即ち、本発明は、パッド電極を有する半導体基体上に絶縁層を形成する工程と、
前記パッド電極上の前記絶縁層を選択的に除去して、前記絶縁層に前記パッド電極を 露出させて凹部を形成する工程と
によって第１半導体チップ部を作製し、
前記第１半導体チップ部の前記凹部に第２半導体チップ部のバンプ電極を嵌入する工 程と、
前記バンプ電極と前記パッド電極とを接続して前記第１半導体チップ部と前記第２半 導体チップ部とを接合する工程とを有する、
半導体装置の製造方法に係るものである。

また、半導体基体上にパッド電極を有し、前記パッド電極が絶縁層に形成された凹部に 露出している第１半導体チップ部と、
バンプ電極が設けられた第２半導体チップ部と
が、前記凹部に前記バンプ電極が嵌め込まれて前記パッド電極に接続されることによって、互いに接合されている、半導体装置に係るものである。

本発明によれば、前記凹部を有する前記第１半導体チップ部を作製する工程を有し、この第１半導体チップ部の前記凹部に前記第２半導体チップ部の前記バンプ電極を嵌入する工程と、前記バンプ電極と前記パッド電極とを接続して前記第１半導体チップ部と前記第２半導体チップ部とを接合する工程とを有するので、セルフアライメント効果により前記バンプ電極が前記凹部に嵌まり、従来例のような合わせズレが生じることがなく、また前記第１半導体チップ部と前記第２半導体チップ部との間の距離を、容易かつ高精度に一定に形成することができる。

従って、安定した接続を可能にし、信頼性の高い半導体装置を実現することができる。

本発明において、パッドメタル（例えばＡｌ）からなる前記パッド電極を有する前記半導体基体としてのシリコン基体上に前記絶縁層を形成し、前記パッドメタル以外の前記絶縁層上に感光性レジストを設け、前記感光性レジストを露光、現像し、前記絶縁層を前記パッド電極に達する位置まで除去し、前記凹部を形成することが好ましい。なお、本発明における前記絶縁層は、従来公知の半導体チップにおけるパッシベーション膜に相当する。

また、前記バンプ電極を加熱して溶融し、前記バンプ電極と前記パッド電極とを接続することが好ましい。

また、前記第２半導体チップ部に設けた複数の前記バンプ電極のうち、一部のバンプ電極の高さを他のバンプ電極より高くするのが好ましい。これにより、前記第１半導体チップ部と前記第２半導体チップ部とにアライメントマークを設けなくても、他のバンプ電極よりも高いバンプ電極が位置決めのマークとなり、より高精度かつ容易に前記第１半導体チップ部と前記第２半導体チップ部との接合を行うことができる。また、特にアライメントマークを設ける必要がないので、前記第１半導体チップ部及び前記第２半導体チップ部における配線層の領域をより広く設けることができる。

この場合、前記第１半導体チップ部と前記第２半導体チップ部との間に隙間が生じるが、この隙間に絶縁性樹脂を充填することが望ましい。従来例による接合方法では、前記第１半導体チップ部及び前記第２半導体チップ部において、前記隙間の距離にばらつきが生じてしまうが、本発明に基づく製造方法によれば、前記隙間の距離を容易かつ高精度に一定に形成することができるので、前記絶縁性樹脂の注入時に未充填部（ボイド）が発生したり、前記絶縁性樹脂がチップへ這い上がり、またパッドへはみだしたりすることなどがない。即ち、前記絶縁性樹脂の充填も容易かつ高精度に行うことができ、半導体装置の信頼性の向上を図ることができる。

さらに、前記パッド電極の上面に低融点材料層を設けることが好ましい。この場合、前記低融点材料層をバンプ材料（例えば、Ｓｎ、ＳｎＡｇ又はＳｎＡｇＢｉ等）によって形成することが好ましい。これにより、前記バンプ電極と前記パッド電極との接続をより容易にかつ強固なものとすることができる。前記低融点材料層の作製方法としては、電解めっき法等を適用することができる。

なお、本発明において、従来例のようにアライメントマークを設け、画像認識により簡易的に位置合わせを行ってもよい。

以下、本発明の好ましい実施の形態を図面を参照して説明する。

第１の実施の形態
図１及び図２は、本発明に基づく半導体装置の製造方法の一例を工程順に示す概略断面図である。

まず、図１（ａ）に示すように、パッドメタル（例えばＡｌ）からなるパッド電極１を有する前記半導体基体としてのシリコン基体２上に絶縁層３を形成する。パッド電極１は、従来公知の製造方法により作製すればよい。また、絶縁層３は、酸化膜や窒化膜などを適用することができ、後述するバンプ電極の高さと同等の厚みとなるように蒸着するのが好ましい。

次に、図１（ｂ）に示すように、絶縁層３をＣＭＰ（Chemical Mechanical Polish）法等により平坦化する。次いで、図１（ｃ）に示すように、パッド電極１以外の絶縁層３上に感光性レジスト４を設ける。このとき、感光性レジスト４の開口形状が後述するバンプ電極と同じ形状となるようにパターニングするのが望ましい。そして、図１（ｄ）に示すように、感光性レジスト４を露光、現像し、絶縁層３をパッド電極１に達する位置までＲＩＥ（reactive ion Etching）法等によりエッチングして除去し、また感光性レジスト４を除去すれば、絶縁層３にパッド電極１が露出した凹部５を形成することができる。

以上のようにして、第１半導体チップ部６を作製することができる。なお、第１半導体チップ部６における絶縁層３は、従来公知の半導体チップにおけるパッシベーション膜に相当する。

次に、図２（ｅ）に示すように、シリコン基体２’上にパッシベーション膜７、パッド１’及びバンプ電極８を有する第２半導体チップ部９を用意し、この第２半導体チップ部９と、上記のようにして作製した第１半導体チップ部６とを貼り合わせる。第２半導体チップ部９の作製方法としては、従来公知の半導体チップ作製方法を適用可能である。貼り合わせに際し、図２（ｆ）及び（ｇ）に示すように、図示省略したアライメントマークの画像認識により簡易的に位置合わせを行うのがよいが、このとき多少ずれていても、第１半導体チップ部６の凹部５に第２半導体チップ部９のバンプ電極８が嵌入することにより、セルフアライメント効果で位置ズレが解消される。

そして、図２（ｈ）に示すように、第１半導体チップ部６と第２半導体チップ部９とを貼り合わせた後、バンプ電極８を加熱して溶融し、バンプ電極８とパッド電極１とを接続して第１半導体チップ部６と第２半導体チップ部９とを接合する。これにより、本発明に基づく半導体装置１０を作製することができる。

本実施の形態によれば、凹部５を有する第１半導体チップ部６を作製する工程を有し、この第１半導体チップ部６の凹部５に第２半導体チップ部９のバンプ電極８を嵌入する工程と、バンプ電極８とパッド電極１とを接続して第１半導体チップ部６と第２半導体チップ部９とを接合する工程とを有するので、セルフアライメント効果によりバンプ電極８が凹部５に嵌まり、従来例のような合わせズレが生じることがなく、また第１半導体チップ部６と第２半導体チップ部９との間の距離を、容易かつ高精度に一定（本実施の形態では半導体チップ部６、９間に隙間が生じない。）に形成することができる。従って、安定した接続を可能にし、信頼性の高い半導体装置１０を実現することができる。

また、本実施の形態で得られる半導体装置１０は、第１半導体チップ部６と第２半導体チップ部９との間に隙間が生じないので、従来例のようなチップ間に封止材を充填する工程を行わなくてよい。

ここで、図３に示すように、第１半導体チップ部６の凹部５の側壁１１を傾斜面に形成してもよい。

また、図４に示すように、パッド電極１の上面に低融点材料層１２を設けてもよい。この場合、低融点材料層１２をバンプ材料（例えば、Ｓｎ、ＳｎＡｇ又はＳｎＡｇＢｉ等）によって形成するのが好ましい。これにより、バンプ電極８とパッド電極１との接続をより容易にかつ強固なものとすることができる。前記低融点材料層の作製方法としては、電解めっき法等を適用することができる。

そして、本発明に基づく半導体装置１０は、例えば図５に示すように、プリント配線板１３上の電極１４と、第１半導体チップ部６の外部接続端子１５とをワイヤー１６によって接続することにより実装することができる。

第２の実施の形態
本発明は、図６に示すように、第２半導体チップ部９に設けた複数の前記バンプ電極のうち、一部のバンプ電極８’の高さを他のバンプ電極８より高くしてもよい。これにより、両半導体チップ部６、９にアライメントマークを設けなくても、他のバンプ電極８よりも高いバンプ電極８’が位置決めのマークとなり、より高精度かつ容易に第１半導体チップ部６と第２半導体チップ部９との接合を行うことができる。また、特にアライメントマークを設ける必要がないので、第１半導体チップ部６及び第２半導体チップ部９における配線層（図示省略）の領域をより広く設けることができる。

この場合、第１半導体チップ部６と第２半導体チップ部９との間に隙間１７が生じるが、この隙間１７に絶縁性樹脂（図示省略）を充填することが望ましい。従来例による接合方法では、第１半導体チップ部６及び第２半導体チップ部９において、隙間１７の距離にばらつきが生じてしまうが、本発明に基づく製造方法によれば、隙間１７の距離ｈ₁、ｈ₂を容易かつ高精度に一定に形成することができるので、前記絶縁性樹脂の注入時に未充填部（ボイド）が発生したり、前記絶縁性樹脂がチップへ這い上がり、またパッドへはみだしたりすることなどがない。即ち、前記絶縁性樹脂の充填も容易かつ高精度に行うことができ、半導体装置１０の信頼性の向上を図ることができる。

以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。

例えば、前記凹部は前記バンプ電極が嵌入できればよく、その形状は特に限定されない。

また、前記第１半導体チップ部において、全ての前記パッド電極について上記した凹部に形成しなくてもよい。

また、本発明に基づく半導体装置をフリップチップ方式又はインターポーザーを介して前記プリント配線板に実装することも勿論可能である。

さらに、ウェハ一括処理にて本発明に基づく製造方法を適用した後、個片化することも可能である。

本発明の第１の実施の形態による、本発明に基づく半導体装置の製造方法の一例を工程順に示す概略断面図である。 同、本発明に基づく半導体装置の製造方法の一例を工程順に示す概略断面図である。 同、前記第１半導体チップ部の他の例の概略断面図である。 同、前記第１半導体チップ部の更に他の例の概略断面図である。 同、本発明に基づく半導体装置の実装構造を示す概略断面図である。 本発明の第２の実施の形態による、第２半導体チップ部の概略平面図（ａ）、及び半導体装置の概略断面図（ｂ）である。 従来例による、半導体チップ同士の貼り合わせ方法を示す模式図である。 同、半導体チップ間の接続方法を示す概略断面図である。 同、半導体チップ間の接続方法を示す概略断面図である。 同、半導体チップ間の接続方法を示す概略断面図である。

符号の説明

１、１’…パッド電極、２、２’…シリコン基体、３…絶縁層、４…感光性レジスト、
５…凹部、６…第１半導体チップ部、７…パッシベーション膜、８…バンプ電極、
９…第２半導体チップ部、１０…半導体装置、１１…側壁、１２…低融点材料層、
１３…プリント配線板、１４…電極、１５…外部接続端子、１６…ワイヤー、１７…隙間

Claims (14)

1. パッド電極を有する半導体基体上に絶縁層を形成する工程と、
   前記パッド電極上の前記絶縁層を選択的に除去して、前記絶縁層に前記パッド電極を 露出させて凹部を形成する工程と
   によって第１半導体チップ部を作製し、
   前記第１半導体チップ部の前記凹部に第２半導体チップ部のバンプ電極を嵌入する工 程と、
   前記バンプ電極と前記パッド電極とを接続して前記第１半導体チップ部と前記第２半 導体チップ部とを接合する工程とを有する、
   半導体装置の製造方法。
2. パッドメタルからなる前記パッド電極を有する前記半導体基体としてのシリコン基体上に前記絶縁層を形成し、前記パッドメタル以外の前記絶縁層上に感光性レジストを設け、前記感光性レジストを露光、現像し、前記絶縁層を前記パッド電極に達する位置まで除去し、前記凹部を形成する、請求項１に記載した半導体装置の製造方法。
3. 前記バンプ電極を加熱して溶融し、前記バンプ電極と前記パッド電極とを接続する、請求項１に記載した半導体装置の製造方法。
4. 前記第２半導体チップ部に設けた複数の前記バンプ電極のうち、一部のバンプ電極の高さを他のバンプ電極より高くする、請求項１に記載した半導体装置の製造方法。
5. 前記第１半導体チップ部と前記第２半導体チップ部との間の隙間に絶縁性樹脂を充填する、請求項４に記載した半導体装置の製造方法。
6. 前記パッド電極の上面に低融点材料層を設ける、請求項１に記載した半導体装置の製造方法。
7. 前記低融点材料層をバンプ材料によって形成する、請求項６に記載した半導体装置の製造方法。
8. 半導体基体上にパッド電極を有し、前記パッド電極が絶縁層に形成された凹部に露出 している第１半導体チップ部と、
   バンプ電極が設けられた第２半導体チップ部と
   が、前記凹部に前記バンプ電極が嵌め込まれて前記パッド電極に接続されることによって、互いに接合されている、半導体装置。
9. 前記半導体基体がシリコン基体であり、前記パッド電極がパッドメタルからなり、前記パッドメタル以外の前記絶縁層上に感光性レジストが設けられ、前記感光性レジストが露光、現像され、前記絶縁層が前記パッドメタルに達する位置まで選択的に除去され、前記凹部が形成されている、請求項８に記載した半導体装置。
10. 前記バンプ電極が加熱されて溶融されることにより、前記バンプ電極と前記パッド電極とが接続されている、請求項８に記載した半導体装置。
11. 前記第２半導体チップ部に設けられた複数の前記バンプ電極のうち、一部のバンプ電極の高さが他のバンプ電極より高く形成されている、請求項８に記載した半導体装置。
12. 前記第１半導体チップ部と前記第２半導体チップとの間の隙間に絶縁性樹脂が充填されている、請求項１１に記載した半導体装置。
13. 前記パッド電極の上面に低融点材料層が設けられている、請求項８に記載した半導体装置。
14. 前記低融点材料層がバンプ材料によって形成されている、請求項１３に記載した半導体装置。

Images