JP2016111112A - 半導体デバイスの製造方法及び半導体デバイス - Google Patents

半導体デバイスの製造方法及び半導体デバイス Download PDF

Info

Publication number
JP2016111112A
JP2016111112A JP2014245508A JP2014245508A JP2016111112A JP 2016111112 A JP2016111112 A JP 2016111112A JP 2014245508 A JP2014245508 A JP 2014245508A JP 2014245508 A JP2014245508 A JP 2014245508A JP 2016111112 A JP2016111112 A JP 2016111112A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
adhesive layer
semiconductor wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014245508A
Other languages
English (en)
Other versions
JP6536024B2 (ja
Inventor
一行 満倉
Kazuyuki Mitsukura
一行 満倉
亮太 税所
Ryota Zeisho
亮太 税所
峯岸 知典
Tomonori Minegishi
知典 峯岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2014245508A priority Critical patent/JP6536024B2/ja
Publication of JP2016111112A publication Critical patent/JP2016111112A/ja
Application granted granted Critical
Publication of JP6536024B2 publication Critical patent/JP6536024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】異種デバイスの混載が可能であり、歩留まりが良い、半導体デバイスの製造方法、及び半導体デバイスを提供する。【解決手段】電極を有する第一の半導体ウェハの、電極を有する面に接着剤層を形成する接着剤層形成工程(S1)と、第一の半導体ウェハの電極上の接着剤層の少なくとも一部を除去して、半導体ウェハの電極の少なくとも一部を露出させる電極露出工程(S2)と、第一の半導体ウェハを個片化して、第一の半導体チップを得る個片化工程(S3)と、第一の半導体チップの、少なくとも一部が露出した電極を、電極を有する第二の半導体ウェハの電極に対して加熱圧着し、積層体を得る加熱圧着工程(S4)と、積層体をリフローするリフロー工程(S5)と、を備える。【選択図】図1

Description

本開示は、半導体デバイスの製造方法、及び半導体デバイスに関する。
近年、電子部品の高性能化及び高機能化に伴い、種々の形態を有する半導体パッケージが提案されている。半導体パッケージとしては、半導体チップ(半導体素子)と半導体チップ搭載用支持部材とが接合されたものがあり、この接合には、接着剤が用いられる。
また、近年、半導体実装分野において、半導体素子同士が接続される、及び/又は、半導体チップと半導体チップ搭載用支持部材とが複数の導電性バンプを介して接続されるフリップチップ実装方式が注目されている。フリップチップ実装方式では、それぞれの接続部材の熱膨張係数差に基づくストレスにより、導電性バンプを介する基板と半導体チップとの接続異常が生じる場合がある。このため、当該ストレスを緩和することを目的に、接続部材間において、樹脂(アンダーフィル材)を充填することにより導電性バンプを封止する方式が知られている(例えば、特許文献1)。さらに、半導体チップ同士の接続、又は半導体チップと半導体チップ搭載用支持部材との接続材料に、ネガ型の感光性接着剤組成物を用いることが検討されている(例えば、特許文献2)。
半導体製造プロセスの効率化を目的として、加熱及び/又は加圧によって接続する際に、基板と半導体チップとの位置合わせを行った後に、一旦、半導体チップを基板上に接続する温度よりも低温で仮固定し、次いで、ウェハボンダを用いて熱圧着して金属接続する工法が提案されている。この工法は、特に、複数の半導体チップを一括して接続する場合に有効な手法として検討されている(例えば、非特許文献1)。
例えば、まず、図19の(a)に示されるように、複数の第一の半導体チップ104を吸着・加熱ヘッド114を用いて第二の半導体ウェハ113(基板)上に仮固定する。次いで、図19の(b)に示されるように、ウェハボンダ122を用いて熱圧着して、複数の第一の半導体チップ104の電極101を、第二の半導体ウェハ113の突出電極105に対して一括して接続する。
特許第3999840号公報 国際公開第2011/049011号
Cu/Sn Microbumps Interconnect for 3D TSV Chip Stacking, ElectronicComponents and Technology Conference 858-863 (2010).
図19に示されるような工程を用いる場合、ボンディングツール(ウェハボンダ)と基板とが平行となるようにボンディングツールの傾きを制御ながら熱圧着する必要がある。しかしながら、仮固定した半導体チップを一括で接続するためには高い荷重が必要となり、ボンディングツールと基板とを平行に保つように制御しながら熱圧着することは困難であった。また、厚み又はバンプデザインが異なる半導体チップを混載して積層する場合、それぞれの半導体チップに均一に荷重をかけることが極めて困難であった。更に、半導体チップが有するバンプ高さのばらつきへの対応が充分にできず、歩留まり低下を招く問題があった。
本開示は、上記課題を鑑みてなされたものであり、半導体チップ同士、半導体チップと半導体ウェハ若しくは半導体チップ搭載用支持部材との接続、又は半導体ウェハ同士の接続において、異種デバイスの混載が可能であり、歩留まりが良い、半導体デバイスの製造方法、及び半導体デバイスを提供することを目的とする。
上記課題を解決するために、本発明者らは、接続材料として形成された接着剤層(樹脂層)から電極を露出させ、当該電極を接続対象の電極に対して金属接続よりも低温で加熱圧着して仮固定し、その後、リフローによりこれらの電極同士を金属接続することによって、上記課題を解消できることを見出した。
すなわち、本実施形態の半導体デバイスの製造方法は、電極を有する第一の半導体ウェハの、電極を有する面に接着剤層を形成する接着剤層形成工程と、第一の半導体ウェハの電極上の接着剤層の少なくとも一部を除去して、半導体ウェハの電極の少なくとも一部を露出させる電極露出工程と、第一の半導体ウェハを個片化して、第一の半導体チップを得る個片化工程と、第一の半導体チップの、少なくとも一部が露出した電極を、電極を有する第二の半導体ウェハの電極に対して加熱圧着し、積層体を得る加熱圧着工程と、積層体をリフローするリフロー工程と、を備える。
また、本実施形態の半導体デバイスの製造方法は、電極を有する第一の半導体ウェハの、電極を有する面に接着剤層を形成する接着剤層形成工程と、第一の半導体ウェハの電極上の接着剤層の少なくとも一部を除去して、半導体ウェハの電極の少なくとも一部を露出させる電極露出工程と、第一の半導体ウェハの、少なくとも一部が露出した電極を、電極を有する第二の半導体ウェハの電極に対して加熱圧着し、積層体を得る加熱圧着工程と、積層体をリフローするリフロー工程と、を備える。
また、本実施形態では、加熱圧着工程における加熱圧着の温度が、200℃以下であってもよい。これにより、加熱圧着工程においてボンディングツールの昇温及び降温に要する時間(作業時間)を大幅に短縮できる。
また、本実施形態では、リフロー工程におけるリフローの温度が、240度以上であってもよい。これにより、電極間の接合、つまり金属結合が好適に形成され、良好な導通を実現でき、信頼性の高い半導体デバイスを得ることができる。
また、本実施形態では、接着剤層が、露光によってパターン形成が可能な感光性樹脂であってもよい。これにより、精度良く電極上の樹脂層を除去することが出来る。
この場合、電極露出工程では、接着剤層を露光及び現像することにより、接着剤層の少なくとも一部を除去してもよい。これにより、電極上の感光性樹脂の残渣を低減することができる。
また、本実施形態の半導体デバイスは、上記半導体デバイスの製造方法を用いて作製される。
本実施形態によれば、半導体チップ同士、又は半導体チップと半導体ウェハあるいは半導体チップ搭載用支持部材との接続、または半導体ウェハ同士の接続において、異種デバイスの混載が可能であり、歩留まりが良い、半導体デバイスを得ることができる。
第1実施形態の半導体デバイスの製造方法を示すフローチャートである。 第1実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第1実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第1実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第1実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第1実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第1実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第1実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第2実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第2実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第2実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第2実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第2実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第3実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第3実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第3実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第3実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 第3実施形態の半導体デバイスの製造方法を模式的に示す工程図である。 従来の半導体デバイスの製造方法を模式的に示す工程図である。
以下、添付図面を参照しながら本実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
[第1実施形態]
図1は、第1実施形態に係る半導体デバイスの製造方法を示すフローチャートであり、図2〜図8は、第1実施形態に係る半導体デバイスの製造方法を模式的に示す工程図である。
図1に示されるように、第1実施形態では、まず、接着剤層形成工程(S1)を行い、次に、電極露出工程(S2)を行い、次に、個片化工程(S3)を行い、次に、加熱圧着工程(S4)を行い、次に、リフロー工程(S5)を行う。
接着剤層形成工程(S1)では、電極(「接続用電極」ともいう)を有する第一の半導体ウェハの、電極を有する面に接着剤層(「樹脂組成物層」ともいう)を形成する。
電極露出工程(S2)では、電極上の接着剤層の少なくとも一部を除去して、電極の少なくとも一部を露出させる。
個片化工程(S3)では、第一の半導体ウェハを個片化して、接着剤層付半導体チップ(第一の半導体チップ)を得る。
加熱圧着工程(S4)では、接着剤層付半導体チップの、少なくとも一部が露出した電極を、電極を有する第二の半導体ウェハの電極に対して加熱圧着し、積層体を得る。
リフロー工程(S5)では、積層体をリフローすることによって、接着剤層付半導体チップの電極と、第二の半導体ウェハの電極とを、電気的に接続する。
次に、図2〜図8を参照して、これらの各工程について詳しく説明する。
接着剤層形成工程(S1)では、電極1を有する第一の半導体ウェハ12を用意し(図2の(a)参照)、この第一の半導体ウェハ12の、電極を有する面上に、接着剤層6を形成する(図2の(b)参照)。電極1は、第一の半導体ウェハ12の表面である回路面に形成されており、第一の半導体ウェハ12から突出している。
電極1は、例えば、めっきにより形成された金バンプ又は銅バンプ、さらに銅の上にはんだが形成されたバンプ、研磨処理によって露出された銅等により形成される。電極1は、金ワイヤーを用いて形成される金スタッドバンプ、必要に応じて超音波を併用した熱圧着により電極パッドに固定された金属ボール、めっき又は蒸着により形成されたバンプ等により形成されていてもよい。電極1は、単一の金属から構成されていてもよく、複数の金属から構成されていてもよい。電極1は、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、ビスマス等を含んでもよい。また、電極1は、単層体であってもよく、複数の金属層を含む積層体であってもよい。
接着剤層6の形成方法としては、予めフィルム状に成形されたフィルム状接着剤を準備し、これを第一の半導体ウェハ12に貼り付けることにより接着剤層6を形成する方法が簡便である。また、スピンコート法等を用いて、接着剤組成物を含有する液状のワニスを第一の半導体ウェハ12上に塗布し、加熱乾燥する方法によって接着剤層6を形成してもよい。
フィルム状接着剤を第一の半導体ウェハ12に貼り付ける方法としては、ラミネート法が用いられる。ラミネート装置としては、例えば、フィルム状接着剤シートの上下にそれぞれローラが設置されたもの、真空状態でフィルム状接着剤シートを第一の半導体ウェハ12にプレスするもの等が挙げられる。ラミネートを行う際には、フィルム状接着剤シートを加熱してもよい。これにより、第一の半導体ウェハ12に対して接着剤層6を充分に密着させることができると共に、電極1の周囲に接着剤層6を隙間なく充分に埋め込むことができる。加熱温度は、接着剤層6が軟化し、かつ、硬化しない程度であればよい。接着剤層6が、例えば、エポキシ樹脂と、軟化温度が40℃のアクリル酸共重合体と、反応開始温度が100℃のエポキシ樹脂用の潜在性の硬化剤とを含む場合、加熱温度は、例えば、80℃である。
本実施形態に係るフィルム状又は液状の接着剤組成物は、半導体チップ、基板等の被着体に対する接着性を有している。例えば、被着体を必要に応じて加熱しながら圧着することによって、レジスト(接着剤)パターンと被着体とを接着することが可能である。
接着剤層6は、熱硬化性樹脂を含む。熱硬化性樹脂は、熱により3次元的に架橋することによって硬化する。接着剤層6に含まれる熱硬化性樹脂としては、例えば、エポキシ樹脂、ビスマレイミド樹脂、トリアジン樹脂、ポリイミド樹脂、ポリアミド樹脂、シアノアクリレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ポリウレタン樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ポリビニルブチラール樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、アクリレート樹脂等が挙げられる。これらは単独又は2種以上の混合物として使用することができる。
接着剤層6は、硬化反応を促進させるための硬化剤を含んでもよい。この場合、接着剤層6は、高反応性及び保存安定性を両立させるために、潜在性の硬化剤を含んでもよい。
接着剤層6は、熱可塑性樹脂を含んでもよい。接着剤層6に含まれる熱可塑性樹脂としては、例えば、ポリエステル樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、ポリアリレート樹脂、ポリビニルブチラール樹脂、ポリウレタン樹脂、フェノキシ樹脂、ポリアクリレート樹脂、ポリブタジエン、アクリロニトリルブタジエン共重合体(NBR)、アクリロニトリルブタジエンゴムスチレン樹脂(ABS)、スチレンブタジエン共重合体(SBR)、アクリル酸共重合体等が挙げられる。これらは単独又は2種以上を併用して使用することができる。これらの中でも、第一の半導体ウェハ12への貼付性を向上させるために、室温付近に軟化点を有する熱可塑性樹脂であってもよく、グリシジルメタクリレート等を原料に含むアクリル酸共重合体であってもよい。
接着剤層6には、低線膨張係数化のためのフィラー(無機粒子)を添加してもよい。このようなフィラーとしては、結晶性を有するものであっても、非結晶性を有するものであってもよい。接着剤層6の硬化後の線膨張係数が小さいと、熱変形が抑制される。そこで、接着剤層6に低線膨張係数化のためのフィラーを添加して、接着剤層6の硬化後の線膨張係数の低下を抑制することで、接着剤層付半導体チップの電極(又は接着剤層付半導体ウェハの電極)と、第二の半導体ウェハの電極(又は半導体チップ搭載用支持部材(配線基板)の電極)との電気的な接続を、高いレベルで維持することができる。これにより、半導体チップと第二の半導体ウェハとを接続することによって製造される半導体デバイスの信頼性を向上させることができる。
接着剤層6は、カップリング剤等の添加剤を含んでもよい。これにより、半導体チップと第二の半導体ウェハとの接着性を向上させることができる。
本実施形態で用いられるフィルム状又は液状の接着剤組成物は、特には制限されないが、感光性樹脂組成物であることが好ましい。この感光性樹脂組成物は、パターニングされた後でも、必要に応じて加熱しながら圧着することによって、被着体に対する接着性を有することが好ましい。また、この感光性樹脂組成物は、電極露出工程(S2)において、露光、及び現像によってパターニング(パターン形成)が可能なものであることがさらに好ましい。この場合、現像方法は、アルカリ性水溶液での現像が可能であることが好ましい。
本実施形態に係る接着剤組成物として使用できる感光性樹脂組成物は、ネガ型及びポジ型の双方を使用することができる。ここでは、ネガ型の感光性樹脂組成物を使用した場合の実施形態を記載する。
電解露出工程(S2)では、まず、露光工程を行う。露光工程では、第一の半導体ウェハ12上に形成された接着剤層6に対して、所定の位置に開口が形成されているマスク10を介して活性光線(典型的には紫外線)を照射する(図2の(c)参照)。これにより接着剤層6が所定のパターンで露光される。このとき、接着剤層6の除去領域以外の領域を露光する。
電極露出工程(S2)では、次に、現像工程を行う。現像工程では、接着剤層6のうち露光されなかった領域を、アルカリ現像液を用いた現像によって除去する。これにより、第一の半導体ウェハ12の電極1の少なくとも一部が露出する凹部3が形成されるように、接着剤層6がパターニングされる(図3の(a)参照)。
個片化工程(S3)では、第一の半導体ウェハ12と接着剤層6との積層体をダイシングにより第一の半導体チップ4(接着剤層付半導体チップ)ごとに切り分ける(図3の(b)参照)。
このとき、第一の半導体ウェハ12には、ダイシングするための、スクライブラインと称される切断予定ラインが形成されていてもよい。切断予定ラインは、例えば、格子状に配置されている。切断予定ラインには、切断時の位置合わせ用マークが設けられていてもよい。このとき、スクライブライン上の接着剤層6も凹部3と同時に、図3の(a)及び(b)の工程でパターニングによって除去しておいてもよい。それによりダイサーのブレートの汚れ、劣化を低減し、また切断時の位置合わせ用マークの視認性も向上する等作業性の向上が見込める。
図3の(c)は、図3の(b)で個片化した第一の半導体チップ4を上下反転させた拡大図である。
加熱圧着工程(S4)では、図4に示されるように、まず、接着剤層6を形成した第一の半導体チップ4の、電極を有する面(回路面)における電極1と、第二の半導体ウェハ13の突出電極5又は半導体チップ搭載用支持部材(不図示)の突出電極5とを位置合わせする。第二の半導体ウェハ13又は半導体チップ搭載用支持部材は、回路形成基板と、回路上に設けられた突出電極5とを備える。位置合わせは、例えば、フリップチップボンダを用いて行われる。
加熱圧着工程(S4)では、次に、フリップチップボンダの吸着・加熱ヘッド14上に、第一の半導体チップ4のウェハ面が吸着・加熱ヘッド14側を向くように、接着剤層6が形成された第一の半導体チップ4を載置する。続いて、カメラを用いて、第一の半導体チップ4の回路面に形成された位置合わせ用マークを認識する。位置合わせ用マークが接着剤層6によって被覆されている場合には、第一の半導体チップ4に形成された接着剤層6を透過して第一の半導体チップ4の回路面を観察してもよい。この場合、第一の半導体チップ4の回路面を観察するために第一の半導体チップ4に加工を行うことが不要になる。回路面を観察することによって位置合わせ用マークを認識することができるので、第一の半導体チップ4の位置を特定することができる。
また、接着剤層6の表面の法線方向に対して傾斜した方向から接着剤層6に光を照射することによって、第一の半導体チップ4の回路面を観察してもよい。この場合、接着剤層6の表面において光が乱反射することを抑制できる。よって、精度良く第一の半導体チップ4の電極1と第二の半導体ウェハ13又は半導体チップ搭載用支持部材の突出電極5とを位置合わせすることができる。また、偏光フィルタを有するカメラを用いて接着剤層6の表面からの反射光を遮断しながら、第一の半導体チップ4の回路面を観察してもよい。
一方、別のカメラを用いて、第二の半導体ウェハ13又は半導体チップ搭載用支持部材に設けられた位置合わせ用マークを認識する。これにより、突出電極5の位置を特定することができる。
2つのカメラからの画像信号は、コンピュータに入力される。これにより、コンピュータは、第一の半導体チップ4の電極1と第二の半導体ウェハ13又は半導体チップ搭載用支持部材の突出電極5とが正確に位置合わせされるように、第一の半導体チップ4と第二の半導体ウェハ13又は半導体チップ搭載用支持部材との相対位置を制御することができる。
加熱圧着工程(S4)では、上記によって位置合わせができると、次に、必要に応じて吸着・加熱ヘッド14を加熱しながら、第一の半導体チップ4を第二の半導体ウェハ13又は半導体チップ搭載用支持部と接するように配置する。これにより、第一の半導体チップ4の、少なくとも一部が露出した電極1が、第二の半導体ウェハ13又は半導体チップ搭載用支持部材の突出電極5に対して加熱圧着される。この加熱圧着によって第一の半導体チップ4が第二の半導体ウェハ13又は半導体チップ搭載用支持部材に対して仮固定される。このとき、電極1は、第二の半導体ウェハ13の突出電極5が凹部3に嵌るように圧着される。また、このとき、凹部3と突出電極5との間に形成される隙間が、接着剤層6の熱流動によって充填される。
このときの吸着・加熱ヘッド14による加熱圧着温度は、200℃以下であってもよく、銅バンプの酸化を抑制できる点で180℃以下であってもよい、作業性をより向上できる点で150℃以下であってもよい。一方、加熱圧着温度は、開口した部分(凹部3と突出電極5との間の隙間)を接着剤層6の熱流動によって充填する観点から、80℃以上で圧着してもよい。従って、加熱圧着温度は80〜150℃の範囲としてもよい。また、加熱圧着後において、ボイドを低減するために200℃以下で熱硬化させてもよい。
接着剤層6は、上記加熱圧着温度で熱流動する必要がある。したがって、パターン形成後における80〜200℃での接着剤層6の最低溶融粘度は、20000Pa・s以下であってもよく、ボイドを低減できる点から、10000Pa・s以下であってもよく、より低荷重で充填できる点で5000Pa・s以下であってもよい。
なお、上記最低溶融粘度は、露光、現像したフィルムを用意し、このフィルムについて、粘弾性測定装置(レオメトリックス・サイエンティフィック・エフ・イー(株)製、商品名:ARES)を用いて測定された80℃〜200℃における溶融粘度の最低値で読み取ることができる。なお、測定プレートは、直径8mmの平行プレートを用い、測定条件は、昇温速度5℃/min、測定温度−50℃〜300℃、周波数1Hzとする。
以上の加熱圧着工程を繰り返し行い、複数の第一の半導体チップ4の電極1を、第二の半導体ウェハ13又は半導体チップ搭載用支持部材の突出電極5に対して順次加熱圧着する。これにより、図5に示されるような仮固定状態の積層体15(チップを仮固定した状態のウェハ)が得られる。この配置としては、例えば、図6に示されるように第一の半導体チップ4を第二の半導体ウェハ13又は半導体チップ搭載用支持部材上に配置してもよい。
リフロー工程(S5)では、この仮固定状態の積層体15をリフロー炉に投入することにより、第一の半導体チップ4の電極1と第二の半導体ウェハ13又は半導体チップ搭載用支持部材の突出電極5との電気的接続を行う。これにより、図7に示されるように、第二の半導体ウェハ13又は半導体チップ搭載用支持部材に第一の半導体チップ4が積層された積層体17(ウェハへのチップの積層体)が製造される。接続の条件としては、金属電極の接合、ハンダボールの溶融による接合が可能であればよく、例えば、240〜300℃程度の温度で、10秒〜30分間程度の間、リフローすれば、上記のような接合が可能になる。すなわち、リフロー工程におけるリフローの温度は、240℃以上であってもよい。なお、上記接続の後、必要に応じて接着剤層6を加熱してさらに硬化反応を進行させてもよい。
その後、図8に示されるように、第二の半導体ウェハ13又は半導体チップ搭載用支持部材上に第一の半導体チップ4が積層された積層体17をダイシングにより半導体装置7(半導体デバイス)ごとに切り分ける。なお、このように切り分けられた半導体装置7をチップ積層体ともいう。
このとき、第二の半導体ウェハ13には、ダイシングするための、スクライブラインと称される切断予定ラインが形成されていてもよい。切断予定ラインは、例えば、格子状に配置されている。切断予定ラインには、切断時の位置合わせ用マークが設けられていてもよい。
以上の方法によって、図8に示す半導体装置7が得られる。
以上、本実施形態の半導体装置の製造方法について説明したが、本開示は、以上説明した実施形態に限定されるものではなく、本開示の趣旨を逸脱しない限り適宜変更が可能である。また、本実施形態を不当に制限するものではないと解釈すべきである。
例えば、第一の半導体チップ4において、第一の半導体ウェハ12の時点で貫通電極等を形成し、回路面の裏面に電極を形成しておくことで、図7の段階で、さらに同種又は異なる種類のチップを、同様の製造方法を用いることで、第一の半導体チップ4の上に積み重ねることもできる。これを繰り返すことで複数のチップの積層体として半導体装置を得ることもできる。また、複数のチップを積層する際は、後述する第2実施形態に記載の工程を交えて実施することもできる。
[第2実施形態]
第2実施形態では、第1実施形態と同様に接着剤層形成工程及び電極露出工程を行う。
図9〜図13は、第2実施形態に係る半導体デバイスの製造方法を模式的に示す工程図である。
図9は、第1実施形態と同様に接着剤層形成工程及び電極露出工程を行い、電極1を有する第一の半導体ウェハ12上に接着剤層6をパターン形成した状態を示している。第2実施形態は、スクライブライン上の接着剤層6も、第1実施形態と同様の工程で、凹部3と同時にパターニングによって除去して凹部19(開口)を形成しておいてもよい。このようにするのは、第1実施形態と同様に、ダイサーのブレートの汚れ、劣化を低減し、また切断時の位置合わせ用マークの視認性も向上する等作業性の向上が見込めることに加え、次の加熱圧着工程で、第二の半導体チップ18の外周部よりも大幅に接着剤層6がはみ出していると、第二の半導体チップ18上に接着剤がはい上がり、ボンディングツールの汚染、又はデバイスの汚染が懸念されるためである。
次に、個片化工程を行わずに、加熱圧着工程で、第一の半導体ウェハ12上の電極1と、対応する突出電極5を備えた第二の半導体チップ18の突出電極5とを、第1実施形態(図4)と同様にフリップチップボンダ等を用いて位置を合わせる(図10参照)。位置合わせができると、必要に応じて吸着・加熱ヘッド14を加熱しながら、第二の半導体チップ18を第一の半導体ウェハ12と接するように配置する。このとき、凹部3に第二の半導体チップ18の突出電極5が嵌るように圧着され、仮固定状態が形成される(図10及び図11参照)。
次に、リフロー工程で、リフローによって突出電極5と第一の半導体ウェハ12上の電極1との接続を行う(図12参照)。第1実施形態と同様にチップごとに個別で接続を行うことも、複数の第二の半導体チップ18を一括して接続を行うこともできる。好ましい実施形態は、第1実施形態と同じである。上記接続の後、必要に応じて接着剤層6を加熱してさらに硬化反応を進行させてもよい。
その後、第一の半導体ウェハ12上に第二の半導体チップ18が積層された積層体17をダイシングにより半導体装置8(チップ積層体)ごとに切り分ける(図13参照)。
以上の方法によって、図13に示す半導体装置8が得られる。
以上、本実施形態の半導体装置の製造方法について説明したが、本開示は、以上説明した実施形態に限定されるものではなく、本開示の趣旨を逸脱しない限り適宜変更が可能である。
例えば、第二の半導体チップ18において、例えば個片化する前の第二の半導体ウェハ13の時点で貫通電極等を形成し、回路面の裏面に電極を形成しておくことで、図12の段階でさらに同種又は異なる種類のチップを、同様の製造方法を用いることで、第二の半導体チップ18の上に積み重ねることもできる。これを繰り返すことで、複数のチップの積層体として半導体装置を得ることもできる。また、複数のチップを積層する際は前述した第1実施形態に記載の工程を交えて実施することもできる。
[第3実施形態]
第3実施形態では、第1実施形態と同様に接着剤層形成工程及び電極露出工程を行う。
図14〜図18は、第3実施形態に係る半導体デバイスの製造方法を模式的に示す工程図である。
図17は第1、第2実施形態と同様に接着剤層形成工程及び電極露出工程を行い、電極1を有する第一の半導体ウェハ12上に接着剤層6をパターン形成した状態を示している。このとき、スクライブライン上の接着剤層6も凹部3と同時に、パターニングによって除去しておくこともできる。
次に、個片化工程を行わずに、加熱圧着工程で、凹部3に突出電極5を備えた第二の半導体ウェハ13を例えばウェハボンダなどを用いて上下の電極部の位置を合わせる(図15参照)。
位置合わせが出来ると、必要に応じてウェハボンダのボンディングツールを加熱しながら、第二の半導体ウェハ13を第一の半導体ウェハ12と接するように配置する。この際、例えば、ウェハボンド用の支持基盤16等を使用することもできる。このとき、凹部3に第二の半導体ウェハ13の突出電極5が嵌るように圧着され、仮固定状態が形成される(図16参照)。
次に、リフロー工程で、リフローによって突出電極5と電極1との接続を行う(図17参照)。好ましい温度、圧力条件は、第1実施形態と同じである。上記接続の後、必要に応じて接着剤層6を加熱してさらに硬化反応を進行させてもよい。
その後、第一の半導体ウェハ12上に第二の半導体ウェハ13が積層された積層体20をダイシングにより半導体装置21(チップ積層体)ごとに切り分ける(図18参照)。
以上の方法によって、図18に示す半導体装置21が得られる。本実施形態の半導体装置の製造方法は、以上説明した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない限り適宜変更が可能である。
また、本実施形態の半導体装置の製造方法は、第二の半導体ウェハ13において、例えば貫通電極などを形成し回路面の裏面に電極を形成しておくことで、図17の段階でさらに同種あるいは異なる種類の半導体ウェハ、あるいは半導体チップを、同様の製造方法あるいは、第1実施形態に記載の工程を用いることで積層することができる。これを繰り返すことで複数のチップの積層体として半導体装置を得ることもできる。
1…電極、3…凹部、4…第一の半導体チップ、5…突出電極、6…接着剤層、7…半導体装置(チップ積層体)、8…半導体装置(チップ積層体)、10…マスク、12…第一の半導体ウェハ、13…第二の半導体ウェハ、14…吸着・加熱ヘッド、15…積層体(チップを仮固定した状態のウェハ)、16…支持基盤、17…積層体(ウェハへのチップの積層体)、18…第二の半導体チップ、19…スクライブライン上の接着剤の凹部、20…ウェハ積層体、21…半導体装置(チップ積層体)。

Claims (7)

  1. 電極を有する第一の半導体ウェハの、電極を有する面に接着剤層を形成する接着剤層形成工程と、
    前記第一の半導体ウェハの電極上の前記接着剤層の少なくとも一部を除去して、前記半導体ウェハの電極の少なくとも一部を露出させる電極露出工程と、
    前記第一の半導体ウェハを個片化して、第一の半導体チップを得る個片化工程と、
    前記第一の半導体チップの、少なくとも一部が露出した電極を、電極を有する第二の半導体ウェハの電極に対して加熱圧着し、積層体を得る加熱圧着工程と、
    前記積層体をリフローするリフロー工程と、を備える、半導体デバイスの製造方法。
  2. 電極を有する第一の半導体ウェハの、電極を有する面に接着剤層を形成する接着剤層形成工程と、
    前記第一の半導体ウェハの電極上の前記接着剤層の少なくとも一部を除去して、前記半導体ウェハの電極の少なくとも一部を露出させる電極露出工程と、
    前記第一の半導体ウェハの、少なくとも一部が露出した電極を、電極を有する第二の半導体ウェハの電極に対して加熱圧着し、積層体を得る加熱圧着工程と、
    前記積層体をリフローするリフロー工程と、を備える、半導体デバイスの製造方法。
  3. 前記加熱圧着工程における加熱圧着の温度が、200℃以下である、請求項1又は2に記載の半導体デバイスの製造方法。
  4. 前記リフロー工程におけるリフローの温度が、240℃以上である、請求項1〜3のいずれか一項に記載の半導体デバイスの製造方法。
  5. 前記接着剤層が、露光によってパターン形成が可能な感光性樹脂で形成されてなる、請求項1〜4のいずれか一項に記載の半導体デバイスの製造方法。
  6. 前記電極露出工程では、前記接着剤層を露光及び現像することにより、前記接着剤層の少なくとも一部を除去する、請求項5に記載の半導体デバイスの製造方法。
  7. 請求項1〜6のいずれか一項に記載の半導体デバイスの製造方法を用いて作製される、半導体デバイス。
JP2014245508A 2014-12-04 2014-12-04 半導体デバイスの製造方法及び半導体デバイス Active JP6536024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014245508A JP6536024B2 (ja) 2014-12-04 2014-12-04 半導体デバイスの製造方法及び半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014245508A JP6536024B2 (ja) 2014-12-04 2014-12-04 半導体デバイスの製造方法及び半導体デバイス

Publications (2)

Publication Number Publication Date
JP2016111112A true JP2016111112A (ja) 2016-06-20
JP6536024B2 JP6536024B2 (ja) 2019-07-03

Family

ID=56124772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014245508A Active JP6536024B2 (ja) 2014-12-04 2014-12-04 半導体デバイスの製造方法及び半導体デバイス

Country Status (1)

Country Link
JP (1) JP6536024B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326798A (ja) * 1997-05-26 1998-12-08 Nec Corp 半導体素子搭載用回路基板とその半導体素子との接続方法
JP2004200195A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
JP2006237280A (ja) * 2005-02-25 2006-09-07 Sony Corp 半導体装置及びその製造方法
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2013216804A (ja) * 2012-04-10 2013-10-24 Hitachi Chemical Co Ltd 感光性樹脂組成物、フィルム状樹脂、樹脂シート、樹脂パターン、樹脂層付半導体ウェハ、樹脂層付透明基板、半導体装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326798A (ja) * 1997-05-26 1998-12-08 Nec Corp 半導体素子搭載用回路基板とその半導体素子との接続方法
JP2004200195A (ja) * 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法
WO2004061935A1 (ja) * 2002-12-27 2004-07-22 Fujitsu Limited バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
JP2006237280A (ja) * 2005-02-25 2006-09-07 Sony Corp 半導体装置及びその製造方法
JP2012074636A (ja) * 2010-09-29 2012-04-12 Sumitomo Bakelite Co Ltd 接合方法、半導体装置、多層回路基板および電子部品
JP2013216804A (ja) * 2012-04-10 2013-10-24 Hitachi Chemical Co Ltd 感光性樹脂組成物、フィルム状樹脂、樹脂シート、樹脂パターン、樹脂層付半導体ウェハ、樹脂層付透明基板、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP6536024B2 (ja) 2019-07-03

Similar Documents

Publication Publication Date Title
TWI575621B (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
US8034659B2 (en) Production method of semiconductor device and bonding film
KR20140140042A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP2004247706A (ja) 電子部品実装構造及びその製造方法
JP2014060241A (ja) 半導体装置の製造方法
JP2013518432A (ja) Icダイ又はウエハをtsvウエハに接合するためのデュアルキャリア
US8080447B2 (en) Method of manufacturing semiconductor device including exposing a dicing line on a wafer
JP2013518432A5 (ja)
TW201244004A (en) Method of manufacturing semiconductor device
TWI590398B (zh) 製造包含高可靠性晶粒底膠之積體電路系統的方法
JP2013021058A (ja) 半導体装置の製造方法
JP2004165277A (ja) 電子部品実装構造及びその製造方法
JP4168887B2 (ja) 半導体装置の製造方法
JP4828515B2 (ja) 半導体装置の製造方法
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
JP6343980B2 (ja) 半導体デバイスの製造方法
JP6536024B2 (ja) 半導体デバイスの製造方法及び半導体デバイス
JP2016143671A (ja) 半導体装置の製造方法及び半導体装置
JP2002231765A (ja) 半導体装置
TWI520238B (zh) 半導體封裝件及其製法
JP2013016577A (ja) 半導体装置の製造方法
JP2011187699A (ja) 半導体装置およびその製造方法
JP2011082404A (ja) 半導体装置の製造方法
JP2009260229A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190520

R151 Written notification of patent or utility model registration

Ref document number: 6536024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350