JP2009260229A - 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 - Google Patents
半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 Download PDFInfo
- Publication number
- JP2009260229A JP2009260229A JP2008254371A JP2008254371A JP2009260229A JP 2009260229 A JP2009260229 A JP 2009260229A JP 2008254371 A JP2008254371 A JP 2008254371A JP 2008254371 A JP2008254371 A JP 2008254371A JP 2009260229 A JP2009260229 A JP 2009260229A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- dicing
- substrate
- resin layer
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
【解決手段】本発明のダイシング方法は、半導体ウエハ1に対して、突起電極2を埋め込むように回路面S1の全体に絶縁性樹脂層3を形成する第1工程と、第1工程で回路面S1に形成された絶縁性樹脂層3側にダイシングテープ8を貼り合わせて、半導体ウエハ1をウエハリング7に固定する第2工程と、第2工程でウエハリング7に固定された半導体ウエハ1を、回路面S1の反対側の面S2側から絶縁性樹脂層3と一緒にダイシングして、半導体ウエハ1を半導体チップ11に個片化する第3工程と、を備える。
【選択図】図5
Description
この実施形態の方法では、まず、図1に示すような半導体ウエハ1を準備する。この半導体ウエハ1は、回路面S1と当該回路面S1の反対側の面S2とを有しており、回路面S1には突起電極2が複数形成されている。この半導体ウエハ1の厚みは、あらかじめバックグラインド処理を行うことで、所望の厚み、例えば、50〜550μmにしておくことが好ましい。
次に、図2に示すように、半導体ウエハ1の回路面S1上に絶縁性樹脂層3を形成する。この絶縁性樹脂層3は、樹脂ワニスをスピンコートによって回路面S1に塗布した後、乾燥することによって形成してもよいし、印刷法によって樹脂ワニスを回路面S1に塗布した後、乾燥することによって形成してもよいし、フィルム状樹脂をロールラミネータや真空ラミネータを用いて回路面S1に貼り合わせることによって形成してもよいが、作業性の観点から、フィルム状樹脂を用いて形成する方法が好ましい。
次に、図4に示すように、回路面S1上の絶縁性樹脂層3の表面S3と、ウエハリング7の下縁7aとにダイシングテープ8を貼り付ける。ここで、ウエハリング7は、リング状の金属製部材であり、半導体ウエハ1のダイシング時に半導体ウエハ1の固定治具として機能する。ウエハリング7は、その内径が半導体ウエハ1の外形より大きくなっており、半導体ウエハ1を囲むようにダイシングテープ8上に配置される。
続いて、図5に示すように、回路面S1が下を向き反対側の面S2が上を向いた状態で、半導体ウエハ1をダイシング装置53のステージ9に固定する。なお、この半導体ウエハ1の回路面S1上には、ダイシング位置の基準となるダイシングパターンP1が形成されている。一方、ダイシング装置53は、ダイシングパターンP1を認識するためステージ9の上方に設置された赤外線カメラ26を備えている。そして、ダイシング装置53は、半導体ウエハ1を透過した赤外線による映像を赤外線カメラ36で撮像することにより、回路面S1に形成されたダイシングパターンP1を、反対側の面S2側から認識することができる。なお、このようなダイシングパターンの認識を可能にすべく、半導体ウエハ1は赤外線を透過させるものであることが好ましい。
続いて、ピックアップ装置(図示せず)を用いて、半導体チップ11をダイシングテープ8からはく離しながらピックアップし、図6に示すように、位置合わせ装置55の位置合わせヘッド12に吸着させる。ここで、個片化された半導体チップ11をダイシングテープ8(図5参照)からはく離するには、半導体ウエハ1の回路面S1及び反対側の面S2側から紫外線を照射して、ダイシングテープ8の粘着層8bを硬化させ、粘着力を低下させることが望ましい。なお、ピックアップされた各半導体チップ11の回路面S11には、前述の位置合わせ用基準マークM1が存在しており、回路面S11上には絶縁性樹脂層3が切断分割されてなる絶縁性樹脂層3aが形成されている。
上記のように半導体チップ11をピックアップする一方で、位置合わせ装置55の位置合わせステージ13上に基板15を固定する。この基板15の上面は、配線14が形成された配線面S4であり、配線面S4には位置合わせ用基準マークM2が設けられている。このように、位置合わせ装置55においては、半導体チップ11の回路面S11の突起電極2と基板15の配線面S4の配線14とが対面するように配置される。
続いて、図8に示すように、仮固定された半導体チップ11及び基板15を、接続装置57の接続ステージ17上に配置し、接続ヘッド18によって加熱しながら加圧する。この加熱・加圧によって、各突起電極2と各配線14とが電気的に接続されるとともに、絶縁性樹脂層3aが溶融し、半導体チップ11の回路面S11と基板15の配線面S4との空隙が絶縁性樹脂層3aの樹脂で封止充てんされる。その後、引き続き、封止充てんされた樹脂の硬化をさらに進行させるために、加熱オーブンなどを用いて加熱処理を行ってもよい。
続いて、第2実施形態として、特に、COFの製造に適用される接続方法について説明する。図9に示すように、この接続方法は、半導体チップ11とポリイミド基板19とを接続するものである。ポリイミド基板19は高い光透過性を有しており、ポリイミド基板19の下面は、スズめっき配線20が形成された配線面S5である。また、配線面S5には、位置合わせ用基準マークM102が形成されている。
この接続方法の仮固定工程では、前述のピックアップ工程においてピックアップされた半導体チップ11を、位置合わせ装置155の位置合わせステージ113上に、回路面S11が上を向くように固定する。そして、回路面S11の上方にポリイミド基板19を配置する。このとき、半導体チップ11の回路面S11の突起電極2とポリイミド基板19の配線面S5のスズめっき配線20とを対面させて配置する。
続いて、図11に示すように、接続装置157の接続ステージ117と接続ヘッド118によって、半導体チップ11及びポリイミド基板19を加熱しながら加圧する。この加熱・加圧によって、金めっきによって形成された突起電極2とスズめっき配線20とが電気的に接続されるとともに、絶縁性樹脂層3aが溶融し、半導体チップ11の回路面S11とポリイミド基板19の配線面S5との空隙が絶縁性樹脂層3aの樹脂で封止充てんされる。このとき、加熱温度は金めっきによって形成された突起電極2とスズめっき配線20との接続部が、金とスズの共晶温度である278℃を超えるように設定される。このような接続部の温度を実現するために、例えば、接続ステージ117の温度が350〜450℃に設定され、接続ヘッド118の温度が50〜150℃に設定される。その後、引き続き、封止充てんされた樹脂の硬化をさらに進行させるために、加熱オーブンなどを用いて加熱処理を行ってもよい。なお、ポリイミド基板19をリールtoリール方式によって扱うため、上記のような接続方法を適用することが可能となる。
Claims (7)
- 半導体ウエハのダイシング方法であって、
前記半導体ウエハは、回路面に設けられた突起電極を有しており、
前記半導体ウエハに対して、前記突起電極を埋め込むように前記回路面の全体に絶縁性樹脂層を形成する第1工程と、
前記第1工程で前記回路面に形成された絶縁性樹脂層側にダイシングテープを貼り合わせて、前記半導体ウエハをウエハリングに固定する第2工程と、
前記第2工程で前記ウエハリングに固定された前記半導体ウエハを、前記回路面の反対側の面側から前記絶縁性樹脂層と一緒にダイシングして、前記半導体ウエハを半導体チップに個片化する第3工程と、を備えることを特徴とする半導体ウエハのダイシング方法。 - 前記第3工程では、
前記回路面とは反対側の面側から、赤外線カメラを用いて、前記回路面に形成されたダイシングパターンを認識することを特徴とする請求項1に記載の半導体ウエハのダイシング方法。 - 前記絶縁性樹脂層は、
可視光に対して10%以上の光透過率を示すことを特徴とする請求項1又は2に記載の半導体ウエハのダイシング方法。 - 前記絶縁性樹脂層は、
300℃以上の加熱温度において樹脂発泡を起こさない材料からなることを特徴とする請求項1〜3の何れか1項に記載の半導体ウエハのダイシング方法。 - 前記絶縁性樹脂層は、
前記半導体ウエハの前記回路面にフィルム状樹脂組成物をラミネートすることによって形成されることを特徴とする請求項1〜4の何れか1項に記載の半導体ウエハのダイシング方法。 - 前記絶縁性樹脂層は、
ポリイミド樹脂とエポキシ樹脂と硬化剤とを成分として含むことを特徴とする請求項1〜5の何れか1項に記載の半導体ウエハのダイシング方法。 - 半導体チップと基板との接続方法であって、
請求項1〜6の何れか1項に記載の半導体ウエハのダイシング方法によって個片化された前記半導体チップを前記ダイシングテープからはく離してピックアップするピックアップ工程と、
前記ピックアップ工程でピックアップされた前記半導体チップの前記突起電極と前記基板の基板電極とを位置合わせした後、前記絶縁性樹脂層を間に挟んだ状態で前記半導体チップを前記基板に仮固定する仮固定工程と、
前記仮固定工程で仮固定された前記半導体チップと前記基板とを加熱・加圧することによって、前記半導体チップの前記突起電極と前記基板の前記基板電極とを電気的に接続する電気的接続工程と、を備えることを特徴とする半導体チップと基板の接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254371A JP2009260229A (ja) | 2008-03-21 | 2008-09-30 | 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073456 | 2008-03-21 | ||
JP2008254371A JP2009260229A (ja) | 2008-03-21 | 2008-09-30 | 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009260229A true JP2009260229A (ja) | 2009-11-05 |
Family
ID=41387244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008254371A Pending JP2009260229A (ja) | 2008-03-21 | 2008-09-30 | 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009260229A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2568499A2 (en) | 2011-07-01 | 2013-03-13 | Elpida Memory, Inc. | Semiconductor device including insulating resin film provided in a space between semiconductor chips |
WO2018147097A1 (ja) * | 2017-02-09 | 2018-08-16 | リンテック株式会社 | 硬化性樹脂フィルム及び第1保護膜形成用シート |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004010810A (ja) * | 2002-06-10 | 2004-01-15 | Ube Ind Ltd | 一液性エポキシ樹脂組成物および硬化物 |
JP2005093788A (ja) * | 2003-09-18 | 2005-04-07 | Hitachi Chem Co Ltd | 半導体装置およびその製造方法 |
JP2007067245A (ja) * | 2005-08-31 | 2007-03-15 | Sumitomo Bakelite Co Ltd | フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法 |
WO2007148724A1 (ja) * | 2006-06-23 | 2007-12-27 | Hitachi Chemical Company, Ltd. | 半導体デバイスの製造方法及び接着フィルム |
-
2008
- 2008-09-30 JP JP2008254371A patent/JP2009260229A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004010810A (ja) * | 2002-06-10 | 2004-01-15 | Ube Ind Ltd | 一液性エポキシ樹脂組成物および硬化物 |
JP2005093788A (ja) * | 2003-09-18 | 2005-04-07 | Hitachi Chem Co Ltd | 半導体装置およびその製造方法 |
JP2007067245A (ja) * | 2005-08-31 | 2007-03-15 | Sumitomo Bakelite Co Ltd | フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法 |
WO2007148724A1 (ja) * | 2006-06-23 | 2007-12-27 | Hitachi Chemical Company, Ltd. | 半導体デバイスの製造方法及び接着フィルム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2568499A2 (en) | 2011-07-01 | 2013-03-13 | Elpida Memory, Inc. | Semiconductor device including insulating resin film provided in a space between semiconductor chips |
WO2018147097A1 (ja) * | 2017-02-09 | 2018-08-16 | リンテック株式会社 | 硬化性樹脂フィルム及び第1保護膜形成用シート |
JP6388752B1 (ja) * | 2017-02-09 | 2018-09-12 | リンテック株式会社 | 硬化性樹脂フィルム及び第1保護膜形成用シート |
CN110249414A (zh) * | 2017-02-09 | 2019-09-17 | 琳得科株式会社 | 固化性树脂膜及第一保护膜形成用片 |
CN110249414B (zh) * | 2017-02-09 | 2023-04-04 | 琳得科株式会社 | 固化性树脂膜及第一保护膜形成用片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108352333B (zh) | 半导体用粘接剂、半导体装置以及制造该半导体装置的方法 | |
JP6017398B2 (ja) | 半導体装置の製造方法 | |
US7915080B2 (en) | Bonding IC die to TSV wafers | |
US9190381B2 (en) | Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same | |
WO2013133015A1 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP5660178B2 (ja) | 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法 | |
JP7122803B2 (ja) | 電子部品装置の製造方法 | |
WO2007148724A1 (ja) | 半導体デバイスの製造方法及び接着フィルム | |
WO2010137442A1 (ja) | 接着剤組成物、接着剤シート及び半導体装置の製造方法 | |
JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5710098B2 (ja) | 半導体装置の製造方法 | |
JP5163358B2 (ja) | 半導体ウエハのダイシング方法 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
US20090246918A1 (en) | Method of manufacturing semiconductor device | |
JP5272397B2 (ja) | 接着フィルムの貼付装置及び接着フィルムの貼付方法 | |
JP5755396B2 (ja) | 半導体装置の製造方法 | |
JP2009260229A (ja) | 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 | |
WO2012077447A1 (ja) | 半導体素子の実装方法、及び実装体 | |
JP2006222470A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009260219A (ja) | 半導体ウェハのダイシング方法及び半導体装置の製造方法 | |
JP5136305B2 (ja) | 半導体装置の製造方法 | |
JP2009260225A (ja) | 半導体装置の製造方法 | |
JP2007251197A (ja) | 半導体装置の製造方法 | |
JP2007067053A (ja) | 部品内蔵モジュールとその製造方法 | |
JP2009260218A (ja) | 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |