JP2009260229A - 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 - Google Patents

半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 Download PDF

Info

Publication number
JP2009260229A
JP2009260229A JP2008254371A JP2008254371A JP2009260229A JP 2009260229 A JP2009260229 A JP 2009260229A JP 2008254371 A JP2008254371 A JP 2008254371A JP 2008254371 A JP2008254371 A JP 2008254371A JP 2009260229 A JP2009260229 A JP 2009260229A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
dicing
substrate
resin layer
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008254371A
Other languages
English (en)
Inventor
Tetsuya Enomoto
哲也 榎本
Kazutaka Honda
一尊 本田
Akira Nagai
朗 永井
Keiichi Hatakeyama
恵一 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2008254371A priority Critical patent/JP2009260229A/ja
Publication of JP2009260229A publication Critical patent/JP2009260229A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】樹脂層が形成された半導体チップを一括で形成することが可能となる半導体ウエハのダイシング方法、及びそのダイシング方法によって形成された半導体チップと基板との接続方法を提供する。
【解決手段】本発明のダイシング方法は、半導体ウエハ1に対して、突起電極2を埋め込むように回路面S1の全体に絶縁性樹脂層3を形成する第1工程と、第1工程で回路面S1に形成された絶縁性樹脂層3側にダイシングテープ8を貼り合わせて、半導体ウエハ1をウエハリング7に固定する第2工程と、第2工程でウエハリング7に固定された半導体ウエハ1を、回路面S1の反対側の面S2側から絶縁性樹脂層3と一緒にダイシングして、半導体ウエハ1を半導体チップ11に個片化する第3工程と、を備える。
【選択図】図5

Description

本発明は半導体ウエハのダイシング方法及びそのダイシング方法によって個片化された半導体チップと基板との接続方法に関する。
近年、電子機器の小型化、高機能化の進展に伴って、半導体装置に対して小型化、薄型化及び電気特性の向上(高周波伝送への対応など)が求められている。このため、半導体チップの実装としては、従来のワイヤーボンディングで半導体チップを基板に接続する方式から、半導体チップにバンプと呼ばれる導電性の突起電極を形成して基板電極と直接接続するフリップチップ接続方式への移行が始まっている。フリップチップ接続方式としては、はんだやスズなどを用いて金属接合させる方法、超音波振動を印加して金属接合させる方法、樹脂の収縮力を利用して機械的接触を保持する方法などが知られているが、中でも、生産性や接続信頼性の観点から、はんだやスズなどを用いて金属接合させる方法が広く用いられており、特にはんだを用いる方法は、高い接続信頼性を示すことからMPUなどの実装に適用されている。
フリップチップ接続方式では、半導体チップと基板の熱膨張係数差に由来する熱応力が接続部に集中することで接続部を破壊する恐れがあることから、この熱応力を分散して接続信頼性を高めるために、半導体チップと基板の間の空隙を樹脂で封止充てんする必要がある。一般に、樹脂の封止充てんは、半導体チップと基板を接続した後、空隙に液状封止樹脂を毛細管現象を利用して注入する方式が採用されている。しかし、MPUなどではチップが大型化しているために、液状樹脂を均一に充てんすることが困難になる場合があった。また、液晶ドライバーICの実装パッケージであるCOF(ChipOn Film)では、接続の狭ピッチ化とともにチップと基板の空隙が狭くなりつつあるために、液状樹脂の注入が困難になる場合があった。
そこで、半導体チップと基板の空隙を封止充てんするための樹脂(ペースト状やフィルム状)を、あらかじめ半導体チップや基板表面に供給した後、フリップチップ接続を行うことによって、接続と同時に樹脂による封止充てんを完了する方式の開発が求められている。
特開2004−349561号公報 特開2000−100862号公報 特開2003−142529号公報 特開2001−332520号公報 特開2005−28734号公報
しかし、封止充てんのためのペースト状の樹脂を半導体チップや基板に個別に供給する方法によれば、周辺端子を汚染しないように塗布パターンや塗布量を制御する必要があるが、樹脂の粘度の経時変化によって制御が困難になる場合があった。一方、フィルム状の樹脂を半導体チップや基板に個別に供給する方法によれば、フィルム状の樹脂を貼り付ける装置が別途必要であり、また、貼り付ける時間が必要であるために、生産性が低下する恐れがあった。
本発明は、これらの課題を解決するため、樹脂層が形成された半導体チップを一括で形成することが可能となる半導体ウエハのダイシング方法、及びそのダイシング方法によって形成された半導体チップと基板との接続方法を提供することを目的とする。
本発明の半導体ウエハのダイシング方法では、半導体ウエハは、回路面に設けられた突起電極を有しており、半導体ウエハに対して、突起電極を埋め込むように回路面の全体に絶縁性樹脂層を形成する第1工程と、第1工程で回路面に形成された絶縁性樹脂層側にダイシングテープを貼り合わせて、半導体ウエハをウエハリングに固定する第2工程と、第2工程でウエハリングに固定された半導体ウエハを、回路面の反対側の面側から絶縁性樹脂層と一緒にダイシングして、半導体ウエハを半導体チップに個片化する第3工程と、を備えることを特徴とする。
このダイシング方法によれば、第1工程において、半導体ウエハの回路面全体に絶縁性樹脂層が形成された後に、第2工程において、この半導体ウエハがウエハリングに固定され、第3工程において、ダイシングされる。ここでは、第1工程で半導体ウエハの回路面全体に絶縁性樹脂層が形成されており、半導体ウエハと絶縁性樹脂層とが一緒に切断されることから、第3工程のダイシング後には、回路面に絶縁性樹脂層が形成された多数の半導体チップが一括して得られる。そして、後工程でこの半導体チップを基板に接続する際においては、上記絶縁性樹脂層が、当該チップと基板との間隙の封止充てん用の樹脂として機能する。このように、上記ダイシング方法によれば、封止充てん用の樹脂としての絶縁性樹脂層が形成された半導体チップを一括で形成することが可能となる。
また、第3工程では、回路面とは反対側の面側から、赤外線カメラを用いて、回路面に形成されたダイシングパターンを認識することとしてもよい。このダイシング方法によれば、赤外線カメラを用いることにより、回路面とは反対側の面側から、赤外線を透過させる半導体ウエハを透して、回路面に形成されたダイシングパターンを撮像・認識することができる。
また、絶縁性樹脂層は、可視光に対して10%以上の光透過率を示すことが好ましい。この構成によれば、半導体チップの回路面に位置合わせ用の基準マークを設けることで、半導体チップと基板との接続の際には、絶縁性樹脂層を透過して基準マークを認識することができる。そして、基準マークに基づいて半導体チップと基板との位置合わせを行うことができる。
また、絶縁性樹脂層は、300℃以上の加熱温度において樹脂発泡を起こさない材料からなることが好ましい。この種の半導体チップを基板に接続する際には、絶縁性樹脂層が300℃以上に加熱される場合もある。このような条件下においても、樹脂発泡を起こさないような材料を絶縁性樹脂層に採用することで、高温接続条件において、樹脂発泡によるボイドを抑制することができる。
また、絶縁性樹脂層は、半導体ウエハの回路面にフィルム状樹脂組成物をラミネートすることによって形成されることとしてもよい。この構成によれば、絶縁性樹脂層を形成させる際の作業性が向上する。
また、絶縁性樹脂層は、ポリイミド樹脂とエポキシ樹脂と硬化剤とを成分として含むこととしてもよい。
本発明の半導体チップと基板との接続方法は、上記何れかに記載の半導体ウエハのダイシング方法によって個片化された半導体チップをダイシングテープからはく離してピックアップするピックアップ工程と、ピックアップ工程でピックアップされた半導体チップの突起電極と基板の基板電極とを位置合わせした後、絶縁性樹脂層を間に挟んだ状態で半導体チップを基板に仮固定する仮固定工程と、仮固定工程で仮固定された半導体チップと基板とを加熱・加圧することによって、半導体チップの突起電極と基板の基板電極とを電気的に接続する電気的接続工程と、を備えることを特徴とする。
この接続方法では、前述の何れかのダイシング方法で、絶縁性樹脂層が形成された状態で一括で得られた半導体チップが用いられるので、生産性の向上が図られる。
本発明によれば、樹脂層が形成された半導体チップを一括で形成することが可能となる半導体ウエハのダイシング方法、及びそのダイシング方法によって形成された半導体チップを用いた接続方法を提供することが可能となる。
本発明に係る半導体ウエハのダイシング方法及び半導体チップと基板の接続方法の好適な実施形態について、図面を参照して説明するが、本発明は下記実施形態によって限定されるものではない。
〔第1実施形態〕
この実施形態の方法では、まず、図1に示すような半導体ウエハ1を準備する。この半導体ウエハ1は、回路面S1と当該回路面S1の反対側の面S2とを有しており、回路面S1には突起電極2が複数形成されている。この半導体ウエハ1の厚みは、あらかじめバックグラインド処理を行うことで、所望の厚み、例えば、50〜550μmにしておくことが好ましい。
(第1工程)
次に、図2に示すように、半導体ウエハ1の回路面S1上に絶縁性樹脂層3を形成する。この絶縁性樹脂層3は、樹脂ワニスをスピンコートによって回路面S1に塗布した後、乾燥することによって形成してもよいし、印刷法によって樹脂ワニスを回路面S1に塗布した後、乾燥することによって形成してもよいし、フィルム状樹脂をロールラミネータや真空ラミネータを用いて回路面S1に貼り合わせることによって形成してもよいが、作業性の観点から、フィルム状樹脂を用いて形成する方法が好ましい。
フィルム状樹脂を用いて絶縁性樹脂層3を形成する場合、離型処理されたPETフィルムなどの支持フィルム上に樹脂組成物を塗布して乾燥させたものを用いてもよい。このようなフィルムの一例を、図3に示す。フィルム30は、離型処理された支持フィルム31と、当該支持フィルム31の片面上にフィルム状に形成された樹脂組成物33とを備えている。絶縁性樹脂層3を形成する工程では、この樹脂組成物33側を回路面S1に対面させる向きで、フィルム30が回路面S1上にラミネートされた後、回路面S1に樹脂組成物33を残して支持フィルム31がはく離される。そして、回路面S1上に残された樹脂組成物33が、絶縁性樹脂層3となる。このようなラミネート処理により、図2に示されるように、樹脂組成物33は突起電極2同士の間にも充填され、絶縁性樹脂層3が、突起電極2を埋め込んだ状態で回路面S1上に形成される。なお、フィルム状樹脂としては、上記の形態に限られず、例えば、支持フィルムを持たずに単独でフィルム形成が可能な樹脂組成物を用いてもよい。
絶縁性樹脂層3は、可視光に対する透過性を備えていることが望ましく、例えば、555nmの光に対して10%以上の透過率を示すことが望ましい。このような絶縁性樹脂層3の透過性により、半導体ウエハ1の回路面S1上に形成されている位置合わせ用基準マークM1を、絶縁性樹脂層3を通して可視光用のカメラで認識できるようになる。
また、絶縁性樹脂層3は、高温接続条件においてボイドが発生しないものを用いることが望ましい。例えば、COFの製造における半導体チップと基板との接続工程においては接続温度が300℃以上となるため、樹脂の熱分解等に起因する樹脂発泡によってボイドが発生することが懸念事項である。この対策として、300℃以上で樹脂発泡を起こさない樹脂組成物を絶縁性樹脂層3の材料として適用することによって、半導体チップと基板とを接続する際におけるボイドを抑制することが可能となる。
また、絶縁性樹脂層3は、熱硬化性成分とその硬化剤を含んでいることが望ましい。この熱硬化性成分としては、例えば、エポキシ樹脂、ビスマレイミド樹脂、ポリアミド樹脂、ポリイミド樹脂、トリアジン樹脂、シアノアクリレート樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ベンゾオキサジン樹脂、ポリウレタン樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ポリビニルブチラール樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、アクリレート樹脂などが挙げられる。この中でも特に好ましいのは、耐熱性の観点から、エポキシ樹脂、ベンゾオキサジン樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂である。これらは単独または二種以上の混合物として使用することができる。例えば、絶縁性樹脂層3が、熱硬化性成分として、ポリイミド樹脂とエポキシ樹脂との混合物を含むようにしてもよい。
絶縁性樹脂層3に含まれる硬化剤としては、例えば、フェノール樹脂、脂肪族アミン、脂環式アミン、芳香族ポリアミン、ポリアミド、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、ジシアンジアミド、有機酸ジヒドラジド、三フッ化ホウ素アミン錯体、イミダゾール類、第3級アミン、有機過酸化物等が挙げられる。これらは単独または二種以上の混合物として使用することができる。熱硬化性成分と硬化剤の組み合わせとして、耐熱性の観点から特に好ましいのは、エポキシ樹脂とフェノール樹脂、及びエポキシ樹脂とイミダゾール類である。
また、絶縁性樹脂層3は熱可塑性成分を含んでいてもよい。この熱可塑性成分としては、例えば、ポリエステル樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、ポリアクリレート樹脂、ポリビニルブチラール樹脂、ポリウレタン樹脂、フェノキシ樹脂、ポリアクリレート樹脂、ポリブタジエン、アクリロニトリルブタジエン共重合体、アクリロニトリルブタジエンゴムスチレン樹脂、スチレンブタジエン共重合体、アクリル酸共重合体などが挙げられる。これらは、単独または二種以上を併用して使用することができる。これらの中でも、耐熱性及びフィルム形成性の観点から、ポリイミド樹脂やフェノキシ樹脂が好ましい。
絶縁性樹脂層3には、低熱膨張化のために無機フィラーを含んでいてもよく、可視光に対する透過率を10%より低下させないように、フィラー種、粒径、配合量などを設定することが好ましい。
さらに、絶縁性樹脂層3には、硬化促進剤、シランカップリング剤、チタンカップリング剤、酸化防止剤、レベリング剤、イオントラップ剤などの添加剤を配合してもよい。これらは単独で用いてもよいし、2種以上を組み合わせてもよい。配合量については、各添加剤の効果が発現するように調整すればよい。
絶縁性樹脂層3の厚みは、この半導体ウエハ1から切り出される半導体チップ11と基板15との接続(図7等参照)にあたり、絶縁樹脂層3が半導体チップ11と基板15との間を充分に充てんできる厚みであることが好ましい。通常、絶縁性樹脂層3の厚みが突起電極2の高さと基板15の配線14の高さを合わせた値に相当する厚みであれば、半導体チップ11と基板15との間を充てん可能である。
(第2工程)
次に、図4に示すように、回路面S1上の絶縁性樹脂層3の表面S3と、ウエハリング7の下縁7aとにダイシングテープ8を貼り付ける。ここで、ウエハリング7は、リング状の金属製部材であり、半導体ウエハ1のダイシング時に半導体ウエハ1の固定治具として機能する。ウエハリング7は、その内径が半導体ウエハ1の外形より大きくなっており、半導体ウエハ1を囲むようにダイシングテープ8上に配置される。
また、ダイシングテープ8は、基材フィルム8aと、当該基材フィルム8aの表面に形成された粘着層8bを有しており、ダイシングテープ8としては、加熱及び紫外線照射の少なくともいずれか一方により粘着層8bの粘着力が低下するものであれば特に制限されることはない。
(第3工程)
続いて、図5に示すように、回路面S1が下を向き反対側の面S2が上を向いた状態で、半導体ウエハ1をダイシング装置53のステージ9に固定する。なお、この半導体ウエハ1の回路面S1上には、ダイシング位置の基準となるダイシングパターンP1が形成されている。一方、ダイシング装置53は、ダイシングパターンP1を認識するためステージ9の上方に設置された赤外線カメラ26を備えている。そして、ダイシング装置53は、半導体ウエハ1を透過した赤外線による映像を赤外線カメラ36で撮像することにより、回路面S1に形成されたダイシングパターンP1を、反対側の面S2側から認識することができる。なお、このようなダイシングパターンの認識を可能にすべく、半導体ウエハ1は赤外線を透過させるものであることが好ましい。
ダイシング装置53は、認識されたダイシングパターンP1を基準としてダイシングブレード10の位置を制御し、ダイシングブレード10によって、ステージ9上の半導体ウエハ1を反対側の面S2側から絶縁性樹脂層3とともにダイシングし、複数の半導体チップ11に個片化する。半導体チップ11のサイズとしては特に制限はないが、例えば、COF用半導体チップの場合、1〜2mm×10〜20mmの長方形のサイズとなる。
(ピックアップ工程)
続いて、ピックアップ装置(図示せず)を用いて、半導体チップ11をダイシングテープ8からはく離しながらピックアップし、図6に示すように、位置合わせ装置55の位置合わせヘッド12に吸着させる。ここで、個片化された半導体チップ11をダイシングテープ8(図5参照)からはく離するには、半導体ウエハ1の回路面S1及び反対側の面S2側から紫外線を照射して、ダイシングテープ8の粘着層8bを硬化させ、粘着力を低下させることが望ましい。なお、ピックアップされた各半導体チップ11の回路面S11には、前述の位置合わせ用基準マークM1が存在しており、回路面S11上には絶縁性樹脂層3が切断分割されてなる絶縁性樹脂層3aが形成されている。
(仮固定工程)
上記のように半導体チップ11をピックアップする一方で、位置合わせ装置55の位置合わせステージ13上に基板15を固定する。この基板15の上面は、配線14が形成された配線面S4であり、配線面S4には位置合わせ用基準マークM2が設けられている。このように、位置合わせ装置55においては、半導体チップ11の回路面S11の突起電極2と基板15の配線面S4の配線14とが対面するように配置される。
また、この位置合わせ装置55は、位置合わせヘッド12上の半導体チップ11とステージ13上の基板15との間に挿入される認識用カメラ16を備えている。この認識用カメラ16は、半導体チップ11の位置合わせ用基準マークM1と基板15の位置合わせ用基準マークM2とを可視光で撮像し認識する機能を有している。回路面S11上の絶縁性樹脂層3aは、可視光に対する透過性を備えるので、認識用カメラ16は、絶縁性樹脂層3aを通して位置合わせ用基準マークM1を認識することができる。そして、位置合わせ装置55は、位置合わせヘッド12を駆動し、認識用カメラ16により認識された位置合わせ用基準マークM1,M2の位置関係に基づいて、半導体チップ11の突起電極2と基板15の配線14との位置合わせを行う。
続いて、図7に示すように、位置合わせヘッド12に吸着された半導体チップ11と位置合わせステージ13に固定された基板15とを加熱しながら加圧する。この加熱・加圧により、半導体チップ11を、絶縁性樹脂層3aを介して、基板15の配線面S4に仮固定する。この場合の加熱温度は、絶縁性樹脂層3aが粘着性を示す温度であれば特に制限されることはなく、例えば40〜100℃の範囲で設定される。
(電気的接続工程)
続いて、図8に示すように、仮固定された半導体チップ11及び基板15を、接続装置57の接続ステージ17上に配置し、接続ヘッド18によって加熱しながら加圧する。この加熱・加圧によって、各突起電極2と各配線14とが電気的に接続されるとともに、絶縁性樹脂層3aが溶融し、半導体チップ11の回路面S11と基板15の配線面S4との空隙が絶縁性樹脂層3aの樹脂で封止充てんされる。その後、引き続き、封止充てんされた樹脂の硬化をさらに進行させるために、加熱オーブンなどを用いて加熱処理を行ってもよい。
〔第2実施形態〕
続いて、第2実施形態として、特に、COFの製造に適用される接続方法について説明する。図9に示すように、この接続方法は、半導体チップ11とポリイミド基板19とを接続するものである。ポリイミド基板19は高い光透過性を有しており、ポリイミド基板19の下面は、スズめっき配線20が形成された配線面S5である。また、配線面S5には、位置合わせ用基準マークM102が形成されている。
(仮固定工程)
この接続方法の仮固定工程では、前述のピックアップ工程においてピックアップされた半導体チップ11を、位置合わせ装置155の位置合わせステージ113上に、回路面S11が上を向くように固定する。そして、回路面S11の上方にポリイミド基板19を配置する。このとき、半導体チップ11の回路面S11の突起電極2とポリイミド基板19の配線面S5のスズめっき配線20とを対面させて配置する。
更にポリイミド基板19の上方には、位置合わせ装置155の認識カメラ116が配置される。前述のとおり、ポリイミド基板19が高い光透過性を有するので、認識カメラ116は、ポリイミド基板19の上面S6側から、ポリイミド基板19を通して、位置合わせ用基準マークM102を認識する。また、認識カメラ116は、ポリイミド基板19の上面S6側から、ポリイミド基板19及び絶縁性樹脂層3aを通して、半導体チップ11の位置合わせ用基準マークM1を認識する。そして、位置合わせ装置155は、認識用カメラ116により認識された位置合わせ用基準マークM1,M102の位置関係に基づいて、半導体チップ11の突起電極2とポリイミド基板19のスズめっき配線20との位置合わせを行う。
続いて、図10に示すように、ポリイミド基板19の上面S6側から、圧着ヘッド121によって加圧することによって、半導体チップ11を絶縁性樹脂層3aを介して、ポリイミド基板19の配線面S5に仮固定する。この際、位置合わせステージ113や圧着ヘッド121は加熱してもよく、加圧温度は、例えば、40〜100℃の範囲で設定される。
(電気的接続工程)
続いて、図11に示すように、接続装置157の接続ステージ117と接続ヘッド118によって、半導体チップ11及びポリイミド基板19を加熱しながら加圧する。この加熱・加圧によって、金めっきによって形成された突起電極2とスズめっき配線20とが電気的に接続されるとともに、絶縁性樹脂層3aが溶融し、半導体チップ11の回路面S11とポリイミド基板19の配線面S5との空隙が絶縁性樹脂層3aの樹脂で封止充てんされる。このとき、加熱温度は金めっきによって形成された突起電極2とスズめっき配線20との接続部が、金とスズの共晶温度である278℃を超えるように設定される。このような接続部の温度を実現するために、例えば、接続ステージ117の温度が350〜450℃に設定され、接続ヘッド118の温度が50〜150℃に設定される。その後、引き続き、封止充てんされた樹脂の硬化をさらに進行させるために、加熱オーブンなどを用いて加熱処理を行ってもよい。なお、ポリイミド基板19をリールtoリール方式によって扱うため、上記のような接続方法を適用することが可能となる。
以上説明した第1及び第2実施形態のダイシング方法及び接続方法では、第1工程において、半導体ウエハ1の回路面S1全体に絶縁性樹脂層3が形成された後に、第2工程において、この半導体ウエハ1がウエハリング7に固定され、第3工程において、ダイシングされる。ここでは、第1工程で半導体ウエハ1の回路面S1全体に絶縁性樹脂層3が形成されおり、半導体ウエハ1と絶縁性樹脂層3とが一緒に切断されることから、第3工程のダイシング後には、回路面S11に絶縁性樹脂層3aが形成された多数の半導体チップ11が一括して得られる。そして、電気的接続工程でこの半導体チップ11を基板15,19に接続する際においては、上記絶縁性樹脂層3aが、当該チップ11と基板15,19との間隙の封止充てん用の樹脂として機能する。このように、上記ダイシング方法によれば、封止充てん用の樹脂としての絶縁性樹脂層3aが形成された半導体チップ11を一括で形成することが可能となる。その結果、半導体チップ11と基板15,19との接続工程においては、半導体チップ11の接続後に、回路面S11と配線面S4またはS5の間の空隙を、半導体チップ11毎に個別に樹脂で充てんする必要がないため、工程を簡略化することが可能となり、生産性の向上が図られる。
また、第3工程においては、半導体ウエハ1をダイシングする際に、絶縁性樹脂層3とは反対側の面S2側からダイシングを行うので、半導体ウエハ1の回路面S1に形成された絶縁性樹脂層3の表面S3にダイシング時の切削屑が付着することを抑制することができる。従って、半導体チップ11の絶縁性樹脂層3aに切削屑が付着する可能性が低減され、このような切削屑に起因する絶縁不良や絶縁性樹脂層3aと基板15,19とのはく離やボイドの発生を抑制することが可能となる。
さらに、例えば、COFの製造において、半導体チップ11の位置合わせと基板19への接続とを同じ工程で行うとすれば、半導体チップ11は、300℃以上に加熱された接続ステージ117上に、位置合わせ動作中にも継続して配置されることになる。このため、半導体チップ11の絶縁性樹脂層3aの硬化が必要以上に進行してしまい、接続不良が起きてしまう可能性がある。これに対して、上述の第1及び第2実施形態では、半導体チップ11と基板15又はポリイミド基板19とを位置合わせする工程と、突起電極2と配線14又はスズめっき配線20とを電気的に接続する工程と、を分けることによって、絶縁性樹脂層3aが熱履歴によって硬化してしまうことを抑制することができる。
本発明に係るダイシング方法の一実施形態の一工程を示す断面図である。 図1の後続の工程を示す断面図である。 樹脂組成物を有するフィルムの一例を示す断面図である。 図2の後続の工程を示す断面図である。 図4の後続の工程を示す断面図である。 図5の後続の工程を示す図であり、本発明に係る半導体チップと基板の接続方法の一実施形態の一工程を示す断面図である。 図6の後続の工程を示す断面図である。 図7の後続の工程を示す断面図である。 図5の後続の工程の他の例を示す図であり、COFにおける半導体チップと基板の接続方法の一工程を示す断面図である。 図9の後続の工程を示す断面図である。 図10の後続の工程を示す断面図である。
符号の説明
1…半導体ウエハ、2…突起電極、3…絶縁性樹脂層、3a…半導体チップの絶縁性樹脂層、7…ウエハリング、8…ダイシングテープ、11…半導体チップ、14…基板電極、15…基板、19…ポリイミド基板、20…スズめっき配線(基板電極)、26…赤外線カメラ、33…樹脂組成物(フィルム状樹脂組成物)、P1…ダイシングパターン、S1…回路面、S2…回路面の反対側の面。

Claims (7)

  1. 半導体ウエハのダイシング方法であって、
    前記半導体ウエハは、回路面に設けられた突起電極を有しており、
    前記半導体ウエハに対して、前記突起電極を埋め込むように前記回路面の全体に絶縁性樹脂層を形成する第1工程と、
    前記第1工程で前記回路面に形成された絶縁性樹脂層側にダイシングテープを貼り合わせて、前記半導体ウエハをウエハリングに固定する第2工程と、
    前記第2工程で前記ウエハリングに固定された前記半導体ウエハを、前記回路面の反対側の面側から前記絶縁性樹脂層と一緒にダイシングして、前記半導体ウエハを半導体チップに個片化する第3工程と、を備えることを特徴とする半導体ウエハのダイシング方法。
  2. 前記第3工程では、
    前記回路面とは反対側の面側から、赤外線カメラを用いて、前記回路面に形成されたダイシングパターンを認識することを特徴とする請求項1に記載の半導体ウエハのダイシング方法。
  3. 前記絶縁性樹脂層は、
    可視光に対して10%以上の光透過率を示すことを特徴とする請求項1又は2に記載の半導体ウエハのダイシング方法。
  4. 前記絶縁性樹脂層は、
    300℃以上の加熱温度において樹脂発泡を起こさない材料からなることを特徴とする請求項1〜3の何れか1項に記載の半導体ウエハのダイシング方法。
  5. 前記絶縁性樹脂層は、
    前記半導体ウエハの前記回路面にフィルム状樹脂組成物をラミネートすることによって形成されることを特徴とする請求項1〜4の何れか1項に記載の半導体ウエハのダイシング方法。
  6. 前記絶縁性樹脂層は、
    ポリイミド樹脂とエポキシ樹脂と硬化剤とを成分として含むことを特徴とする請求項1〜5の何れか1項に記載の半導体ウエハのダイシング方法。
  7. 半導体チップと基板との接続方法であって、
    請求項1〜6の何れか1項に記載の半導体ウエハのダイシング方法によって個片化された前記半導体チップを前記ダイシングテープからはく離してピックアップするピックアップ工程と、
    前記ピックアップ工程でピックアップされた前記半導体チップの前記突起電極と前記基板の基板電極とを位置合わせした後、前記絶縁性樹脂層を間に挟んだ状態で前記半導体チップを前記基板に仮固定する仮固定工程と、
    前記仮固定工程で仮固定された前記半導体チップと前記基板とを加熱・加圧することによって、前記半導体チップの前記突起電極と前記基板の前記基板電極とを電気的に接続する電気的接続工程と、を備えることを特徴とする半導体チップと基板の接続方法。
JP2008254371A 2008-03-21 2008-09-30 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法 Pending JP2009260229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008254371A JP2009260229A (ja) 2008-03-21 2008-09-30 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008073456 2008-03-21
JP2008254371A JP2009260229A (ja) 2008-03-21 2008-09-30 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Publications (1)

Publication Number Publication Date
JP2009260229A true JP2009260229A (ja) 2009-11-05

Family

ID=41387244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008254371A Pending JP2009260229A (ja) 2008-03-21 2008-09-30 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Country Status (1)

Country Link
JP (1) JP2009260229A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2568499A2 (en) 2011-07-01 2013-03-13 Elpida Memory, Inc. Semiconductor device including insulating resin film provided in a space between semiconductor chips
WO2018147097A1 (ja) * 2017-02-09 2018-08-16 リンテック株式会社 硬化性樹脂フィルム及び第1保護膜形成用シート

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004010810A (ja) * 2002-06-10 2004-01-15 Ube Ind Ltd 一液性エポキシ樹脂組成物および硬化物
JP2005093788A (ja) * 2003-09-18 2005-04-07 Hitachi Chem Co Ltd 半導体装置およびその製造方法
JP2007067245A (ja) * 2005-08-31 2007-03-15 Sumitomo Bakelite Co Ltd フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法
WO2007148724A1 (ja) * 2006-06-23 2007-12-27 Hitachi Chemical Company, Ltd. 半導体デバイスの製造方法及び接着フィルム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004010810A (ja) * 2002-06-10 2004-01-15 Ube Ind Ltd 一液性エポキシ樹脂組成物および硬化物
JP2005093788A (ja) * 2003-09-18 2005-04-07 Hitachi Chem Co Ltd 半導体装置およびその製造方法
JP2007067245A (ja) * 2005-08-31 2007-03-15 Sumitomo Bakelite Co Ltd フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法
WO2007148724A1 (ja) * 2006-06-23 2007-12-27 Hitachi Chemical Company, Ltd. 半導体デバイスの製造方法及び接着フィルム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2568499A2 (en) 2011-07-01 2013-03-13 Elpida Memory, Inc. Semiconductor device including insulating resin film provided in a space between semiconductor chips
WO2018147097A1 (ja) * 2017-02-09 2018-08-16 リンテック株式会社 硬化性樹脂フィルム及び第1保護膜形成用シート
JP6388752B1 (ja) * 2017-02-09 2018-09-12 リンテック株式会社 硬化性樹脂フィルム及び第1保護膜形成用シート
CN110249414A (zh) * 2017-02-09 2019-09-17 琳得科株式会社 固化性树脂膜及第一保护膜形成用片
CN110249414B (zh) * 2017-02-09 2023-04-04 琳得科株式会社 固化性树脂膜及第一保护膜形成用片

Similar Documents

Publication Publication Date Title
CN108352333B (zh) 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
JP6017398B2 (ja) 半導体装置の製造方法
US7915080B2 (en) Bonding IC die to TSV wafers
US9190381B2 (en) Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same
WO2013133015A1 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP7122803B2 (ja) 電子部品装置の製造方法
WO2007148724A1 (ja) 半導体デバイスの製造方法及び接着フィルム
WO2010137442A1 (ja) 接着剤組成物、接着剤シート及び半導体装置の製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
JP5710098B2 (ja) 半導体装置の製造方法
JP5163358B2 (ja) 半導体ウエハのダイシング方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
US20090246918A1 (en) Method of manufacturing semiconductor device
JP5272397B2 (ja) 接着フィルムの貼付装置及び接着フィルムの貼付方法
JP5755396B2 (ja) 半導体装置の製造方法
JP2009260229A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
WO2012077447A1 (ja) 半導体素子の実装方法、及び実装体
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP2009260219A (ja) 半導体ウェハのダイシング方法及び半導体装置の製造方法
JP5136305B2 (ja) 半導体装置の製造方法
JP2009260225A (ja) 半導体装置の製造方法
JP2007251197A (ja) 半導体装置の製造方法
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP2009260218A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625