JP4168887B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4168887B2
JP4168887B2 JP2003326136A JP2003326136A JP4168887B2 JP 4168887 B2 JP4168887 B2 JP 4168887B2 JP 2003326136 A JP2003326136 A JP 2003326136A JP 2003326136 A JP2003326136 A JP 2003326136A JP 4168887 B2 JP4168887 B2 JP 4168887B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
semiconductor device
adhesive film
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003326136A
Other languages
English (en)
Other versions
JP2005093788A (ja
Inventor
哲也 榎本
朗 永井
耕司 田崎
且英 愛知
恵一 畠山
耕治 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2003326136A priority Critical patent/JP4168887B2/ja
Publication of JP2005093788A publication Critical patent/JP2005093788A/ja
Application granted granted Critical
Publication of JP4168887B2 publication Critical patent/JP4168887B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置およびその製造方法に関する。
近年の電子機器の小型化・高機能化の進展とともに、薄型化や高速伝送に対応した半導体チップ実装技術の開発が求められている。その中で、突出した接続端子(バンプ)を有する半導体チップと基板とを電気的に接続する形態として、半導体チップのバンプが形成された面と基板の配線パターンが形成された面とを対向させて、バンプと配線パターンを直接接続するフリップチップ接続技術が注目されている。
フリップチップ接続技術としては、半導体チップに形成されたはんだバンプと基板側の配線パターンを電気的に接続するＣ４方式（例えば非特許文献１参照）、異方導電性接着樹脂を用いて、半導体チップに形成されたバンプと基板側の配線パターンを導電粒子を介して電気的に接続する方法(例えば非特許文献２参照)、半導体チップに形成されたバンプと基板側の配線パターンを接触させた状態で熱硬化性接着樹脂を硬化させ、その収縮力によって接触状態を保つ方法(例えば非特許文献３)などが知られている。
特開平０８−３３０８８０号公報 特開２０００−１７８５２２号公報 Ｈｉｄｅｏ Ａｏｋｉ、外４名、「Ｅｕｔｅｃｔｉｃ Ｓｏｌｄｅｒ Ｆｌｉｐ Ｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ−Ｂｕｍｐｉｎｇ ａｎｄ Ａｓｓｅｍｂｌｙ Ｐｒｏｃｅｓｓ Ｄｅｖｅｌｏｐｍｅｎｔ ｆｏｒ ＣＳＰ／ＢＧＡ」、４７ｔｈ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ、アメリカ、Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ、１９９７年５月、ｐ．３２５−３３０ 藤原伸一、外4名、「異方導電性フィルムを用いたフリップチップ接続の劣化機構と接続信頼性設計技術」、７ｔｈ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｍｉｃｒｏｊｏｉｎｉｎｇ ａｎｄ Ａｓｓｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔｒｏｎｉｃｓ、社団法人溶接学会 マイクロ接合研究委員会、２００１年２月、ｐ．１７９−１８４ 西川英信、外４名、「樹脂封止シートによるフリップチップ接合技術」、６ｔｈ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｍｉｃｒｏｊｏｉｎｉｎｇ ａｎｄ Ａｓｓｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔｒｏｎｉｃｓ、社団法人溶接学会 マイクロ接合研究委員会、２０００年２月、ｐ．１０７−１１０ 梶原良一、外５名、「多ピンＬＳＩチップ対応の超音波フリップチップ接合技術」、７ｔｈ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｍｉｃｒｏｊｏｉｎｉｎｇ ａｎｄ Ａｓｓｅｍｂｌｙ Ｔｅｃｈｎｏｌｏｇｙ ｉｎ Ｅｌｅｃｔｒｏｎｉｃｓ、社団法人溶接学会 マイクロ接合研究委員会、２００１年２月、ｐ．１６１−１６６
Ｃ４方式では鉛フリー化の観点から、鉛を含まないはんだの使用が検討されているが、リフロー温度が上昇することによって熱応力が増大し、接続信頼性が低下する場合があり、信頼性を確保するためには高耐熱性を有する基板材料を用いる必要がある。また、高い接続信頼性を実現するために半導体チップと基板との間に液状樹脂を充填して硬化させるアンダーフィル工程が必要になるが、狭ギャップへの充填に長時間を要し、生産性が低下する。
異方導電性接着樹脂を用いた接続方法や熱硬化性接着樹脂の収縮力で接触状態を保つ方法では、接着樹脂の硬化に１０〜２０秒の時間を要しており、生産性向上の観点から接続時間の短縮が求められている。また、機械的な接触によってバンプと配線パターンが電気的に接続されているために、接着樹脂と半導体チップ表面との接着力が低下することや、高温放置時の接着樹脂の熱膨張による接触部を引き離す力が発生することによって、接続抵抗が上昇したり、導通不良を起こす場合がある。
一方、最近、超音波振動を利用した金属接合によるフリップチップ接続方式が注目されている（例えば非特許文献４参照）。この方式の特徴として、1）低温(常温〜２００℃)でバンプと配線パターンを金属接合させることが可能であること、2）接続に要する時間が１秒以下であること、が挙げられ、熱応力の低減および金属接合部の形成による高接続信頼性、短時間接続による高生産性を実現できる可能性がある。これまでにＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタなどの小チップをセラミック基板にフリップチップ接続する際に適用された例はあるが（例えば特開平０８−３３０８８０号公報）、半導体チップと基板の間を樹脂で充填するアンダーフィル工程が不要な場合に限られていた。しかし、より大型のチップと樹脂基板とを超音波振動を利用してフリップチップ接続する場合、信頼性確保のためにはアンダーフィル工程が必須であり、狭ギャップへの液状樹脂の充填に長時間を要することから、生産性の低下につながるおそれがあった。
そこで本発明は、熱硬化性接着フィルムを用いて超音波振動を利用した金属接合によるフリップチップ接続を行なうことによって、良好な接続信頼性を示す半導体装置および高い生産性を実現する製造方法を提供することを目的とする。
本発明は、以下のことを特徴とする。
（１）半導体装置の製造方法において、（ａ）突出した接続端子を有する半導体チップと配線パターンの形成された基板と熱硬化性接着フィルムを準備する工程、（ｂ）基板表面に熱硬化性接着フィルムを貼り付けて接着樹脂層を形成する工程、（ｃ）半導体チップの突出した接続端子と基板表面の配線パターンを位置合わせした後、加熱・加圧した状態で超音波振動を印加することにより半導体チップの突出した接続端子と基板表面の配線パターンを電気的に接続するとともに半導体チップと基板を接着樹脂層にて接着する工程、（ｄ）接着樹脂層の硬化反応率を８０％以上にする加熱処理を行なう工程を備えることを特徴とする半導体装置の製造方法。
（２）半導体装置の製造方法において、（ａ）突出した接続端子を有する半導体チップと配線パターンの形成された基板と熱硬化性接着フィルムを準備する工程、（ｂ）半導体チップの突出した接続端子を有する面に熱硬化性接着フィルムを貼り付けて接着樹脂層を形成する工程、（ｃ）半導体チップの突出した接続端子と基板表面の配線パターンを位置合わせした後、加熱・加圧した状態で超音波振動を印加することにより半導体チップの突出した接続端子と基板表面の配線パターンを電気的に接続するとともに半導体チップと基板を接着樹脂層にて接着する工程、（ｄ）接着樹脂層の硬化反応率を８０％以上にする加熱処理を行なう工程を備えることを特徴とする半導体装置の製造方法。
（３）半導体装置の製造方法において、工程（ｂ）の後、個片の半導体チップに分割する工程を備えることを特徴とする（２）に記載の半導体装置の製造方法。
（４）半導体装置の製造方法において、工程（ｃ）の前に、接着樹脂層が形成された基板、または接着樹脂層が形成された半導体チップを加熱処理する工程を備えることを特徴とする（１）〜（３）いずれかに記載の半導体装置の製造方法。
（５）半導体装置の製造方法において、工程（ｄ）の加熱処理が、少なくとも２段階以上の加熱処理であることを特徴とする（１）〜（４）いずれかに記載の半導体装置の製造方法。
（６）半導体装置の製造方法において、熱硬化性接着フィルムが、５０〜２５０℃のいずれかの温度で粘度が４０００Ｐａ・ｓ以下となる熱硬化性接着フィルムである（１）〜（５）いずれかに記載の半導体装置の製造方法。
（７）（１）〜（６）いずれかに記載の半導体装置の製造方法で製造された半導体装置。
本発明によって、超音波振動による金属接合を利用して熱硬化性接着フィルムを介して１秒以下の短時間でチップと基板を接続することが可能であるとともに、チップと基板の間隙に液状樹脂を充填するアンダーフィル工程を省略することが可能となり、高い接続信頼性を実現する半導体装置および高い生産性を実現する半導体装置の製造方法を提供することができる。
工程（ａ）の基板において、突出した接続端子を有する半導体チップと電気的に接続される基板は、通常の回路基板でもよく、また半導体チップでもよい。回路基板の場合、配線パターンは、ガラスエポキシ、ポリイミド、セラミックなどの絶縁基板表面に形成された銅などの金属層の不要な個所をエッチング除去して形成することもでき、絶縁基板表面にめっきによって形成することもできる。また、配線パターンは単一の金属で構成されている必要はなく、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、鉛、ビスマスなど複数の金属成分を含んでいてもよいし、これらの金属層が積層された構造をしていてもよい。また、基板が、半導体チップの場合、配線パターンは通常アルミニウムで構成されるが、その表面に、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、鉛、ビスマスなどの金属層をめっきによって形成してもよい。
工程（ａ）の突出した接続端子を有する半導体チップにおいて、半導体チップの突出した接続端子は、金ワイヤを用いて形成される金スタッドバンプ、金属ボールを半導体チップの電極に熱圧着や超音波併用熱圧着によって固定したもの、及びめっきや蒸着によって形成されたものでもよい。突出した接続端子は単一の金属で構成されている必要はなく、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、鉛、ビスマスなど複数の金属成分を含んでいてもよいし、これらの金属層が積層された構造をしていても良い。また、突出した接続端子を有する半導体チップは、突出した接続端子を有する半導体ウエハの状態でもかまわない。
工程（ａ）の熱硬化性接着フィルムにおいて、熱硬化性接着フィルムに含まれる熱硬化性成分としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、シアノアクリレート系樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、ベンゾシクロブテン樹脂、あるいは未加硫（未架橋）な天然ゴム、ニトリルゴム、ブタジエンゴム、シリコーンゴム、イソブチレンゴムなどを用いることができる。これらの樹脂は、共重合体系や混合系であってもよい。
また、熱硬化性接着フィルムは、上記熱硬化性成分と反応するフェノール系、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミンの塩、ジシアンジアミドなどの硬化剤、接着強度を増大させるカップリング剤、シリカや金属酸化物などの無機系フィラー、フィルム形成性をより容易にするためにフェノキシ樹脂などの熱可塑性樹脂を含んでいてもよい。
熱硬化性接着フィルムの粘度は、５０〜２５０℃のいずれかの温度で４０００Ｐａ・ｓ以下であることが好ましく、４０００Ｐａ・ｓを超えると半導体チップの突出した接続端子と配線パターンの間に樹脂が残存して接続不良を起こす場合がある。より好ましくは３０００Ｐａ・ｓ以下であり、１０００Ｐａ・ｓ以下であることが特に好ましい。
粘度は市販の動的粘弾性測定装置を用いて測定することが可能であり、測定は全自動で行なわれる。所定の温度に加熱した恒温槽内で、試料を２枚の平行プレートにはさみ、片方のプレートに微小な正弦波状のひねり歪みを付加した時、他方のプレートに発生する応力と歪から弾性率および粘度を算出する。一般に測定周波数は０．５〜１０Ｈｚであり、高分子材料は粘弾性体として挙動するため、弾性成分に由来する貯蔵弾性率と粘性成分に由来する損失弾性率が得られる。粘度をη（Ｐａ・ｓ）、測定周波数をｆ（Ｈｚ）、損失弾性率Ｇ”（Ｐａ）とすると、粘度は一般式（Ｉ）で与えられる。
Figure 0004168887
工程（ｂ）において、熱硬化性接着フィルムを基板表面の半導体チップが搭載される領域に貼り付けるには、個片に切り出した接着フィルムを貼り付け領域に配置し、加熱・加圧によって貼り付けてもよい。接着フィルムを貼り付ける位置や面積は半導体チップが搭載される領域内では任意であるが、半導体チップの突出した接続端子と電気的に接続される配線パターンの少なくとも一部を覆うように貼り付けることが好ましい。
工程（ｂ）において、突出した接続端子を有する半導体チップに熱硬化性接着フィルムを貼り付けるには、個片に切り出した接着フィルムを加熱・加圧によって貼り付けても良い。また、突出した接続端子を有する半導体ウエハの状態で熱硬化性接着フィルムをロールラミネータなどで貼り付けた（工程（ｂ））後、ダイシングすることによって接着フィルムが貼り付き、かつ突出した接続端子を有する半導体チップとして個片に切り出しても良い。
熱硬化性接着フィルムを、基板表面の半導体チップが搭載される領域あるいは突出した接続端子を有する半導体チップに貼り付けた後、そのまま半導体チップと基板を接続してもよいが、接着フィルム中の揮発成分を減少させて、半導体チップと基板の間にボイドと呼ばれる気泡が発生するのを抑制するために、工程（ｃ）の前に、接着フィルムを貼り付けた状態で加熱処理することが好ましい。
なお、突出した接続端子を有する半導体ウエハの状態で熱硬化性接着フィルムを貼り付けた場合、熱硬化性接着フィルムが貼り付けられた半導体チップとして個片に切り出してから加熱処理してもよく、個片に切り出す前に加熱処理してもかまわない。また、工程（ｃ）の前に、加熱処理することによって熱硬化性接着フィルムの粘度が低下するために配線パターンへの埋め込み性が改善され、気泡巻き込みによるボイド発生を低減することができる。
工程（ｃ）の前に、加熱処理を行なう際には、使用する熱硬化性接着フィルムの硬化反応開始温度より低い温度、あるいは反応開始時間よりも短い時間で処理することが望ましい。硬化反応開始温度は、ＤＳＣ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｃａｎｎｉｎｇ Ｃａｌｏｒｉｍｅｔｅｒ、示差走査熱分析）で得られるチャートにおいて、発熱ピークに到達する前の発熱曲線の接線とベースラインの交点から求めてもよいし、粘度と加熱温度の関係をプロットして粘度が上昇し始める温度を求めてもよい。硬化反応開始時間は、所定の温度で加熱処理した試料の処理時間とＤＳＣで得られる発熱量の関係をプロットして、発熱量が減少し始めるまでの時間を求めてもよいし、粘度と処理時間の関係をプロットして、粘度が上昇し始めるまでの時間を求めてもよい。
工程（ｃ）において、半導体チップと基板を電気的に接続するには、基板をステージに固定し、半導体チップを超音波振動方向に平行に取り付ける接合ヘッドに固定し、その接合ヘッドを上から押し付ける機構を有する装置を用いる。このような装置は市販されている。
加熱・加圧した状態で超音波振動を印加する場合、半導体チップと基板を接続する際の条件は、接続温度：５０〜２５０℃、圧力：０．１〜１０ＭＰａ、超音波の周波数：２０〜２００ｋＨｚ、振動の振幅：０．０１μｍ以上、加圧時間：０．１秒以上、超音波の印加時間：０．０５秒以上であり、加圧と超音波印加のタイミングは加圧時間内に超音波印加を開始し、加圧時間内に超音波印加を終了することを満たしていれば、任意のタイミングで印加すればよい。これにより、半導体チップの突出した接続端子と基板表面の配線パターンを金属接合によって電気的に接続するとともに半導体チップと基板を接着樹脂層にて接着することが可能になる。
接続温度が５０℃未満であると、バンプと配線パターンの間に接着樹脂が残存し、未接続となったり、接続抵抗が高くなるおそれがある。接続温度が２５０℃を超えると、半導体チップと基板との熱膨張係数差に由来する熱応力が増大し、接続部にダメージが発生するおそれがある。また樹脂基板の場合、２５０℃を超えると、基板が軟化して、超音波振動が吸収されてしまい金属接合できなくなるおそれがある。より好ましくは５０〜２００℃の範囲である。
圧力が０．１ＭＰａ未満であると、対向する接続端子間に樹脂が残存し、未接続となったり、あるいは接続抵抗が高くなるおそれがあり、圧力が１０ＭＰａを超えると、接続端子や配線が破壊されるおそれがある。より好ましくは、０．３〜４．０ＭＰａの範囲である。
超音波の周波数が２０ｋＨｚ未満であると、接続端子や配線が破壊されるおそれがあり、周波数が２００ｋＨｚを超えると、接続部に超音波振動が伝達されず、対向する接続端子間に樹脂が残存し、未接続となったり、あるいは金属接合が不充分なために接続抵抗が高くなるおそれがある。より好ましくは、４０〜１００ｋＨｚの範囲である。
超音波振動の振幅が０．０１μｍ未満であると、対向する接続端子間に樹脂が残存し、未接続となったり、あるいは金属の拡散が不充分なために接続抵抗が高くなったり、接続信頼性が低下するおそれがある。より好ましくは、０．１〜１０μｍの範囲である。
加圧時間が０．１秒未満であると、対向する接続端子間に樹脂が残存し、未接続となったり、あるいは接続抵抗が高くなったり、接続信頼性が低下するおそれがあり、また、加圧時間が長くなると生産性が低下することから、加圧時間の短縮が好ましく、１０秒以内がよい。
超音波の印加時間が０．０５秒未満であると、金属表面の有機物や酸化物の除去が不充分のため、金属接合が不充分であり、接続抵抗が高くなったり、接続信頼性が低下する場合がある。また、振幅を大きくした場合や周波数を低くした場合、印加時間を長くすると、接続端子や配線が破壊されるおそれがある。より好ましくは５秒以内であり、５秒を超えると生産性が低下するおそれもある。
工程（ｄ）において、半導体チップの突出した接続端子と基板表面の配線パターンを電気的に接続した後、接着樹脂層の硬化反応率が８０％以上になるように加熱処理することによって、高い接続信頼性を確保することができる。硬化反応率が９０％以上になるように加熱処理することがより好ましい。
接着樹脂層の硬化反応率が８０％以上になるように加熱処理するには、ヒートステージ上に放置してもよいし、加熱オーブン中に放置してもよい。この加熱処理工程は複数の半導体装置について一括で行なうことが可能であり、生産性の低下にはつながらない。
加熱処理は硬化開始温度よりも高い温度で行なうことが好ましい。しかし、半導体チップと基板を接続した直後では、接着樹脂層の硬化反応率は８０％未満であるため、硬化開始温度よりも高い温度で、最初から加熱処理すると、半導体チップと基板との熱膨張係数差に由来する熱応力が接続部に集中して、接続部にダメージが発生する恐れがある。したがって硬化開始温度よりも低い温度から加熱を開始して、少なくとも２段階以上の加熱温度で処理することがより好ましい。なお、硬化反応開始温度は、前述したように、ＤＳＣから求めることができる。
熱硬化性樹脂の硬化反応率の測定は、ＤＳＣ（示差走査熱分析）による方法を用いることができる。ＤＳＣは測定温度範囲内で、発熱、吸熱のない標準試料との温度差を打ち消すように熱量を供給または除去するゼロ位法を測定原理とするものであり、測定装置が市販されており、全自動で測定を行なうことができる。熱硬化性樹脂の反応は発熱反応であり、一定の昇温速度で試料を加熱していくと、試料が反応し反応熱が発生する。その発熱量をチャートに出力し、ベースラインを基準として発熱曲線とベースラインで囲まれた領域の面積を発熱量とする。測定は室温から硬化反応が完了する温度を充分カバーする範囲で行なう。例えば、エポキシ樹脂の場合、室温から２５０℃まで５〜２０℃／分の昇温速度で測定し、上記した発熱量を求める。熱硬化性樹脂の硬化反応率は次のようにして求める。まず、未硬化試料の全発熱量を測定し、これをＡ（Ｊ／ｇ）とする。次に、測定試料の発熱量を測定し、これをＢとする。測定試料の硬化反応率Ｃ（％）は、一般式（ＩＩ）で与えられる。
Figure 0004168887
また、熱硬化性樹脂としてエポキシ樹脂を用いた場合には、可視レーザ励起のラマン分光計や近赤外レーザ励起のラマン分光計等で測定したエポキシ基のラマンスペクトルのピーク強度や面積強度を用いて反応硬化率を評価することもできる（例えば、特開２０００−１７８５２２号公報）。
（１）配線基板の準備
ガラスエポキシ銅張積層板の銅層の表面にドライフィルムレジストをラミネートし、配線パターンの形状に光を透過するフォトマスクを重ねて紫外線を照射し、現像液で現像することによってエッチングレジストを形成した。塩化第二鉄を主成分とするエッチング液で処理し、エッチングレジストを剥離した後、無電解めっきで厚さ５μｍのニッケル層および厚さ０．０５μｍの金層を形成することによって、ガラスエポキシ基板１の表面に配線パターン２が形成された配線基板３を準備した（図１の（ａ）参照）。
（２）突出した接続端子を有する半導体チップの準備
半導体チップ４のアルミ電極５上に金ワイヤを用いて金スタッドバンプ６を形成した半導体チップを準備した（図１の（ｂ）参照）。
（３）熱硬化性接着フィルムの準備
フェノキシ樹脂（東都化成株式会社製 製品名ＹＰ５０Ｓ）１００ｇと多官能エポキシ樹脂（ジャパンエポキシレジン株式会社製 製品名ＥＰ１８０Ｓ６５、エポキシ当量２１２）１５０ｇとを酢酸エチル５８３ｇに溶解した溶液中にマイクロカプセル型潜在性硬化剤を含有する液状エポキシ樹脂（エポキシ当量１８５）２５０ｇを加えて攪拌し、次いで溶融シリカ（平均粒径０．５μｍ）を樹脂組成物１００重量部に対して１００重量部、微粒子シリカ（平均粒径０．０１μｍ）を樹脂組成物１００重量部に対して２重量部を分散させて熱硬化性接着樹脂ワニスを作製した。このワニスをセパレータフィルム７（デュポン株式会社製 製品名テフロンフィルム）の表面にロールコータで塗布した後、７０℃のオーブン中で１０分間乾燥することによって、熱硬化性接着フィルム８を作製した。この熱硬化性接着フィルム８の反応開始温度は１１０℃であり、１５０℃での溶融粘度は３４００Ｐａ・ｓを示した。
（４）熱硬化性接着フィルムの貼り付け
セパレータフィルム７の表面に形成された熱硬化性接着フィルム８を半導体チップとほぼ同じ大きさに切り出し、接着フィルム８が配線パターン３の少なくとも一部を覆うように配置し、熱圧着装置（図示せず）によって貼り付けた（図１の（ｃ）参照）。
（５）加熱処理（プレ加熱）
セパレータフィルム７を剥離した後、熱硬化性接着フィルム８を貼り付けた配線基板３を１００℃に加熱したヒートステージ（図示せず）上に１分間放置した（図１の（ｄ）参照）。
（６）接続
熱硬化性接着フィルム８が貼り付けられた配線基板３を超音波接合装置のステージ９に固定し、金スタッドバンプ６と配線パターン２が対向するように半導体チップ４を接合ヘッド９に固定し、位置合わせを行なった。ステージ１０を５０℃、接合ヘッド９を１５０℃に加熱した状態で、半導体チップ４を圧力１．８ＭＰａで配線基板３に押し付けながら、周波数５０ｋＨｚ、振幅２．５μｍに調整した超音波振動を０．５秒間半導体チップ４に印加して、金スタッドバンプ６と配線パターン２を電気的に接続した（図１の（ｅ）及び（ｆ）参照）。
（７）加熱処理（アフターキュア）
１５０℃に加熱したオーブン中に２時間放置することによって半導体装置１１を作製した（図１の（ｇ）参照）。
（１）基板の準備
実施例１と同様の配線基板３を準備した（図１の（ａ）参照）。
（２）突出した接続端子を有する半導体チップの準備
実施例１と同様に半導体チップ４のアルミ電極５上に金スタッドバンプ６が形成されたものを準備した（図１の（ｂ）参照）。
（３）熱硬化性接着フィルムの準備
球状シリカ（三菱レーヨン株式会社製 製品名ＱＳ−４）３５０ｇを分散させた２−ブタノン ２３５ｇ中に固形エポキシ樹脂（ジャパンエポキシレジン株式会社製 製品名ＥＰ１００４、エポキシ当量８７５）１２０ｇ、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン株式会社 製品名ＥＰ８２８、エポキシ当量１８５）２３５ｇを溶解した溶液に、イミダゾール系硬化剤（四国化成工業株式会社製 製品名２Ｐ４ＭＨＺ）１８ｇを加えて熱硬化性接着樹脂ワニスを作製した。このワニスをセパレータフィルム（デュポン株式会社製 製品名テフロンフィルム）の表面にロールコータ（図示せず）を用いて塗布した後、７０℃のオーブン中で１０分間乾燥することによって、熱硬化性接着フィルム８を作製した。この熱硬化性接着フィルム８の反応開始温度は１５０℃であり、１５０℃での最低粘度が１００Ｐａ・ｓ以下であり、２００Ｐａ・ｓ以下の粘度を３００秒間保持することが可能であった。
（４）熱硬化性接着フィルムの貼り付け
実施例１と同様に上記熱硬化性接着フィルム８を配線基板３に貼り付けた（図１の（ｃ）参照）。
（５）加熱処理（プレ加熱）
セパレータフィルム７を剥離した後、熱硬化性接着フィルム８を貼り付けた配線基板３を１５０℃に加熱したヒートステージ（図示せず）上に３分間放置した（図１の（ｄ）参照）。
（６）接続
実施例１と同様に半導体チップ４と配線基板３を位置合わせした後、ステージ１０を５０℃、接合ヘッド９を２００℃に加熱した状態で、半導体チップ４を圧力０．９ＭＰａで配線基板３に押し付けながら、周波数５０ｋＨｚ、振幅２．５μｍに調整した超音波振動を０．５秒間半導体チップ４に印加し、金スタッドバンプ６と配線パターン２を電気的に接続した（図１の（ｅ）及び（ｆ）参照）。
（７）加熱処理（アフターキュア）
加熱したオーブン中に、１００℃、２時間、１２５℃、１時間、１５０℃、２時間放置することによって半導体装置１１を作製した（図１の（ｇ）参照）。
（１）基板の準備
実施例１と同様にガラスエポキシ基板１２の表面に配線パターン１３が形成された配線基板１４を準備した（図２の（ａ）参照）。
（２）半導体ウエハの準備
アルミ電極１５上に金ワイヤを用いて金スタッドバンプ１６を形成した半導体ウエハ１７を準備した（図２の（ｂ）参照）。
（３）熱硬化性接着フィルムの準備
熱硬化性接着樹脂として、実施例１と同様の組成の熱硬化性接着樹脂ワニスを準備した後、セパレータフィルム１８の表面にワニスをロールコータ（図示せず）を用いて塗布した後、７０℃のオーブン中で１０分間乾燥することによって、熱硬化性接着フィルム１９を作製した。
（４）熱硬化性接着フィルムの貼り付け及びダイシング
半導体ウエハ１７のバンプ形成面全体にセパレータフィルム１８の表面に形成された熱硬化性接着フィルム１９をロールラミネータ（図示せず）を用いて貼り付けた。半導体ウエハ１７のバンプが形成されていない面をダイシングフィルム２０に貼り付け、セパレータフィルム１８を剥離した後、ダイシング装置（図示せず）を用いて、熱硬化性接着フィルム１９がバンプ形成面に貼り付けられた半導体チップ２１に切り出した（図２の（ｃ）〜（ｅ）参照）。
（５）加熱処理（プレ加熱）
熱硬化性接着フィルム１９が貼り付けられた半導体チップ２１を１００℃に加熱したヒートステージ（図示せず）上に３分間放置した。
（６）仮固定
熱硬化性接着フィルム１９が貼り付けられた半導体チップ２１を１００℃に加熱した位置合わせ装置（図示せず）のヘッドに固定し、位置合わせ装置のステージに配線基板１４を固定した。金スタッドバンプ１６と配線パターン１３を位置合わせした後、圧力０．２ＭＰａで３秒間加圧することによって、半導体チップ２１を配線基板１４に仮固定した（図２の（ｆ）参照）。
（７）接続
半導体チップ２１を仮固定した配線基板１４を超音波接合装置のステージ２２に固定し、ステージ２２を５０℃、接合ヘッド２３を２００℃に加熱した状態で、半導体チップ２１を圧力１．８ＭＰａで配線基板１４に押し付けながら、周波数５０ｋＨｚ、振幅２．５μｍに調整した超音波振動を０．５秒間半導体チップ２１に印加し、金スタッドバンプ１６と配線パターン１３を電気的に接続した（図２の（ｇ）参照）。
（７）加熱処理（アフターキュア）
１５０℃に加熱したオーブン中に２時間放置することによって半導体装置２４を作製した（図２の（ｈ）参照）。
（比較例１）
実施例１において、半導体チップと配線基板を接続した後、加熱処理（アフターキュア）を行なわないで半導体装置を作製した。
（比較例２）
実施例２において、半導体チップと配線基板を接続した後、加熱処理（アフターキュア）を行なわないで半導体装置を作製した。
（比較例３）
実施例１において、超音波振動を印加しないで半導体装置を作製した。
（比較例４）
実施例２において、超音波振動を印加しないで半導体装置を作製した。
（比較例５）
実施例２において、熱硬化性接着フィルムを用いないで金スタッドバンプ２７と配線パターン２８を接続した後、塩酸または水酸化ナトリウム水溶液中に浸漬することによって半導体チップ２９のアルミ電極３０を溶解して、半導体チップ２９を除去した。配線パターン２８上に残った金スタッドバンプ２７について、シェアツール３１を用いてシェア試験を行なった（図４の（ａ）〜（ｃ）参照）。
（比較例６）
実施例２において、熱硬化性接着フィルム３２を用いて金スタッドバンプ３３と配線パターン３４を接続した後、アフターキュア処理を行なわずに、２−ブタノン中に浸漬して熱硬化性接着フィルム３２を溶解し、続いて塩酸または水酸化ナトリウム水溶液中に浸漬することによって半導体チップ３５のアルミ電極３６を溶解して半導体チップ３５を除去した。配線パターン３４上に残った金スタッドバンプ３３について、シェアツール３７を用いてシェア試験を行なった（図５の（ａ）〜（ｄ）参照）。
実施例１、実施例３、比較例１で作製した半導体装置の接着樹脂層の反応硬化率をＤＳＣによって測定した結果、実施例１と実施例３では９５％、比較例１では３０％であった。また、これらの半導体装置を３０℃、相対湿度６０％の槽内に１６８時間放置した後、ＩＲリフロー処理（２６５℃最大）を３回行なった結果、実施例１と実施例３で作製した半導体装置には不具合が見られなかったのに対して、比較例１で作製した半導体装置ではオープン不良が発生した（各試料５個で評価）。
実施例２と比較例２で作製した半導体装置の接着樹脂層の反応硬化率をＤＳＣによって測定した結果、実施例２では９５％、比較例２では１０％未満であった。また、これらの半導体装置を３０℃、相対湿度６０％の槽内に１６８時間放置した後、ＩＲリフロー処理（２６５℃最大）を３回行なった結果、実施例２で作製した半導体装置には不具合が見られなかったのに対して、比較例２で作製した半導体装置ではオープン不良が発生した（各試料５個で評価）。
比較例３で作製した半導体装置では、加熱処理（アフターキュア）前にオープン不良が発生しており、半導体チップと配線基板を電気的に接続することができなかった。
比較例４で作製した半導体装置では、加熱処理（アフターキュア）前にオープン不良が発生しており、半導体チップと配線基板を電気的に接続することができなかった。
比較例５において、熱硬化性接着フィルムを用いないで金スタッドバンプと配線パターンを接続した場合、全てのバンプが配線パターン上に転写されていた。また、転写されたバンプのシェア強度を測定すると（シェア速度２００μｍ／ｓ）、平均０．７７Ｎを示し、破断モードは写真（図６の（ｂ）参照）に示すようにバンプと配線パターンの界面剥離ではなく、金バンプ内での破断であった。一方、比較例６において、熱硬化性接着フィルムを用いて金スタッドバンプと配線パターンを接続した場合、全てのバンプが配線パターン上に転写されていた。転写されたバンプのシェア強度を測定すると（シェア速度２００μｍ／ｓ）、平均０.７Ｎを示し、その破断モードは写真（図７の（ｂ）参照）に示すように金バンプと配線パターンの界面剥離ではなく、金バンプ内での破断であった。以上の結果から、熱硬化性接着フィルムを用いて金スタッドバンプと配線パターンを接続した場合でも、超音波振動によってバンプと配線パターンとは金属接合されていることを確認した。
実施例１および２に示す半導体装置の製造工程の各工程を説明する側面図である。 実施例３に示す半導体装置の製造工程の各工程を説明する側面図である。 配線基板上に熱硬化性接着フィルムを貼り付ける位置を上から見た図である。 比較例５での評価方法を説明する側面図である。 比較例６での評価方法を説明する側面図である。 比較例５で熱硬化性接着フィルムを用いて作製した半導体装置の接続部（ａ）およびシェア試験後の破断モード（ｂ）を示す写真である。 比較例６で熱硬化性接着フィルムを用いて作製した半導体装置の接続部（ａ）およびシェア試験後の破断モード（ｂ）を示す写真である。
符号の説明
１、１２：ガラスエポキシ基板
２、１３、２５、２８、３４：配線パターン
３、１４：配線基板
４、２１、２９、３５：半導体チップ
５、１５、３０、３６：アルミ電極
６、１６、２７、３３：金スタッドバンプ
７、１８：セパレータフィルム
８、１９、２６、３２：熱硬化性接着フィルム
９、２２：接合ヘッド
１０、２３：ステージ
１１、２４：半導体装置
１７：半導体ウエハ
２０：ダイシングフィルム
３１、３７：シェアツール

Claims (6)

  1. 半導体装置の製造方法において、
    （ａ）突出した接続端子を有する半導体チップと配線パターンの形成された基板と熱硬化性接着フィルムを準備する工程、
    （ｂ）基板表面に熱硬化性接着フィルムを貼り付けて接着樹脂層を形成する工程、
    （ｃ）半導体チップの突出した接続端子と基板表面の配線パターンを位置合わせした後、加熱・加圧した状態で超音波振動を印加することにより半導体チップの突出した接続端子と基板表面の配線パターンを電気的に接続するとともに半導体チップと基板を硬化反応率が８０％未満である接着樹脂層にて接着する工程、
    （ｄ）接着樹脂層の硬化反応率を８０％以上にする加熱処理を行なう工程を備えることを特徴とする半導体装置の製造方法。
  2. 半導体装置の製造方法において、
    （ａ）突出した接続端子を有する半導体チップと配線パターンの形成された基板と熱硬化性接着フィルムを準備する工程、
    （ｂ）半導体チップの突出した接続端子を有する面に熱硬化性接着フィルムを貼り付けて接着樹脂層を形成する工程、
    （ｃ）半導体チップの突出した接続端子と基板表面の配線パターンを位置合わせした後、加熱・加圧した状態で超音波振動を印加することにより半導体チップの突出した接続端子と基板表面の配線パターンを電気的に接続するとともに半導体チップと基板を硬化反応率が８０％未満である接着樹脂層にて接着する工程、
    （ｄ）接着樹脂層の硬化反応率を８０％以上にする加熱処理を行なう工程を備えることを特徴とする半導体装置の製造方法。
  3. 半導体装置の製造方法において、工程（ｂ）の後、個片の半導体チップに分割する工程を備えることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 半導体装置の製造方法において、工程（ｃ）の前に、接着樹脂層が形成された基板、または接着樹脂層が形成された半導体チップを加熱処理する工程を備えることを特徴とする請求項１〜３いずれかに記載の半導体装置の製造方法。
  5. 半導体装置の製造方法において、工程（ｄ）の加熱処理が、少なくとも２段階以上の加熱処理であることを特徴とする請求項１〜４いずれかに記載の半導体装置の製造方法。
  6. 半導体装置の製造方法において、熱硬化性接着フィルムが、５０〜２５０℃のいずれかの温度で粘度が４０００Ｐａ・ｓ以下となる熱硬化性接着フィルムである請求項１〜５いずれかに記載の半導体装置の製造方法。
JP2003326136A 2003-09-18 2003-09-18 半導体装置の製造方法 Expired - Fee Related JP4168887B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003326136A JP4168887B2 (ja) 2003-09-18 2003-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003326136A JP4168887B2 (ja) 2003-09-18 2003-09-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005093788A JP2005093788A (ja) 2005-04-07
JP4168887B2 true JP4168887B2 (ja) 2008-10-22

Family

ID=34456404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003326136A Expired - Fee Related JP4168887B2 (ja) 2003-09-18 2003-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4168887B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090075429A1 (en) * 2005-04-27 2009-03-19 Lintec Corporation Sheet-Like Underfill Material and Semiconductor Device Manufacturing Method
JP4699189B2 (ja) * 2005-12-01 2011-06-08 日東電工株式会社 半導体装置の製造方法及び電子部品
JP5136305B2 (ja) * 2008-03-21 2013-02-06 日立化成工業株式会社 半導体装置の製造方法
JP5436827B2 (ja) * 2008-03-21 2014-03-05 日立化成株式会社 半導体装置の製造方法
JP2009260229A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP2009260224A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法及び半導体装置の製造方法
JP2009260225A (ja) * 2008-03-21 2009-11-05 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2009260219A (ja) * 2008-03-24 2009-11-05 Hitachi Chem Co Ltd 半導体ウェハのダイシング方法及び半導体装置の製造方法
JP5710098B2 (ja) * 2008-03-27 2015-04-30 日立化成株式会社 半導体装置の製造方法
JP2012116958A (ja) * 2010-12-01 2012-06-21 Furukawa Electric Co Ltd:The 接着フィルムおよび配線基板
JP5978725B2 (ja) * 2012-04-11 2016-08-24 日立化成株式会社 半導体装置の製造方法
US11674032B2 (en) 2018-02-21 2023-06-13 Panasonic Intellectual Property Management Co., Ltd. Encapsulation resin composition, laminated sheet, cured product, semiconductor device, and method for fabricating semiconductor device
JP7149099B2 (ja) * 2018-05-10 2022-10-06 デクセリアルズ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2005093788A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
JP5191627B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP5257499B2 (ja) 接着フィルム
KR20140140042A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
WO1996042107A1 (en) Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JP2014060241A (ja) 半導体装置の製造方法
JP4282417B2 (ja) 接続構造体
JP4168887B2 (ja) 半導体装置の製造方法
KR20010032804A (ko) Ｚ축 전기 접속부를 제조하는 장치 및 그 방법
US20030178132A1 (en) Method for manufacturing connection structure
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JPWO2009008448A1 (ja) 回路部材接続用接着剤
JP2008235527A (ja) 部品内蔵基板の製造方法
JPWO2009069783A1 (ja) 回路部材接続用接着剤及び半導体装置
JP5712884B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP4627957B2 (ja) 半導体装置の製造方法及び積層型半導体装置
JP2001024085A (ja) 半導体装置
JP2000286299A (ja) 半導体装置の接続方法
JP5912611B2 (ja) フィルム状接着剤
JP5925460B2 (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2007251197A (ja) 半導体装置の製造方法
JP2014237843A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP4876882B2 (ja) フリップチップ実装方法
JP2540787B2 (ja) 半導体装置の製造方法
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
JPH11288975A (ja) ボンディング方法及びボンディング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080728

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4168887

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees