KR20010032804A - Ｚ축 전기 접속부를 제조하는 장치 및 그 방법 - Google Patents

Ｚ축 전기 접속부를 제조하는 장치 및 그 방법 Download PDF

Info

Publication number
KR20010032804A
KR20010032804A KR1020007006121A KR20007006121A KR20010032804A KR 20010032804 A KR20010032804 A KR 20010032804A KR 1020007006121 A KR1020007006121 A KR 1020007006121A KR 20007006121 A KR20007006121 A KR 20007006121A KR 20010032804 A KR20010032804 A KR 20010032804A
Authority
KR
South Korea
Prior art keywords
adhesive
conductive
bump
integrated circuit
chip
Prior art date
Application number
KR1020007006121A
Other languages
English (en)
Other versions
KR100559914B1 (ko
Inventor
첸유
게르버조일에이
호거톤피터비이
Original Assignee
스프레이그 로버트 월터
미네소타 마이닝 앤드 매뉴팩춰링 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스프레이그 로버트 월터, 미네소타 마이닝 앤드 매뉴팩춰링 캄파니 filed Critical 스프레이그 로버트 월터
Publication of KR20010032804A publication Critical patent/KR20010032804A/ko
Application granted granted Critical
Publication of KR100559914B1 publication Critical patent/KR100559914B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/2857—Adhesive compositions including metal or compound thereof or natural rubber

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 집적 회로 칩(20)을 회로 기판(34)에 접속하는 방법에 관한 것이다. 이 방법은 집적 회로 칩의 범프측에 접착제(26)를 직접 미리 도포하는 단계를 포함한다. 이 방법은 또한, 범프(24)가 집적 회로 칩과 회로 기판 사이에 전기 접속을 제공하도록 접착제로 이미 피복되어 있는 집적 회로 칩의 범프측을 회로 기판에 반하여 압박하는 단계를 포함한다. 상기 칩상에 미리 도포된 접착제는 집적 회로 칩과 회로 기판 사이에 접합부를 형성한다.

Description

Ｚ축 전기 접속부를 제조하는 장치 및 그 방법{METHOD AND APPARATUSES FOR MAKING Z-AXIS ELECTRICAL CONNECTIONS}
현재 널리 통용되고 있는 전기 회로 어셈블리의 대부분은 보호 패키지에 내장된 집적 회로(IC) 칩을 사용한다. 이들 패키지는 칩의 기계적, 그리고 가끔 열적 보호를 제공하며, 또한 칩과 인쇄 회로 기판 사이에 중간 레벨의 상호 접속부를 제공한다. 수년 전에는, 패키지 크기는 칩의 크기에 비해 더 컸다. 그 이유중 하나는 인쇄 회로 기판(PCB)의 확보를 위한 크기가 칩의 크기에 비해 매우 크기 때문이었다. 세월이 지나면서, 정교한 회로 기판을 제조하는 기술이 향상되었고, 이에 따라 패키지 크기는 IC 크기에 배해 줄어들었다. 그러나, 비용 절감, 회로 크기 감소 및 성능 향상이 요구되어 왔기 때문에, 기능 장치를 만드는데 필요한 물질 및 프로세스를 최소화시킬 수 있는 회로 조립 방법의 개발에 대한 필요성이 대두되었다.
회로 크기를 줄이고 성능을 향상시키기 위해 사용된 기술은, 칩의 표면상에 장착된 솔더 볼(solder ball)의 주위 혹은 에리어 어레이(area array)를 사용하여 기판에 직접 IC 장치를 고정시키는 것을 포함한다. 상기 솔더 볼이 기판 상에서 패드와 접촉 상태로 배치되도록 칩을 뒤집거나 혹은 "플립핑(flipping)"시키고 또 전체의 어셈블리를 솔더 리플로(reflow) 프로세스를 통과시킴으로써, IC 칩을 야금학적으로 기판에 접합시킬 수 있다. 비록 플립-칩 조립(flip-chip assembly) 기술은 30년 전에 처음 발견되었지만, 전자 산업의 극히 일부에서만 성공적이었다. 플립-칩 어셈블리를 활용한 가장 대표적인 전자 제품은 손목시계, 자동차 센서/제어기 및 컴퓨터 메인프레임이 있다. 이러한 활용은 회로의 사이즈의 초소형화(시계, 자동차) 혹은 단위 체적당 매우 높은 컴퓨터 파워(메인프레임)가 요구된다는 데 특징이 있다. 이는 중간 IC 패키지의 제거에 의해 플립-칩 어셈블리가 회로판상의 실리콘을 위해 가능한 최소형의 풋프린트를 제공한다는 간단한 사실을 의미한다.
이러한 플립-칩 기술이 널리 활용되지 못한 주원인은 방법론적인 이유 때문인데, 즉 과도한 프로세스와 고가의 장비 때문이다. 그 결과, 플립-칩 기술은 적용하는데 비용이 많이 들고 많은 문제점을 수반하고 있다. 또한, 이러한 기술 응용에 필요로 하는 프로세스 및 성능과 관련한 요구 조건들을 만족시키는데 있어서, 현재의 재료로는 한계가 있다.
현존하는 플립-칩 기술은 솔더가 상호 접속 패드에 미리 도포되어 있는 칩을 사용한다. 상기 솔더는 통상적으로 95Pb-5Sn 이거나 63Sn-37Pb 합금 중 하나이며, 보드 어셈블리를 완성하기 전에 통상적으로 거의 구형의 "범프(bump)"를 형성하도록 리플로(reflow) 된다.
플립-칩 어셈블리를 위한 통상적인 조립 공정은, 1) 플럭스 페이스트(paste)를 기반의 접착 패드에 도포하는 단계와, 2) 플럭스의 점성에 의해 칩을 정위치에 유지한 상태에서 IC를 기판상에 정렬 및 배치하는 단계와, 3) 상기 어셈블리를 리플로 오븐에 통과시켜 솔더를 용융시키고 기판의 패드와 야금학적으로 접합시키는 단계와, 4) 샘플을 플럭스 정제 조작에 통과시키는 단계를 포함한다. 플럭스 제거는 통상적으로 용매 린스제를 사용하여 행해진다. 플럭스의 잔류물을 제거하기 위해 초기에는 염소화 용매를 사용하는 것이 요구되어 있지만, 최근에는 플럭스 화학물을 개량하여 더욱 양호한 용매를 사용할 수 있게 되었다.
그 다음, 완성된 플립-칩 어셈블리는, 열적 사이클링 및 열 쇼크 등의 가속 시험에 의해 측정하였을 때, 장치의 전체 수명에 걸쳐 전기적으로 연속성을 유지하야만 한다. 실리콘 IC 와 PCB 사이의 열팽창 계수(CTE) 및 탄성률(E) 모두가 적합하지 못하면, 회로가 열적 편위를 겪게될 때 접촉 조인트에 높은 응력이 발생하게 된다. 이러한 응력은, 반복되는 열적 사이클링 이후에 솔더 조인트의 피로 한계로 인한 손상의 원인이 될 수 있고, 또 플립-칩 조인트의 메커즘에 대한 손실의 주원인이 된다. 이러한 메커즘은, 실리콘과 유사한 특성을 지니고, 높은 탄성률과 낮은 열팽창 계수를 갖는 Al2O3등의 세라믹 혼성 기판과 같은 기판 재료의 선택에 있어 한계점을 갖게 한다. 심지어 세라믹 기판일 경우라도, 플립-칩 어셈블리는 소형 다이스를 사용해야만 하는 한계점을 갖는다.
지난 10 내지 15년 동안, 상기 플립-칩 어셈블리를 어떻게 더 큰 크기의 다이에 장치하고 또 어떻게 더 광범위하게 인쇄 회로 기판에 적용할 수 있는 가에 대한 관심사가 증대되어 왔다. 구체적으로, 오늘날 유기 화합물계 기판에 유용한 와이어링 밀도(wiring densities)의 증가로 인해, 세라믹 기판에 적합하게 사용할 수 있는 저가의 대체물이 제안되었다. 그러나, 유기 화합물의 비교적 높은 열팽창 계수는, 전술한 메커즘과 관련한 결점으로 인해 유기 화합물 기판상에 플립-칩 어셈블리의 활용을 저해하였다. 중요한 해결책은 미충만(underfill) 프로세스의 개발에 의해 이루어졌다. 상기 미충만 프로세스는, 칩 아래에 있는 솔더 볼들 사이의 빈 공간을 채우기 위해 고탄성의 경화성 접착제를 사용하기 때문에, 조인트내의 응력이 볼의 주위에 집중되는 것과 상반되게 상기 접착제에 의해 고루 분산되고, 또 전체 계면에 더욱 균등하게 분포된다. 이러한 "미충만" 접착제를 사용함으로써 플립-칩 기술을 더 광범위한 어셈블리에 적용할 수 있게 되었다.
현재의 관행에 따르면, 미충만 수지는 액체로서 도포되며, 그리고 리플로 어셈블리에 의해 빨아들일 수 있게 된다. 미충만 수지의 도포 및 경화를 위한 현재의 공정 절차는 전술한 바와 같은 전체 공정 수순에 추가되거나 독립적으로 행해진다. 이러한 리플로 및 플럭스 제거 단계 이후에, 접합된 어셈블리의 예비 건조, 접합된 조립체의 예비 가열(빨아들임을 보조하기 위함), 수지의 분배, 수지가 다이 아래로 빨려 들어가는 것, 재차 분배 및 그 이후의 경화 단계를 필요로 한다. 현재 이용 가능한 미충만 수지는 150℃에서 2시간 이내의 경화가 필요하다. 칩 아래에 공기가 포획되지 않고 또 양호한 피렛(fillet) 형상의 제공을 확실히 하기 위해, 추가의 분배 단계를 가끔 필요로 한다. 이러한 타입의 재료 특성 및 분배 프로세스에 있어 양호한 제어를 개발 및 유지하기는 매우 곤란하며, 그리고 어떤 결점에 의해 솔더 조인트의 신뢰성이 저하될 것이다.
최근, 미충만 수지를 도포하기 위한 또 다른 해결책으로는, 칩의 배치 단계 이전에 비경화된 액체 수지를 실제로 분배하는 것이 제안되었다. 이 해결책은, 리플로 오븐에서 접착제가 경화할 때, 약간의 플럭싱 작용(fluxing action)을 제공할 수 있는 특별한 접착제의 공식화를 이용한다. 수지가 칩의 배치 단계 이전에 보드에 존재하기 때문에, 칩을 아래로 향해 수지에 압박시켜 그 수지를 접촉 사이트로부터 이동시킬 필요가 있다. 이러한 해결책은 추가의 접착제 경화 단계를 생략할 수 있게 해주며, 또한 후속하는 분배 및 빨아들임 단계를 생략할 수 있게 해준다. 그러나, 이러한 해결책이 효과를 발휘하기 위해서는 미충만 수지가 반드시 미충만되어야 한다는 것을 알 수 있다. 미충만 수지에 충전제를 사용할 수 없는 점이 이러한 해결책의 실용화에 한계를 가져오게 된다. 예컨대, 미국 특허 제5,128,746호(Shi 등의 명의), 1997년 3월 3d 인터내셔널 심프. 온 에디브이. 팩키징 물질에서 발표한 저가의 플립-칩 응용을 위한 고성능 미충만제, 1997년 6월 환태평양 ASME 인터내셔널 인터소사어티 전자 광학 학회에서 가모타(Gamota) 등에 의해 발표한 어드벤스드 플립-칩 재료 : 리플로 가능한 미충만 시스템, 1997년 서패이스 마운틴 인터내셔널에서 존슨 등에 의해 발표한 플립-칩 어셈블리용 리플로 경화성 폴리머 플럭스를 참조 바란다.
미충만 접착제를 위한 화학물의 선택은 전술한 프로세스 및 성능 요구 조건에 의해 한정된다. 최상의 피로 한도 성능을 위해, 열적 사이클링의 온도 범위에 걸쳐 최고의 탄성률과 최저의 열팽창 계수를 지닌 물질을 선택하는 것이 양호하다. 즉, 폴리머의 경우, 170℃ 를 넘는 유리 전이 온도(Tg)를 의미한다. SiO2등의 무기성 충전제로 폴리머를 충전시킴으로써, 탄성률과 열팽창 계수는 실리콘의 것과 더 일치하게 된다. 그러나, 폴리머계에 있어서 섭씨 1℃ 당 30ppm 미만의 열팽창 계수를 얻기 위해, 통상 충전재를 50체적% 이상으로 충전시키는 것이 요구된다. 이러한 높은 충전율은 점성을 크게 증가시킨다. 적절한 균형을 얻기 위해, 가능한 낮은 점성을 갖는 에폭시 수지를 사용하는 것이 통상적이다. 고도로 충전되고 고온의 Tg 에서 경화된 이들 물질은, 경화시 깨지기 쉽고, IC 상의 폴리아미드 및 알루미늄 질화물 패시베이션 표면에 불량한 접착력을 갖게 된다. 따라서, 미충만 접착제계에 최대 활용은 프로세싱 요구 조건 및 성능 조건 사이의 적절한 절충에 있다. 이러한 물질의 한계를 극복 혹은 감소시킨 향상된 플립-칩 어셈블리의 프로세스 혹은 구조는 화학적 성질의 개선을 통해 플립-칩 어셈블리의 신뢰성을 크게 향상시킬 여지가 있다.
이러한 기술적 배경으로부터 알 수 있는 바와 같이, 세라믹 기판상에 IC 상호 접속의 신뢰성 있는 플립-칩 방법이, 이제 막 유기 화합물 기판에 적용하기 시작하였다. 이러한 기술과 관련하여 주요한 프로세싱 및 재료를 개발하려는 노력은, 설계자들의 강력한 요구에도 불구하고 성공하지 못하고 있다. 현재의 플립-칩 조립 공정은, 재료의 요구 조건들이 복잡하고 까다로운 때문에 너무 많은 단계를 필요로 하고, 또 비용이 많이 들고 신뢰성에 있어 한계에 도달하였다. 비용을 줄이고 미충만 접착제계가 요구되는, 단순화된 플립-칩 조립 공정에 있어서, 회로 어셈블리를 위해 플립-칩 어셈블리의 사용에 더욱 관심이 집중되고 있다.
본 발명은 일반적으로 전기 접속부를 형성하는 방법 및 그 장치에 관한 것이다. 보다 구체적으로 말하면, 본 발명은 집적 회로 칩들과 이들의 패키징 회로(packaging circuit) 사이에 z축 전기 접속부를 제조하기 위한 방법 및 장치에 관한 것이다.
도 1a 내지 도 1c는 회로 기판 접속용 IC 칩을 제조하기 위한 방법을 도시한 도면이며,
도 2a 및 도 2b는 도 1c의 제조된 IC 칩을 회로 기판에 접속하는 방법을 도시한 도면이고,
도 3a 및 도 3b는 도 1a 내지 도 1c의 방법에 따라 처리된 IC 칩의 현미경 사진으로, 도 3a는 마모 이전의 칩을 그리고 도 3b는 마모 이후의 칩을 각각 도시한 현미경 사진이며,
도 4a 내지 도 4c는 회로 기판 접속용 IC 칩을 제조하기 위한 변형된 방법을 도시한 도면이며,
도 5a 및 도 5b는 도 4a 내지 도 4c의 방법에 따라 처리된 IC 칩의 현미경 사진으로, 도 5a는 마모 이전의 칩을 그리고 도 5b는 마모 이후의 칩을 각각 도시한 현미경 사진이고,
도 6a는 회로 기판에 접속된 IC 칩을 단면을 나타내는 현미경 사진으로, IC 칩은 접속 이전에 마모 단계에 노출되어 있지 않은 상태를 도시한 현미경 사진이며,
도 6b는 회로 기판에 접속된 IC 칩을 단면을 나타내는 현미경 사진으로, IC 칩은 접속 이전에 마모 단계에 노출된 상태를 도시한 현미경 사진이고,
도 7a 및 도 7b는 전도성 테이프를 제조하는 방법을 도시한 도면이며,
도 8a 및 도 8b 는 도 7a 및 도 7b의 전도성 테이프를 사용하여 전기 접속부를 제조하는 방법을 도시한 도면이고,
도 9a 내지 도 9b는 웨이퍼 집적 회로상에 범프를 포획하는 위한 방법을 도시한 도면이다.
본 발명은 플립-칩 조립 공정을 간략화시킬 수 있는 신규의 방법을 제공하고, 또 조립 비용을 낮추고 상호 접속에 대한 신뢰성을 향상하기 위해 광범위의 재료를 사용할 수 있게 해준다.
본 발명의 일 태양은 집적 회로 칩을 회로 기판에 접속하기 위한 방법에 관한 것이다. 이 방법은 집적 회로 칩의 범프측에 접착제를 직접 도포하는 단계와, 범프를 노출시키기 위해 접착제의 일부를 제거하는 단계를 포함한다. 접착제의 일부는 접착제 도포 단계 이후에 제거될 수 있거나, 또는 도포 단계 중에 제거될 수 있다. 상기 방법은, 또한 범프가 집적 회로 칩과 회로 기판 사이에 전기 접속을 제공하도록 이미 접착제로 피복되어 있는 집적 회로 칩의 범프측을 회로 기판에 대해 압박하는 단계를 포함한다. 칩상에 미리 도포된 접착제는 집적 회로 칩과 회로 기판 사이에 접합부를 형성한다.
전술한 방법은 종래의 기술에 비해 다양한 장점을 제공한다. 예컨대, 기판을 고정하기 전에 IC의 범프측에 접착제를 도포함으로써, 범프를 더 용이하게 캡슐로 쌀 수 있고(encapsulation) 또 더 용이하게 점검을 행할 수 있다. 또한, 프로세스에서 윅(wick)을 사용하지 않기 때문에, 접착제 도포에 대한 점성의 요구 조건이 상당히 관대해지게 되고, 약 1,000 내지 약 30,000 푸아즈(poise)의 점성을 갖는 접착제를 사용하여 효과적인 캡슐 싸기를 행할 수 있다. 점성 한계를 없앰으로써 더 높은 충전제의 충전을 허용하게 되고, 또 다른 화학물 및 촉매계를 사용할 수 있게 된다. 이러한 여분의 공식화 정도는 개량된 접착제 물질의 특성을 통해 더 높은 신뢰성으로 조립을 행할 수 있는 가능성을 제공한다. 추가적으로, 전술한 방법은, 접합 프로세스에서 범프가 변형될 때 이 범프의 문지르기 작용에 기인하여 플럭스 없는 고정이 실현될 가능성을 부여한다.
본 발명의 다른 태양은 어셈블리용 집적 회로 칩을 제조하기 위한 방법에 관한 것이다. 이 방법은 복수개의 전도성 범프들이 구비되어 있는 범프측을 포함하는 웨이퍼를 제공하는 단계를 포함한다. 이 방법은 또한, 웨이퍼의 범프측에 접착제를 도포하는 단계와, 접착체가 도포되어 있는 웨이퍼를 개개의 집적 회로 칩으로 다이싱 처리하는 단계를 포함한다. 접착제가 웨이퍼 레벨에서 적층되기 때문에, 분배, 윅킹, 또는 대밍(damming) 처리가 요구되지 않는다. 추가적으로, 경화가 신속한 처리제를 사용함으로써 후속 경화 처리를 생략할 수 있다.
본 발명의 또 다른 태양은 집적 회로 칩에 관한 것이다. 이 집적 회로 칩은 복수개의 전도성 범프들이 구비되어 있는 범프측을 포함한다. 상기 칩은 또한, 범프측을 덮는 접착제층을 포함한다. 범프는 접착제에 의해 덮이지 않는 노출된 접촉 영역을 구비한다. 접착제층은 취급 중에 웨이퍼의 범프를 보호하여 생산성을 증대한다. 노출된 접촉 영역은 회로 기판과의 전기 접속이 더욱 용이해지도록 해준다.
본 발명의 또 다른 태양은 상부면과 하부면을 구비하는 접착제층을 포함하는 전도성 테이프에 관한 것이다. 이 테이프는 또한, 접착제층 내에 배치된 복수개의 전도성 입자를 포함한다. 입자의 적어도 하나 이상은 접착제층의 상부면에 있는 노출된 상부 접촉 영역과, 접착제층의 하부면에 있는 노출된 하부 접촉 영역을 구비한다.
본 발명의 또 다른 태양은 제1 전기 부품과 제2 전기 부품 사이에 전기 접속을 제공하기 위한 방법에 관한 것이다. 이 방법은 상부면과 하부면을 구비하는 접착제층과, 접착제층 내에 배치된 복수개의 전도성 입자를 구비하는 전도성 테이프를 제공하는 단계를 포함한다. 각각의 입자는 접착제층의 두께를 가로질러 연장하며, 접착제층의 상부면에 있는 노출된 상부 접촉 영역과, 접착제층의 하부면에 있는 노출된 하부 접촉 영역을 포함한다. 상기 방법은 또한, 전도성 테이프를 제1 전기 부품과 제2 전기 부품 사이에서 압박시키는 단계를 포함한다.
본 발명의 또 다른 태양은 전도성 테이프를 제조하는 방법에 관한 것이다. 이 방법은 복수개의 전도성 입자에 접착제를 도포하는 단계와, 전도성 입자의 노출된 접촉 영역이 생성되도록 전도성 입자를 과피복하고 있는 접착제의 일부를 제거하는 단계를 포함한다.
본 발명의 또 다른 장점들은 본 발명의 여러 실시예들의 설명과, 첨부 도면을 참조한 설명에 의해 더욱 분명해질 것이다. 본 발명의 장점은 특허청구의 범위에 기재된 구성 요소들 및 이들의 조합에 의해 달성될 것이다. 전술한 일반적인 개요 및 후술하는 상세한 설명은 단지 예시를 위한 것이며, 그 한정 범위는 특허청구의 범위에 기재되어 있다.
본 발명은 첨부 도면을 참조하여 본 발명의 양호한 실시예를 통해 상세히 설명될 것이다. 동일한 도면 부호는 가능한 한 동일한 구성 요소 혹은 부품을 나타내기 위해 사용하였다.
본 발명은 미충만 접착제 수지를 IC 칩에 도포하기 위한 새로운 형태의 수단을 제공한다. 이 경우, 미충만 수지는, IC 칩을 인쇄 회로 기판(PCB) 등의 상호 접속 기판에 접합하기 전에 IC 칩의 범프측, 양호하게는 웨이퍼 레벨에 도포된다. 상기 수지의 도포는 필름 재료의 적층 등과 같은 방법 혹은 액체 코팅법에 의해 행해질 수 있다. 숨겨진 표면을 덮기 위해 윅킹(wicking)에 의존하는 종래의 미충만 방법과는 대조적으로, 본 발명은 수지가 직접 IC 칩의 노출된 전체의 면(표면)상에 피복되도록 해준다. 그 결과, 통상적인 미충만과 관련되는 불충분한 충전 혹은 공기의 갇힘에 따른 문제가 없어진다. 본 발명에 따르면, 미충만 수지의 적용 범위 및 두께는 균일성을 갖도록 조절할 수 있다. 윅-언더 프로세스(wick-under process)가 생략되기 때문에, 비경화 수지의 유동학적 요구 조건은 관대해지게 된다. 이는, 결국 대체 화학물의 사용을 허용하며, 또 경화 후 더욱 양호한 기계적 특성을 확보하기 위해 충전재를 더 많이 부여할 수 있게 해준다.
칩이 접착제 수제에 피복된 후, 혹은 피복 처리 중에, 접착제 수지의 일부는 제거되어 솔더 범프의 상부에 노출된다. 예컨대, 기계적 처리는, 미리 도포된 접착제를 그 범프의 상부로부터 제거하기 위해 사용될 수 있다. 대표적인 처리법은 접착제를 연마재로 문지르거나, 칼날로 접착제를 긁어내거나, 혹은 접착제를 얇은 균열에 압박하거나, 그렇지 않으면 접착제 재료를 범프의 상부로부터 이동시키는 처리를 포함한다. 이러한 접착제 제거 단계는, 리플로 단계 이전에 솔더 범프와 상호 접속 기판 사이에 양호한 금속 대 금속 접촉이 달성되기 때문에 매우 중요하며, 범프의 상부면은 적어도 부분적으로 노출되는 것이 바람직하다. 접착제 제거 및 범프 노출 단계는 또한 초기 리플로 중에 형성된 범프로부터 산화 필름을 제거하는 기능을 한다. 범프 노출 조작이 완료된 직후, 필름 혹은 다른 형태의 보호성 커버를 웨이퍼/칩에 도포하여 접착제 및 노출된 범프를 보호할 수 있다.
보호 필름 혹은 커버를 침에 도포한 후, 칩을 형성하는 웨이퍼를 복수개의 분리형 칩으로 다이싱(dicing) 처리한다. 웨이퍼 다이싱 처리 및 보호 필름의 제거에 후속하여, 선택된 IC 칩을 열 및 압력으로 상호 접속 기판에 배치 및 예비 고정을 행할 수 있다. 이러한 예비 고정 단계 중에, 칩의 솔더 범프는 약간 변형시켜 IC 칩과 상호 접속 기판 사이의 양호한 금속 대 금속 접촉과 기판으로의 접착제의 양호한 흡수 모두를 확보하게 된다. 특히, 범프 변형은 기판으로부터 IC 칩의 고립을 조정하며, 접착제가 기판 표면에 접촉하여 완전히 흡수되도록 허용하여 칩 아래의 공동을 완전히 충전시킨다. 추가적으로, 범프의 붕괴는, 솔더 범프 상의 표면 산화물의 균열과, 그리고 양호한 금속학적 접합을 형성하는 기판 패들을 가로질러 번져 있는 노출 플레쉬 솔더의 개방을 유발한다.
수지 피복 IC 칩이 상호 접속 기판에 접합될 때, 미리 도포된 접착제는, 칩과 기판 사이의 기계적 접합을 형성 및 유지하여 솔더 조인트의 응력을 상당히 감소시킨다. 적용례에 따라, 솔더 조인트는 플럭스 없이 형성될 수 있고, 또 여전히 신뢰성 있는 상호 접속을 형성할 수 있다. 이 경우, 접착제는 플럭스 페이스트 대신 리플로 전에 IC 칩을 보드에 고정하는 역할을 한다. 솔더 리플로 프로세스는 또한 미충만 수지를 부분적으로 혹은 완전히 경화시키는 역할을 할 수 있어 추가의 포스트 경화의 필요성을 없앨 수 있다.
도 1a 내지 도 1c에는 회로 기판에 전기 접속을 위한 IC 칩을 제조하는 본 발명에 따른 양호한 프로세스가 도시되어 있다. 도 1a는, 솔더 범프 등의 복수개의 전도성 범프(24)가 배치되어 있는 패시베이션(passivation) 표면(22)을 구비하는 IC 칩(20) 또는 웨이퍼를 도시한다. 상기 범프(24)는 다양한 공지의 전도성 재료로 제조될 수 있다. 대표적인 재료로는 용융 가능한 고체 금속, 금, 전도성 슬러리, 전도성 폴리머, 무전해 니켈 및 무전해 금을 포함한다.
범프(24)는 양호하게 칩(20)의 입력/출력 패드상에 적층되어 있으며, 칩(20)의 패시베이션 표면(22)으로부터 외측으로 돌출한다. 칩(20)의 범프측은 접착제 필름 혹은 접착제 용액 등의 접착제 재료(26) 층으로 피복되어 있다. 접착제는 다양한 공지의 방법에 따라 칩의 범프측에 증착 혹은 도포될 수 있다. 예컨대, 접착제는 핫 멜트(hot melt)로서 피복되거나, 용액으로부터 피복되거나, 또는 라미네이션 프로세스에서 필름으로서 접합될 수 있다.
접착제 물질(26)은 범프(24) 둘레의 용적을 충전시키며 범프의 조립 이전의 취급시 그 범프를 보호한다. 도 1a에 도시된 바와 같이, 접착제 물질(20)은 범프(24)의 높이 미만의 두께를 갖는다. 그 결과, 접착제(26)의 노출면은 범프(24)와 일치하는 복수개의 접착제 돌출부(28)를 구비한다. 이 돌출부(28)는 범프(28)를 덮고, 범프(4)들 사이에 배치된 실질적으로 평탄한 접착제의 주요면(30)으로부터 외측으로 돌출한다. 만약 접착제가 액체로서 도포될 경우, 이 액체는 양호하게는 b-스테이지로 경화 혹은 건조되어 접착제 필름을 형성한다.
기판과의 양호한 전기 접속을 확보하기 위해, 범프(24)를 덮고 있는 접착제 돌출부(28)를 최소한 부분적으로 제거하는 것이 바람직하다. 도 1b에 도시된 바와 같이, 연마 프로세스에 의해 범프(24)의 상부에 배치된 접착제 물질을 제거하여 패키지 기판과의 양호한 전기 접속을 위해 전도성 범프(24)를 노출시킨다. 상기 연마 프로세스에 있어서, 사포, 마이크로 연마제, 미국 미네소타주 세인트 폴 소재의 3M에서 상표면 Scotch Bright 로 시판하는 연마제 패드, 헝겊, 스크래핑 블레이드 혹은 코팅 나이프는, 범프(24)가 전기 접속부에 노출되도록 범프(24)를 덮고 있는 접착제 돌출부(28)와 접촉된다. 상기 돌출부는 칩(20)상에서 접착제의 평균 높이 보다 높이 돌출하기 때문에, 이 돌출부는 압박 초점이 되어 최대 마모 혹은 절삭된다. 도 1c는 범프가 연마를 통해 노출된 후의 칩(20)을 도시한다. 일단 범프가 노출되면, 필름, 테이프 혹은 다른 타입의 보호 커버가 칩(20)에 도포되어 접착제(26) 및 노출된 범프(24)를 보호할 수 있게 된다.
전도성 범프(24)를 노출시키기 위해 다양한 방법을 사용할 수 있다. 만약 접착제가 액체로서 도포되어 있을 경우, 코팅 프로세스 중에 접착제를 범프로부터 제거하기 위해 스크레이퍼 혹은 나이프 엣지를 사용할 수 있다. 예컨대, 나이프는 접착제를 퍼지게 하고 이와 동시에 범프(24) 위에서 접착제의 일부를 제거하기 위해 사용할 수 있다. 변형례로서, 범프(24)는 액체 접착제가 경화된 후 마모를 통해 노출될 수 있다. 더욱이, 접착제는 필름의 일부를 연마 프로세스에 의해 제거함으로써 필름 형태로 도포될 수 있다.
도 1c에 도시된 바와 같이, 각각의 범프(24)는 접착제층(26)을 완전히 가로질러 연장한다. 이러한 방법으로, 연마된 각각의 범프(24)의 높이는 접착제층(26)의 적어도 일부의 두께와 대략 동일하거나 더 높다. 추가적으로, 범프(24)의 노출된 영역(36)은 접착제의 주요면(30)에 대해 약간 상승되어 있다.
도 2a 및 도 2b에는 패키징 회로 등의 회로 기판(34)에 완성된 칩(20)을 전기적으로 접속하기 위한 방법이 도시되어 있다. 칩(20)을 회로 기판(34)에 접속하기 위해, 범프(24)의 노출 영역(36)은 회로 기판(34)의 회로 패드(38)에 정렬되어 있다. 그 다음, 칩(20)은 충분한 힘으로 회로 기판(34)에 반해 압착되어 범프(24)와 회로 패드(38) 사이에 전기 접촉을 발생시키고, 그리고 접착제(26)가 범프(24)와 회로 기판(34) 둘레에 흡착 및 충전되도록 한다.
접합 프로세스 중에 범프(24)의 변형이 일어나도록 하는 것이 바람직하다. 범프(24)를 변형시킴으로써, 칩(20)과 기판(34) 사이의 고립을 감소시키고, 또 접착제(26)가 기판에 완전히 흡수되고 에워싸게 되어 포획된 공기를 방출하는 회로 토포그래피(topography)를 이루게 된다. 접착제(26)는 접합 프로세스 중에 경화되거나 혹은 나중에 독립적으로 후면 경화가 있게 된다. 일단 경화되면, 접착제(26)는 IC 칩(20)과 기판(34) 사이에 기계적 접합을 제공하게 되고, 솔더 조인트에서 응력을 재분배시켜 그 조인트를 외부의 환경으로부터 보호하도록 에워싸게 된다.
본 발명의 전술한 태양을 예시하는 실시예에 따르면, 플립칩 테크놀로지 (Flipchip Technology)에서 제조한 IC 칩을 사용하였다. 4밀 직경을 갖는 솔더 범프를 칩 주위에 배치하였다. 듀퐁(DuPont)에서 제조한 상표명 Pyralux LF 접착제가 범프를 코팅에 사용하였다. 구체적으로, 고온 플레이트에서 100℃로 가열하여 칩에 접착제를 압착시킴으로써 3밀 두께의 접착제층을 칩의 범프측 표면상에 배치하였다. 도 3a는 접착제로 도포된 후 칩의 현미경 사진을 도시하고 있다. 4밀 높이의 범프는 접착제 두께 보다 더 높기 때문에, 칩 표면 상에서 접착제의 주요면 위로 상당히 돌출한 범프들이 존재하게 된다. 3M 코포레이션에서 제작한 임페리얼 랩핑 필름 마이크로 연마제를 사용하여 접착제를 범프의 상부로부터 제거하여 범프를 노출시켰다. 도 3b는 범프가 연마에 의해 노출된 후의 칩을 나타내는 현미경 사진이다. 연마된 부분을 조사하면, 가공 처리된 부분에 있는 전도성 물질에는 연마된 흔적이 발견되지 않았다. 연마된 접착제 및 범프 물질은 명백하게 접착제 필름에 의해 쓸려가 버렸다.
도 4a 내지 도 4c에는 본 발명의 원리에 따라 회로 기판에 접속하기 위한 IC 칩을 제조하는 다른 프로세스가 도시되어 있다. 도 4a 내지 도 4c에 도시된 프로세스는 도 1a 내지 도 1c에 도시된 프로세스와 유사하다는 것을 알 수 있다. 예컨대, 도 4a는 칩(120)의 패시베이션 표면(122) 상에 증착된 복수개의 전도성 범프(124)를 구비한 IC 칩(120)을 도시하고 있다. 이 칩(120)의 범프측은 범프(124)의 높이와 동일하거나 더 큰 두께를 갖는 접착제 물질(126)의 층으로 피복되어 있다. 상기 접착제 물질(126)은 범프(124)를 덮고 패시베이션 표면(122)과 실질적으로 평행한 노출된 주요면(130)을 구비한다.
도 4b에 도시된 바와 같이, 절단 혹은 연마 프로세스는 범프(124)의 상부에 있는 접착제 물질을 제거하여 패키징 기판과의 더 양호한 전기 접속을 위해 전도성 범프(124)를 노출시키도록 적용된다. 상기 연마 프로세스에 있어서, 연마제 물질(132)은 범프(124)가 전기 전도를 위해 노출되도록 접착제(126)의 전체 주요면(130)에 윤을 내기 위해 사용된다. 도 4c에는 연마에 의해 범ㅍ가 노출된 후의 칩(120)이 도시되어 있다. 일단 범프가 노출되면, 필름, 테이프 혹은 다른 형태의 보호성 커버가 접착제(126)와 노출된 범프(124)를 보호하기 위해 칩(120)에 도포될 수 있다.
도 4c에 도시된 바와 같이, 각각의 범프(124)는 접착제층(126)의 두께를 완전히 가로질러 연장한다. 이러한 방법으로, 각각의 연마된 범프(124)의 높이는 접착제층(126)의 적어도 일부의 두께와 대략 동일하다. 추가적으로, 범프(24)의 노출된 영역(36)은 접착제의 주요면(30)에 대해 실질적으로 평행하다. 칩(120)은 도 2a 및 도 2b와 관련하여 전술한 방법과 실질적으로 동일하게 회로 기판에 접속될 수 있다는 것을 알 수 있다.
도 5a에는 도 4a의 칩(120)과 동일한 방법으로 접착제로 피복되어 있는 범프를 구비하는 칩의 일실시예의 현미경 사진이 나타나 있다. 또한, 도 5b에는 접착제의 일부를 연마하여 전도성 범프를 노출시킨 상태에서 도 5a의 칩의 현미경 사진이 나타나 있다.
전술한 실시예에 따르면, 만약 접착제 코팅물이 접합 동안 저유동 특성을 가질 경우, 비광택 처리된 범프는 접착제를 통해 밀려 접합 패드와 접촉할 수 있다. 도 6a는 듀퐁에서 제작한 비유동 접착제인 Pyralux 를 사용하여 FR4 보드에 접합된 비연마 칩 이미지의 단면을 도시하고 있다. 단면 사진은, 접착제가 두꺼워 범프를 덮고 있기 때문에 범프가 기판에 접촉되어 있는 않은 상태를 나타낸다. 도 6b는 Pyralux 를 사용하여 FR4 보드에 접합된 광택/연마 칩 이미지의 단면을 도시하고 있다. 도 6a의 것과 대조적으로, 도 6b의 단면 사진은 범프 상부로부터 추가의 접착제를 제거하기 위해 광택 처리가 사용되기 때문에 범프가 기판에 접촉되어 있는 상태를 나타낸다.
만약 접착제 코팅물이 상당히 유동할 경우, 범프는 접합 중에 접착제를 매개로 어느 정도 밀리게 될 것이다. 그러나, 접착제(126)는 범프 아래에 갇힐 수 있어 양호한 금속학적 접합 형성을 방지하게 된다. 그 결과, 심지어 고유동의 접착제가 사용될 때라도, 접착제를 연마하는 것이 통상적으로 바람직하다.
도 7a 내지 도 7d는 z-축 전도성 테이프의 제조 방법과 관련되는 본 발명의 또 다른 태양을 도시하고 있다. 이 방법은 전도성 입자(210) 배열을 제공하는 단계를 포함한다. 이 입자의 대표적인 크기 분포는 20-75 마이크로미터이다. 상기 방법은 또한 도 7a에 도시된 바와 같이 입자(210)를 접착제(214) 층으로 피복하는 단계를 포함한다. 접착제(214)는 다양한 방법에 따라 입자(210)에 도포될 수 있다. 예컨대, 접착제는 핫 멜트로서 피복되거나, 용액으로부터 피복되거나, 입자(210) 상에 필름으로서 압착되거나, 또는 라미네이션 프로세스에서 필름으로서 접합될 수 있다.
추가적으로, 상기 입자들은 접착제 현탁액에 혼합될 수 있으며, 이 혼합된 현탁액은 번져 복수개의 피복된 입자들이 함유될 접착제의 층 혹은 필름을 형성하게 된다.
접착제(214)는 입자(210)의 크기 보다 더 작은 기본 두께(t)를 지닌다. 따라서, 이 접착제(214)는 입자(210)와 일치하는 복수개의 융기부 혹은 상부 돌출부(218)가 있는 상부 표면(216)을 포함한다. 또한, 접착제(214)는 입자(210)와 일치하는 복수개의 바닥 융기부 혹은 돌출부(219)가 있는 바닥 표면(217)을 포함한다. 물론, 본 발명의 변형례에 따르면, 접착제는 입자의 크기와 동등하거나 더 큰 주요 두께를 지닐 수 있다. 이러한 변형예의 접착제는 실질적으로 평탄한 상부 및 하부 표면을 형성하는 것이 바람직하다.
접착제(214)를 입자(210)에 도포한 후, 상부 돌출부(218)의 최소한 일부는 입자(210)의 상부 접촉 영역(220)이 노출되도록 제거된다. 이와 유사하게, 바닥 돌출부(219)의 최소한 일부는 입자(210)의 바닥 접촉 영역(224)이 노출되도록 제거된다. 입자(210)는 접착제(214)의 상부 표면(216) 및 바닥 표면(217)을 연마제 물질로 광택 혹은 윤내기 하는 등의 방법에 의해 노출될 수 있다.
본 발명의 일실시예에 따르면, 입자(210)는, 접착제가 입자(210)에 도포되는 중에 릴리스 라이너(도시 생략) 상에 초기에 지지될 수 있다. 상기 실시예에서, 입자(210)가 접착제(214)로 피복되고 상부 접촉 영역(220)이 연마 등에 의한 기술에 의해 노출된 후, 라이너는 접착제(214)의 후면 혹은 바닥면(217)으로부터 제거되어 그 접착제의 바닥면(217)이 가공되도록 해준다.
도 7b는 상부 및 하부 접촉 영역(220, 224)이 노출된 후의 상태에 있는 접착제(214)를 도시하고 있다. 도 7b에 도시된 제품은 z축 전기 접속부를 제공하기에 적합한 전도성 테이프 스트립(226)을 포함한다. 이 테이프(226)의 입자(210)는 접착제(214)의 두께와 실질적으로 동일하거나 더 큰 크기를 갖는다. 그 결과, 각각의 입자(210)는 접착제(214)의 두께를 완전히 가로질러 연장한다. 보호 필름 혹은 커버는, 테이프(226)가 전기 접속부를 제공하기 위해 실제 사용될 때까지 노출된 상부 및 바닥 접촉 영역(220, 224)을 보호하기 위해 사용될 수 있다.
도 8a 및 도 8b는 전도성 테이프(226)를 사용하는 제1 및 제2 전기 부품(228, 230) 사이에 z축 접속부를 제공하는 방법을 도시하고 있다. 도 8a에 도시된 바와 같이, 전도성 테이프(226)는 전기 부품(228, 230)의 회로 패드(232)들 사이에 배치되어 있다. 도 8b에 도시된 바와 같이, 테이프(226)는 입자(210)와 회로 패드(232) 사이의 전기 접촉을 발생하기 충분한 힘으로 전기 부품(228, 230) 사이를 압박한다. 테이프(226)가 압박되는 동안, 이 테이프(226)는 또한 접착제(214)가 입자 둘레에 흡수 및 충전되어 전기 부품(228, 230) 사이의 접합부를 형성하도록 가열된다. 접착제는 상기 접합 프로세스 중에 경화되거나 또는 나중에 독자적으로 후면 경화가 될 수 있다.
도 9a 내지 도 9d에는 본 발명의 양호한 실시예에 따라 집적 회로 칩을 제조하는 방법이 도시되어 있다. 도 9a는, 복수개의 전도성 범프(324)가 배치되어 있는 패시베이션 표면(322)을 구비하는 웨이퍼를 도시한다. 보호 백킹(328)을 구비하는 접착제 필름(326)은 패시베이션 표면(322)에 인접하게 배치된다.
도 9b에는 웨이퍼(320)의 패시베이션 표면(322)에 반발하게 압박되어 있는 접착제 필름(326)이 도시되어 있다. 이 접착제 필름(326)이 웨이퍼(320)에 반해 압박될 때, 접착제(326)는 범프(324) 둘레의 공극을 채우도록 그 범프(324)를 덮고 변형된다. 또한, 접착제 필름(236)은 웨이퍼(320)의 패시베이션 표면(322)과 접합된다.
그 다음, 도 9c에 도시된 바와 같이, 접착제로 예비 피복된 웨이퍼(320)는 분리형 집적 회로(330)로 다이싱 가공 혹은 분할된다. 최종적으로 도 9d에 도시된 바와 같이, 백킹층(328)은, 접착제층(326)이 노출되도록 집적 회로(330)로부터 제거된다. 백킹(328)이 제거됨으로써, 집적 회로는 기판에 접속될 준비가 된다.
웨이퍼에 접착제를 도포하기 위해 다른 방법을 사용할 수 있다는 것을 알 수 있다. 예컨대, 접착제는 핫 멜트로 피복되거나 혹은 용액으로부터 피복될 수 있다. 추가적으로, 전술한 방법은 또한 전술한 바와 같이 노출된 접촉 영역을 발생하도록 범프로부터 접착제의 일부를 제거하는 단계를 포함할 수 있다.
이상의 설명에 따르면, 본 발명의 영역에서 벗어나지 않는 범위 내에서 사용되는 구성 물질의 수정 및 변형, 그리고 구성 요소의 형상, 크기 및 배치를 변형할 수 있다는 것을 알 수 있다. 또한, 당업자들은 본 발명의 범위와 정신 내에서 여러 가지의 변형 및 수정이 가능하다는 것을 이해하여야 한다.

Claims (20)

  1. 복수개의 전도성 범프들이 구비되어 있는 범프측을 포함하는 집적 회로 칩을 회로 기판에 접속하는 방법으로,
    상기 집적 회로 칩의 상기 범프측에 접착제를 직접 도포하는 단계와,
    전도성 범프의 접촉 영역을 노출시키기 위해 접착제의 일부를 제거하는 단계와, 그리고
    상기 범프가 집적 회로 칩과 회로 기판 사이에 전기 접속을 제공하도록, 그리고 상기 접착제가 집적 회로 칩과 회로 기판 사이에 접합부를 형성하도록 상기 집적 회로 칩의 상기 범프측을 회로 기판에 대해 압박하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 핫 멜트로서 접착제의 피복법, 용액으로부터 접착제의 피복법, 라미네이션 프로세스에서 필름으로서의 접합법 및 집적 회로 칩의 범프측상에 필름으로서 접착제의 압박법으로 이루어진 그룹에서 선택된 기법에 의해 상기 접착제를 상기 집적 회로에 도포하는 것을 특징으로 하는 방법.
  3. 집적 회로 칩을 제조하기 위한 방법으로,
    복수개의 전도성 범프들이 구비되어 있는 범프측을 포함하는 웨이퍼를 제공하는 단계와,
    상기 웨이퍼의 범프측에 접착제를 도포하는 단계와,
    접착체가 도포되어 있는 상기 웨이퍼를 개개의 집적 회로 칩으로 다이싱 처리하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 핫 멜트로서 접착제의 피복법, 용액으로부터 접착제의 피복법, 라미네이션 프로세스에서 필름으로서의 접합법 및 웨이퍼의 범프측상에 필름으로서 접착제의 압박법으로 이루어진 그룹에서 선택된 기법에 의해 상기 접착제를 상기 웨이퍼에 도포하는 것을 특징으로 하는 방법.
  5. 제3항에 있어서, 상기 접착제는 상기 웨이퍼의 범프측에 도포되고, 상기 전도성 범프는 접착제로 과피복되는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 웨이퍼를 다이싱 처리하기 이전에 전도성 범프의 접촉 영역을 노출시키도록 상기 접착제의 과피복된 부분을 제거하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 접착제의 과피복된 부분을 제거한 후, 전도성 범프의 노출된 접촉 영역을 접착제의 노출된 주요면과 실질적으로 동일한 높이로 하는 것을 특징으로 하는 방법.
  8. 제6항에 있어서, 상기 접착제의 과피복된 부분을 제거한 후, 그리고 웨이퍼를 다이싱 처리하기 전에, 보호 커버가 상기 접착제 및 상기 노출된 접촉 영역 위로 배치되는 것을 특징으로 하는 방법.
  9. 집적 회로 칩으로서,
    복수개의 전도성 범프들이 배치된 패시베이션 표면을 구비하는 범프측과, 그리고
    회로 기판의 상기 범프측을 덮는 접착제층을 포함하며, 상기 접착제는 상기 패시베이션 표면과 실질적으로 평행한 주요면을 구비하며, 상기 전도성 범프는 접착제에 의해 덮히지 않는 노출된 접촉 영역을 구비하는 것을 특징으로 하는 집적 회로 칩.
  10. 제9항에 있어서, 상기 전도성 범프는 접착제의 두께와 대략 동일하거나 더 큰 높이를 갖는 것을 특징으로 하는 집적 회로 칩.
  11. 제9항에 있어서, 상기 전도성 범프의 노출된 접촉 영역은 상기 접착제의 주요면과 실질적으로 동일한 높이인 것을 특징으로 하는 집적 회로 칩.
  12. 제9항에 있어서, 상기 전도성 범프의 노출된 접촉 영역과 상기 접착제의 주요면 사이에 고립 부분이 존재하도록 상기 전도성 범프의 일부가 접착제의 주요면으로부터 외측으로 돌출하는 것을 특징으로 하는 집적 회로 칩.
  13. 전도성 테이프로,
    상부면과 하부면을 구비하는 접착제층과,
    상기 접착제층 내에 배치된 복수개의 전도성 입자를 포함하며, 상기 입자의 하나 이상은 상기 접착제층의 상부면에 있는 노출된 상부 접촉 영역과, 상기 접착제층의 하부면에 있는 노출된 하부 접촉 영역을 구비하는 것을 특징으로 하는 전도성 테이프.
  14. 제13항에 있어서, 상기 입자의 하나 이상의 상부 접촉 영역은 상기 접착제층의 상부면과 실질적으로 동일한 높이인 것을 특징으로 하는 전도성 테이프.
  15. 제14항에 있어서, 상기 입자의 하나 이상의 하부 접촉 영역은 상기 접착제층의 하부면과 실질적으로 동일한 높이인 것을 특징으로 하는 전도성 테이프.
  16. 제1 전기 부품과 제2 전기 부품 사이에 전기 접속부를 제공하기 위한 방법으로,
    상부면과 하부면을 구비하는 접착제층과, 상기 접착제층 내에 배치된 복수개의 전도성 입자를 포함하며, 상기 접착제층의 두께를 가로질러 연장하며, 상기 접착제층의 상부면에 있는 노출된 상부 접촉 영역과, 상기 접착제층의 하부면에 있는 노출된 하부 접촉 영역을 구비하는 전도성 테이프를 제공하는 단계와, 그리고
    상기 전도성 테이프를 상기 제1 전기 부품과 상기 제2 전기 부품 사이에서 압박시키는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 전도성 테이프가 제1 및 제2 전기 부품 사이에서 압박되는 동안이나 혹은 전도성 테이프가 젭 및 제2 전도 부품 사이에서 압박된 후에 상기 전도성 테이프를 가열하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  18. 전도성 테이프를 제조하는 방법으로,
    전도성 입자를 함유하는 접착제를 제공하는 단계와,
    상기 전도성 입자의 노출된 접촉 영역이 생성되도록 전도성 입자를 과피복하는 접착제의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 상기 전도성 입자를 과피복하는 접착제의 일부는 연마에 의해 제거되는 것을 특징으로 하는 방법.
  20. 제18항에 있어서, 상기 제거 단계 이전에, 상기 전도성 입자는 접착제의 두께 보다 더 큰 것을 특징으로 하는 방법.
KR1020007006121A 1997-12-08 1998-05-04 Ｚ축 전기적 접속을 형성하기 위한 방법 및 장치 KR100559914B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8/986,661 1997-12-08
US08/986,661 1997-12-08
US08/986,661 US6260264B1 (en) 1997-12-08 1997-12-08 Methods for making z-axis electrical connections
PCT/US1998/009107 WO1999030362A1 (en) 1997-12-08 1998-05-04 Method and apparatuses for making z-axis electrical connections

Publications (2)

Publication Number Publication Date
KR20010032804A true KR20010032804A (ko) 2001-04-25
KR100559914B1 KR100559914B1 (ko) 2006-03-13

Family

ID=25532637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007006121A KR100559914B1 (ko) 1997-12-08 1998-05-04 Ｚ축 전기적 접속을 형성하기 위한 방법 및 장치

Country Status (6)

Country Link
US (2) US6260264B1 (ko)
EP (1) EP1038313A1 (ko)
JP (1) JP2001526464A (ko)
KR (1) KR100559914B1 (ko)
AU (1) AU7472098A (ko)
WO (1) WO1999030362A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066248A (ko) * 2017-12-05 2019-06-13 윤주영 케이블 보호 커버 및 케이블 보호 커버 제조방법

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6543129B2 (en) * 1995-11-03 2003-04-08 Teka Interconnections Systems, Inc. Solder-bearing contacts and method of manufacture thereof and use in a solder ball grid array connector
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6110760A (en) * 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
KR100298829B1 (ko) 1999-07-21 2001-11-01 윤종용 칩 사이즈 패키지의 솔더 접합 구조 및 방법
US6492738B2 (en) 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
US6952078B1 (en) 1999-12-17 2005-10-04 Osram Opto Semiconductord Gmbh Encapsulation for organic LED device
JP2003517182A (ja) * 1999-12-17 2003-05-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機ｌｅｄデバイスのカプセル封じ
US7394153B2 (en) * 1999-12-17 2008-07-01 Osram Opto Semiconductors Gmbh Encapsulation of electronic devices
FR2803435A1 (fr) * 1999-12-30 2001-07-06 Schlumberger Systems & Service Procede de montage en flip-chip de circuits integres sur des circuits electriques
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
US7054161B1 (en) * 2000-04-19 2006-05-30 James Stephen L Slotted adhesive for die-attach in BOC and LOC packages
KR100801945B1 (ko) * 2000-10-17 2008-02-12 쓰리엠 이노베이티브 프로퍼티즈 캄파니 플립칩 접착을 위한 선-언더필드된 땜납 범프형 웨이퍼의 용매를 이용한 연마
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
EP1393368A2 (en) * 2001-05-17 2004-03-03 Koninklijke Philips Electronics N.V. Product comprising a substrate and a chip attached to the substrate
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
TW502422B (en) * 2001-06-07 2002-09-11 Ultra Tera Corp Method for encapsulating thin flip-chip-type semiconductor device
JP4778667B2 (ja) * 2001-06-29 2011-09-21 富士通株式会社 アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
DE10145826C1 (de) * 2001-09-13 2003-01-23 Siemens Ag Verfahren zum Verbinden eines Bauelements mit einem Substrat und zur Durchführung dieses Verfahrens geeigneter Vorratsbehälter und geeignetes Handhabungsgerät
US6691407B2 (en) * 2001-12-13 2004-02-17 Intel Corporation Methods for retaining assembled components
US20030132513A1 (en) * 2002-01-11 2003-07-17 Motorola, Inc. Semiconductor package device and method
US6802446B2 (en) * 2002-02-01 2004-10-12 Delphi Technologies, Inc. Conductive adhesive material with metallurgically-bonded conductive particles
US6854633B1 (en) 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
US6933221B1 (en) 2002-06-24 2005-08-23 Micron Technology, Inc. Method for underfilling semiconductor components using no flow underfill
US7358618B2 (en) * 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US6969914B2 (en) * 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP4529388B2 (ja) * 2003-07-18 2010-08-25 カシオ計算機株式会社 半導体装置の製造方法
US20050129977A1 (en) * 2003-12-12 2005-06-16 General Electric Company Method and apparatus for forming patterned coated films
JP4130668B2 (ja) * 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
JP2006128567A (ja) * 2004-11-01 2006-05-18 Three M Innovative Properties Co 半導体パッケージのプリント配線板への接続方法
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US7518384B2 (en) * 2005-01-31 2009-04-14 Agilent Technologies, Inc. Method and apparatus for manufacturing and probing test probe access structures on vias
JP4123251B2 (ja) * 2005-07-07 2008-07-23 セイコーエプソン株式会社 半導体装置製造用基板、半導体装置の製造方法
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US9111950B2 (en) 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
US20080164300A1 (en) * 2007-01-08 2008-07-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder balls having roughened surfaces, method of making electrical assembly including said circuitized substrate, and method of making multiple circuitized substrate assembly
JPWO2009107357A1 (ja) * 2008-02-29 2011-06-30 住友ベークライト株式会社 半田の接続方法、電子機器およびその製造方法
US20090241329A1 (en) * 2008-03-28 2009-10-01 Utac Thai Limited Side rail remover
JP5064288B2 (ja) * 2008-04-15 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
JP5788130B2 (ja) * 2008-12-26 2015-09-30 日本発條株式会社 導電性樹脂フィルム及びその製造方法
US8507804B2 (en) * 2010-02-22 2013-08-13 Tyco Electronics Corporation Electrical connector with solder columns
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8642461B2 (en) * 2010-08-09 2014-02-04 Maxim Integrated Products, Inc. Side wettable plating for semiconductor chip package
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
EP2671249A4 (en) * 2011-02-01 2015-10-07 Henkel IP & Holding GmbH FILLING FILM APPLIED TO A PRE-CUTTING WAFER
EP2671248A4 (en) 2011-02-01 2015-10-07 Henkel Corp ON A PRECUTED WAFER APPLIED FILM ON A DICING TAPE
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
JP2012044214A (ja) * 2011-10-28 2012-03-01 Sony Chemical & Information Device Corp 接続装置、及び接続構造体の製造方法
JP2013106032A (ja) * 2011-11-14 2013-05-30 Sda Co Ltd クリアランス・フィリング・ｐｃｂ及びその製造方法
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
JP6021386B2 (ja) * 2012-03-30 2016-11-09 オリンパス株式会社 配線基板の製造方法、並びに半導体装置の製造方法
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
KR20140036533A (ko) * 2012-09-17 2014-03-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US20150200336A1 (en) * 2014-01-10 2015-07-16 Cree, Inc. Wafer level contact pad standoffs with integrated reflector
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10018211B2 (en) * 2014-02-11 2018-07-10 GM Global Technology Operations LLC Bond standoffs for sliding positioning of components in an assembly
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
KR102174336B1 (ko) * 2014-07-08 2020-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102275705B1 (ko) 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
CN107073619A (zh) * 2014-07-28 2017-08-18 通用汽车环球科技运作有限责任公司 用于增强的粘合剂结合的系统和方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
JP2016184612A (ja) * 2015-03-25 2016-10-20 富士通株式会社 半導体装置の実装方法
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
KR102458034B1 (ko) 2015-10-16 2022-10-25 삼성전자주식회사 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
JP2017103362A (ja) * 2015-12-02 2017-06-08 リンテック株式会社 半導体装置の製造方法
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN109074191A (zh) * 2016-04-04 2018-12-21 阿尔卑斯电气株式会社 静电电容式传感器
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
WO2020110619A1 (ja) 2018-11-27 2020-06-04 リンテック株式会社 半導体装置の製造方法
US11575069B2 (en) 2019-06-11 2023-02-07 Meta Platforms Technologies, Llc Employing deformable contacts and pre-applied underfill for bonding LED devices via lasers
US11404600B2 (en) 2019-06-11 2022-08-02 Meta Platforms Technologies, Llc Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
CN113299561B (zh) * 2021-05-21 2023-06-27 浙江集迈科微电子有限公司 一种腔底防溢胶结构的制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430365A (en) 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
US4577798A (en) * 1983-11-21 1986-03-25 Rockwell International Corporation Method of fabricating expanded sandwich panels having an enclosed core
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPH01164041A (ja) * 1987-12-21 1989-06-28 Oki Electric Ind Co Ltd バンプ構造を有するｉｃ素子とその製造方法
JP2596960B2 (ja) 1988-03-07 1997-04-02 シャープ株式会社 接続構造
JPH07101691B2 (ja) * 1988-07-12 1995-11-01 シャープ株式会社 電極の形成方法
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
US5068714A (en) 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH04304640A (ja) * 1991-04-01 1992-10-28 Matsushita Electron Corp 半導体装置およびその製造方法
JPH06506496A (ja) 1991-04-10 1994-07-21 ミネソタ　マイニング　アンド　マニュファクチャリング　カンパニー 低揮発性有機化合物の洗浄組成物及び方法
US5155325A (en) * 1991-08-06 1992-10-13 Amp Incorporated Method of bonding by laser driven explosive cladding
EP0560072A3 (en) 1992-03-13 1993-10-06 Nitto Denko Corporation Anisotropic electrically conductive adhesive film and connection structure using the same
JPH07130749A (ja) * 1993-10-28 1995-05-19 Sony Corp 電子部品のリード接合装置並びに接合方法
US5543585A (en) 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5497938A (en) * 1994-09-01 1996-03-12 Intel Corporation Tape with solder forms and methods for transferring solder to chip assemblies
US5607099A (en) * 1995-04-24 1997-03-04 Delco Electronics Corporation Solder bump transfer device for flip chip integrated circuit devices
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
SG82001A1 (en) 1998-07-02 2001-07-24 Nat Starch Chem Invest Method of making an electronic component using reworkable underfill encapsulants

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066248A (ko) * 2017-12-05 2019-06-13 윤주영 케이블 보호 커버 및 케이블 보호 커버 제조방법

Also Published As

Publication number Publication date
US6260264B1 (en) 2001-07-17
AU7472098A (en) 1999-06-28
JP2001526464A (ja) 2001-12-18
KR100559914B1 (ko) 2006-03-13
EP1038313A1 (en) 2000-09-27
US7170185B1 (en) 2007-01-30
WO1999030362A1 (en) 1999-06-17

Similar Documents

Publication Publication Date Title
KR100559914B1 (ko) Ｚ축 전기적 접속을 형성하기 위한 방법 및 장치
EP1134804B1 (en) Thermally enhanced semiconductor carrier
US7015070B2 (en) Electronic device and a method of manufacturing the same
JP5090610B2 (ja) フリップチップボンディング用に事前にアンダーフィルを施したはんだバンプウエハの溶剤バニッシング
US6861285B2 (en) Flip chip underfill process
US6720650B2 (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
JP2004072116A (ja) 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ
JP3450236B2 (ja) 半導体装置及びその製造方法
JP2000188308A (ja) フリップチップボンディングのためのアンダ―フィル処理方法、及び、半導体装置
US20070102827A1 (en) Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
US6936501B1 (en) Semiconductor component and method of manufacture
US6916684B2 (en) Wafer-applied underfill process
JPH11274241A (ja) 半導体装置の製造方法
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
JP2006156794A (ja) 半導体装置の接合方法及び接合構造
US8058109B2 (en) Method for manufacturing a semiconductor structure
US20230326906A1 (en) Method of Thinning a Semiconductor Die
JP2003297977A (ja) 電子部品の製造方法
WO2023279485A1 (zh) 一种封装方法及其封装结构
JP3949402B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110210

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee