KR100801945B1 - 플립칩 접착을 위한 선-언더필드된 땜납 범프형 웨이퍼의 용매를 이용한 연마 - Google Patents

플립칩 접착을 위한 선-언더필드된 땜납 범프형 웨이퍼의 용매를 이용한 연마 Download PDF

Info

Publication number
KR100801945B1
KR100801945B1 KR1020037005262A KR20037005262A KR100801945B1 KR 100801945 B1 KR100801945 B1 KR 100801945B1 KR 1020037005262 A KR1020037005262 A KR 1020037005262A KR 20037005262 A KR20037005262 A KR 20037005262A KR 100801945 B1 KR100801945 B1 KR 100801945B1
Authority
KR
South Korea
Prior art keywords
adhesive
chip
bump
bumps
integrated circuit
Prior art date
Application number
KR1020037005262A
Other languages
English (en)
Other versions
KR20030060913A (ko
Inventor
호게르톤피터비
첸케빈와이
거버졸에이
제너로버트엘디
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/690,600 external-priority patent/US7170185B1/en
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 캄파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 캄파니
Publication of KR20030060913A publication Critical patent/KR20030060913A/ko
Application granted granted Critical
Publication of KR100801945B1 publication Critical patent/KR100801945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 집적 회로 칩을 회로 기판에 접속하는 방법에 관한 것이다. 이 방법은 접착제를 집적 회로 칩의 범프 형성 측면에 직접 미리 도포하는 단계를 포함한다. 이 방법은 접촉 표면을 노출시키기 위하여 땜납 범프의 첨두부로부터 상기 접착제의 일부를 제거하는 단계와, 접착제로 이전에 코팅된 집적 회로 칩의 범프 형성 측면을, 그 범프들이 집적 회로 칩과 회로 기판 사이에서 전기 접속을 제공하도록, 회로 기판에 대하여 누르는 단계를 또한 포함한다. 접착제는 용매를 이용한 닦아냄 동작을 이용하여 상기 땜납 범프의 첨두부로부터 제거된다. 칩에 미리 도포된 접착제는 집적 회로 칩과 회로 기판 사이의 접착을 형성한다.

Description

플립칩 접착을 위한 선-언더필드된 땜납 범프형 웨이퍼의 용매를 이용한 연마{SOLVENT ASSISTED BURNISHING OF PRE-UNDERFILLED SOLDER-BUMPED WAFERS FOR FLIPCHIP BONDING}
본 발명은 선 하부충전된(pre-underfilled) 땜납 범프형(solder-bumped) 집적 회로 칩 웨이퍼를 제조하고, 이 웨이퍼를 회로 기판에 접속하는 방법에 관한 것이다. 더 구체적으로, 본 발명은 땜납 범프형 집적 회로 칩에 고농도 충전 접착제 막 언더필(underfill)을 적층한 후에 땜납 범프를 노출시켜서, 땜납 범프가 집적 회로 칩과 그들의 패키징 회로 사이에서 전기적 접속을 구성할 수 있게 하는 방법에 관한 것이다.
오늘날 전 세계의 대부분의 전자 회로 어셈블리는 보호용 패키지에 내장된 집적 회로(IC) 칩을 이용하고 있다. 이 패키지들은 칩과 인쇄 회로판 사이에 중간 정도의 상호 접속을 제공함과 동시에 칩에 대한 기계적 및 가끔은 열적 보호를 제공한다. 수년 전에는 패키지의 크기를 칩의 크기에 비하여 대형으로 만들었다. 이것은 일부의 관점에서 보면 필수적인 것인데, 인쇄 회로판(PCB)용으로 달성가능한 외관상의 크기가 칩의 크기에 비하여 너무 컷기 때문이다. 시간이 지나면서, 미세 외관의 회로판을 생성하는 능력이 개선되었고, 패키지 크기는 IC 크기에 관하여 대응하게 감소되었다. 그러나, 비용을 삭감하고 회로의 크기를 줄이며 성능을 개선할 필요가 있기 때문에, 기능성 소자를 생산하는데 필요한 재료 및 공정을 최소화시키는 회로 조립 방법을 개발하는 추세에 있다.
회로 크기를 줄이고 성능을 개선시키기 위한 한가지 기술은 칩의 표면상에 장착된 땜납 볼의 주변 또는 구역 어레이를 이용하여 IC 소자를 기판에 직접 부착하는 것이다. 상기 땜납 볼이 기판상의 패드와 접촉하게 위치되도록 칩을 뒤집거나 플리핑(flipping)하고 전체 어셈블리를 땜납 리플로우 공정에 통과시킴으로써, IC는 기판에 야금술로(metallurgically) 접착될 수도 있다. 플립칩 조립 기술이 30년 이상 전에 최초로 개발되었지만, 이 기술은 전자 산업의 단지 약간의 상이한 부분에서만 성공적으로 이용되어 왔다. 플립칩 어셈블리를 이용한 전자 제품의 가장 현저한 예로는 손목 시계, 자동차용 센서/제어기 및 범용 컴퓨터(mainframe computer)가 있다. 이들 분야에서는 극히 소형의 회로 크기(시계, 자동차) 또는 장치 체적당 극히 높은 연산 능력(범용 컴퓨터)을 필요로 한다는 점이 특징이다. 이것은 중간 IC 패키지를 제거함으로써 플립칩 어셈블리가 회로판 상의 실리콘에 대한 최소의 가능한 족적(footprint)을 제공하는 단순한 사실을 강조한다.
플립칩 기술이 널리 사용되지 못한 주요한 원인은 그 방법이, 현재에도 계속하여 개발 중에 있지만, 극히 공정 및 장치 집약적이기 때문이다. 그 결과, 플립칩 기술은 비용이 많이 들고 여러가지 문제를 일으킬 소지가 많이 있다. 또한, 그 분야의 공정 및 성능 필요조건은 현재의 재료상의 한계에도 직면한다.
현재의 플립칩 기술은 상호 접속 패드에 땜납을 미리 적용한 칩을 사용한다. 땜납은 통상적으로 95Pb-5Sn 또는 63Sn-37Pb 합금이고, 최종적으로 회로판에 조립하기 전에 거의 구형상 "범프"를 형성하도록 일반적으로 리플로우된다.
플립칩 어셈블리의 전형적인 조립 공정은, 1) 용제 페이스트(flux paste)를 기판 접착 패드에 도포하는 공정, 2) 용제의 끈적임이 칩을 제위치에 유지시키는 동안 IC를 기판 상에 정렬하여 위치시키는 공정, 3) 어셈블리를 리플로우 오븐에 통과시키고 땜납을 녹여서 기판 패드와 야금술로 접착하는 공정, 및 4) 샘플을 용제 세정 동작에 통과시키는 공정을 포함한다. 용제 제거는 통상적으로 용매 헹굼으로 행하여 진다. 원래는 잔류 용제를 제거하기 위하여 염소 처리된 용매(chlorinated solvent)를 사용할 필요가 있었지만, 최근에는 용제 화학이 발전되어서 더 좋은 용매를 사용하는 것이 가능하게 되었다.
그 다음에, 마무리된 플립칩 어셈블리는 열적 순환 및 열적 충격과 같은 가속화된 테스트에 의한 측정시에 소자의 전체 수명을 통해 전기적 연속성을 유지해야 한다. 실리콘 IC와 PCB간의 열팽창 계수(CTE)와 탄성율(E)이 일치하지 않으면 회로가 열 행정(thermal excursion)을 통과할 때에 접촉 결합부에서 높은 응력을 발생한다. 이 응력은 반복적인 온도 순환 후에 땜납 결합 피로 고장을 야기할 수 있고, 이것은 플립칩 결합에 있어서의 주요한 고장 구조이다. 이 구조 때문에 기판 재질의 선택은 실리콘과 유사한 특성인 높은 탄성율과 낮은 CTE를 갖는, 예컨대 Al2O3와 같은 세라믹 혼성 기판으로 주로 한정된다. 세라믹 기판을 사용하는 경우에도, 플립칩 어셈블리는 소형 다이(die)를 이용하는 분야로 한정된다.
지난 10년 내지 15년 동안에, 이러한 플립칩 어셈블리를 더 큰 크기의 다이 및 더 넓은 범위의 인쇄 회로 기판 모두에 적용하는 방법의 연구에 대한 관심이 높아지고 있다. 특히, 최근의 유기질 기반 기판에 이용가능한 증가된 배선 밀도는 기판을 세라믹 기판 대신에 적절한 낮은 비용으로 제조할 수 있게 하였다. 그러나, 유기 재료의 비교적 높은 CTE는 전술한 고장 구조 때문에 유기질 기판상에 플립칩 어셈블리를 구현하는 것을 저속화하고 있다. 이에 대한 중요한 돌파구는 언더필 방법(underfill process)을 개발하는 것이다. 언더필 방법은 칩 아래의 땜납 볼들 사이의 빈 공간을 채우기 위해 고율의 경화가능 접착제를 사용하여, 결합부에서의 응력이 주변 볼에 집중되지 않고 접착제에 의해 공유되어 전체 계면을 통해 더욱 평탄하게 분포되게 한다. 전술한 "언더필" 접착제를 사용함으로써 플립칩 기술을 더 넓은 범위의 어셈블리에 적용하는 것이 가능하게 된다.
현재의 언더필 수지는 액체로서 도포되며, 상기 수지가 모세관 작용에 의해 리플로우된 어셈블리의 아래로 스며들게 한다. 따라서, 이러한 봉입(encapsulation) 방법을 가끔 "모세관 언더필"이라고 부른다. 언더필 수지를 도포하고 경화하는 현재의 절차는 전술한 전체 공정 순서와는 별도로 그 공정 순서에 부가된다. 리플로우 및 용제 제거 단계 후에는 접착된 어셈블리를 미리 건조시키고, (하부 스며듬을 돕기 위해) 상기 접착된 어셈블리를 예열하고, 수지를 투여하고, 수지가 다이의 아래로 스며들게 하고, 수지를 다시 투여하고, 그 다음에 경화시키는 공정이 필요하다. 현재 이용가능한 언더필 수지는 150℃에서 2시간 까지의 경화 시간이 필요할 수 있다. 칩 아래에 공기가 남지 않게 하고 칩 주위에 양호한 리본 형태를 제공하기 위하여, 가끔은 추가적인 투여 공정이 필요하다. 이러한 형태의 재료 특성 및 투여 공정에 대한 양호한 제어 방법을 개발하여 유지하는 것은 매우 어렵고, 임의의 불완전성이 땜납 결합부의 신뢰성을 해칠 것이다. 또한, 비록 모세관 언더필이 아직까지 광범위하게 사용되고 있지만, 대형의 IC 크기 및 감소된 패드 피치를 지향하는 IC 설계에서의 추세는 수지가 스며드는데 필요한 시간 및 결함 발생율을 둘다 증가시키고 있다.
최근에는, 언더필 수지를 적용하는 다른 방법으로서, 비경화 액체 수지를 칩 배치 이전에 미리 투여하는 방법이 추구되고 있다. 이 경우의 액체 수지는 전술한 용제 페이스트 대신에 사용되고, 접착제가 상당한 수준으로 경화를 시작하기 전에 리플로우 오븐 내에서 유동 활동을 제공할 수 있는 특수한 접착제가 개발되고 있다. 이러한 종류의 재료는 모세관 유동 단계가 필요없기 때문에 가끔 "비유동 언더필"이라고 부른다. 리플로우 오븐에서 경화될 때 어느 정도의 유동 활동을 제공할 수 있는 특수한 접착제를 사용할 수도 있다. 수지는 칩이 배치되기 전에 회로판 상에 놓여지기 때문에, 칩을 수지를 향해 아래쪽으로 누르고 접촉 부분에서 수지를 제거하는 것이 필요하다. 이 방법은 용제를 세정하고 투여하고 스며들게 하는 단계를 제거할 수 있다는 점에서 매력적이다. 그러나, 이 방법을 사용하기 위해서는 언더필 수지가 채워져 있지 않아야 한다. 이 방법으로 언더필 수지에서 충전재를 사용할 수 없기 때문에, 대형 IC 크기 및 미세한 피치를 취급함에 있어서의 활용성이 제한되는 것으로 예상된다. 이에 대해서는, 예를 들면, 미국 특허 제5,128,746호, 1997년 3월에 발행된, Shi 등에 의한 High Performance Underfills for Low-Cost Flipchip Applications, Proc. 3d Int'l Symp. On Adv. Packaging Materials; 1997년 6월에 발행된, Gamota 등에 의한 Advanced Flipchip Materials: Reflowable Underfill Systems, Proc. Pac. Rim ASME Int'l Intersociety Electronic and Photonic Packaging Conf., ASME; Johnson 등에 의한 Reflow Curable Polymer Fluxes for Flipchip Assembly, Proc. Surface Mount Int'l 1997을 참조할 수 있다.
언더필 접착제용의 화학 물질의 선정은 전술한 처리와 성능 요건에 의해 제약을 받는다. 최상의 피로 성능과 관련하여, 열적 순환의 온도 범위에 걸쳐서 최고의 탄성율과 최저의 CTE를 갖는 물질을 선정하는 것이 최상이다. 중합체의 경우에, 이것은 응용 분야에 따라서, 125℃∼170℃의 온도 범위 중의 어떤 온도 보다 높은 유리 전이 온도(Tg)를 의미한다. SiO2와 같은 무기 충전재를 갖는 충전 중합체에 의하여, CTE 및 탄성율은 실리콘의 것과 더 가까워질 수 있다. 그러나, 중합체계에서 섭씨 온도당 30 ppm 이하의 CTE를 달성하기 위하여, 전형적으로 체적당 50% 또는 그 이상의 충전재 장입이 필요하다. 이러한 높은 충전재 장입은 점성을 크게 상승시킨다. 처리 가능성과 경화된 물질 특성의 필요한 균형을 달성하기 위하여, 가능한 최저의 점성을 가진 에폭시 수지를 사용하는 것이 일반적이다. 고도로 충전되고 높은 Tg로 경화된 물질의 경우에, 이들 물질은 경화시에 매우 부서지기 쉽고 IC 상의 폴리이미드 및 질화 알루미늄 패시베이션(passivation) 층에 대한 접착성이 나쁘다. 그러므로, 언더필 접착제계의 최적화는 처리 요건과 성능 요건 사이에서 타협점을 찾을 필요가 있다. 상기 물질들의 제약을 감소시키거나 제거하는 개선된 플립칩 어셈블리 공정 또는 구성은 화학 물질의 개선을 통하여 플립칩 어셈블리의 신뢰성을 크게 개선할 가능성을 갖는다.
앞에서 설명한 바와 같이, 세라믹 기판 상에서 IC를 상호 접속하는 신뢰성있는 땜납 플립칩 방법은 유기질 기판에 적용하려고 하는 시초에 불과하다. 공정 및 재료에 있어서 상당한 제약이 있기 때문에, 이러한 기술은 설계자로부터의 강한 요구가 있음에도 불구하고 사용이 지연되고 있다. 현재의 플립칩 어셈블리 공정은 너무 많은 단계를 필요로 하고, 비용이 너무 많이 들어서 미래의 IC 설계로 확장될 수 없다. 언더필 접착제계로부터의 비용 및 요구를 감소시키는 단순화된 플립칩 어셈블리 공정은 플립칩 어셈블리가 더욱 폭넓게 사용되는 매력적인 회로 조립 방법이 되게 할 것이다.
본 발명은 플립칩 조립 공정을 단순화하고 더 광범위한 재료를 사용할 수 있게 하여 조립 비용을 저감하고 상호 접속 신뢰성을 개선하는 새로운 방법을 제공한다.
본 발명의 일 태양은 집적 회로 칩을 회로 기판에 접속하는 방법에 관한 것이다. 이 방법은 접착제를 집적 회로 칩의 범프(bump)가 형성된 측면(이하, '범프 형성 측면'이라고 함)에 직접 미리 도포하는 단계와 범프들을 노출시키기 위하여 상기 접착제의 일부를 제거하는 단계를 포함한다. 접착제의 상기 일부는 접착제 도포 공정 후에, 바람직하게는 용매를 이용한 범프 버니싱(burnishing)에 의해 제거될 수 있다. 상기 방법은 접착제로 이전에 코팅된 집적 회로 칩의 범프 형성 측면을, 그 범프들이 집적 회로 칩과 회로 기판 사이에서 전기 접속을 제공하도록 회로 기판에 대하여 누르는 단계를 또한 포함한다. 칩상에 미리 도포된 접착제는 집적 회로 칩과 회로 기판 사이의 접착(bond)을 형성한다.
전술한 방법은 종래 기술에 비하여 많은 장점을 제공한다. 예를 들어, 기판 부착 전에 범프가 형성된 IC에 접착제를 도포함으로써, IC의 크기 및 피치에 상관없이 범프의 봉입이 더 쉽게 달성되고 더 쉽게 검사할 수 있다. 또한, 하부 스며듬 공정이 사용되지 않기 때문에, 접착제 도포를 위한 점성 요건은, 효과적인 봉입을 달성하기 위해 약 1000 내지 약 30,000 포이즈(poise)의 점도를 가진 접착제를 사용할 수 있으므로, 크게 완화된다. 점성에 대한 제약을 제거함으로써 만일 필요하다면 더 높은 충전재 장입(loading)이 가능하게 되고, 다른 화학 물질 및 촉매계를 사용할 수 있게 된다. 이러한 추가의 공식화 범위는 개선된 접착제 물질 특성을 통하여 더 높은 신뢰성의 조립을 가능하게 한다. 또한, 전술한 방법은 범프들이 접착 공정에서 변형되기 때문에 범프들의 세탁 작용에 기인하는 무용제 부착의 가능성을 제공한다.
본 발명의 또하나의 태양은 조립용의 집적 회로 칩을 제조하는 방법에 관한 것이다. 이 방법은 범프 형성 측면에 복수의 도전성 범프들을 구비한 웨이퍼를 제공하는 단계를 포함한다. 이 방법은 또한 웨이퍼의 범프 형성 측면에 접착제를 도포하는 단계와, 용매를 이용하여 접착제를 연화시키는 단계와, 범프의 첨두부로부터 상기 연화된 접착제를 닦아내는 단계와, 웨이퍼를 개개의 집적 회로 칩으로 절단(dicing)하는 단계를 포함한다. 접착제는 칩 레벨이 아닌 웨이퍼 레벨로 증착되기 때문에, 투여 공정, 스며듬 공정 또는 막는 공정(damming)이 필요하지 않다. 이 공정은 칩 레벨이 아닌 웨이퍼 레벨에서 수행될 때 더욱 신속히 행하여진다. 또한 더 빠른 경화제를 사용하기 때문에 사후 경화 공정을 제거할 수 있다.
본 발명의 또다른 태양은 집적 회로 칩에 관한 것이다. 집적 회로 칩은 복수의 도전성 범프들이 형성된 범프 형성 측면을 포함한다. 상기 집적 회로 칩은 또한 범프 형성 측면을 덮는 접착제 층을 포함한다. 상기 범프들은 실질적으로 접착제 층에 의해 덮여지지 않은 노출된 접촉 영역을 갖는다. 웨이퍼의 범프 형성 측면을 용매를 이용하여 연마하는 새로운 기술은 범프들의 노출된 접촉 영역이 그 본래의 둥근 윤곽을 유지할 수 있게 한다.
본 발명의 여러가지 추가적인 장점들 중에서 일부는 이하의 상세한 설명에서 기술할 것이고, 일부는 이하의 설명으로부터 명백하게 유추할 수 있을 것이며, 또는 본 발명을 실시함으로써 알 수 있을 것이다. 본 발명의 여러가지 장점들은 특허 청구 범위에서 특별히 제시한 요소들 및 그 조합으로터 실현되고 달성될 것이다. 전술한 일반적인 설명 및 이하의 상세한 설명은 단순히 예시적인 것이고 청구하고자 하는 발명을 한정하는 것이 아님을 이해하여야 한다.
이 명세서에 통합되고 이 명세서의 일부를 구성하는 첨부 도면들은 본 발명의 몇가지 실시예를 나타내는 것이며, 이하의 기술 내용과 함께 본 발명의 원리를 설명하기 위해 사용된다. 도면의 간단한 설명은 다음과 같다.
도 1a 내지 도 1c는 회로 기판에 접속하기 위한 IC 칩을 제조하는 방법을 나타내는 도이다.
도 2a 및 도 2b는 도 1c의 제조된 IC 칩을 회로 기판에 접속하는 방법을 나타내는 도이다.
도 3a 및 도 3b는 도 1a 내지 도 1c의 방법에 의해 처리된 IC 칩의 현미경 사진으로서, 도 3a는 삭마 전의 칩을 나타내고 도 3b는 삭마 후의 칩을 나타내는 도이다.
도 4a 내지 도 4c는 회로 기판에 접속하기 위한 IC 칩을 제조하는 다른 방법을 나타내는 도이다.
도 5a 및 도 5b는 도 4a 내지 도 4c의 방법에 의해 처리된 IC 칩의 현미경 사진으로서, 도 5a는 삭마 전의 칩을 나타내고 도 5b는 삭마 후의 칩을 나타내는 도이다.
도 6a는 회로 기판에 접속된 IC 칩의 단면 현미경 사진으로서, IC 칩이 접속 전에 삭마 단계를 거치지 않은 상태의 도이다.
도 6b는 회로 기판에 접속된 IC 칩의 단면 현미경 사진으로서, IC 칩이 접속 전에 삭마 단계를 거친 상태의 도이다.
도 7a 및 도 7b는 도전성 테이프를 제조하는 방법을 나타내는 도이다.
도 8a 및 도 8b는 도 7a 및 도 7b의 도전성 테이프를 이용하여 전기적 접속을 구성하는 방법을 나타내는 도이다.
도 9a 내지 도 9d는 웨이퍼 집적 회로 상에 범프들을 봉입하는 방법을 나타내는 도이다.
도 10은 1200 그릿 에모리(grit Emory) 페이퍼로 건식 연마를 행한 후에 IC 칩상의 접착제의 두께 윤곽을 나타내는 도이다.
도 11은 도 10의 IC 칩의 현미경 사진으로서, 접착제의 오염 및 땜납 범프의 평탄성을 나타내는 도이다.
도 12는 용매를 이용한 연마 공정 후의 IC 칩을 나타내는 것으로서, IC 칩의 균일성이 나쁘고 과도한 잔류물이 남아있는 상태를 나타내는 도이다.
도 13은 용매를 이용한 연마 공정 후의 IC 칩을 나타내는 것으로서, IC 칩의 균일성이 양호하고 최소의 잔류물이 남아있는 상태를 나타내는 도이다.
도 14a 및 도 14b는 용매를 이용한 연마 공정 후의 IC 칩상의 접착제의 두께 윤곽을 나타내는 도이다.
도 15a 내지 도 15c는 회로 기판에 접속되는 IC 칩을 제조하기 위한 용매 이용 연마 방법을 나타내는 것으로서, 접착제의 두께가 땜납 범프의 높이보다 더 큰 경우의 도이다.
도 16a 내지 도 16c는 회로 기판에 접속되는 IC 칩을 제조하기 위한 용매 이용 연마 방법을 나타내는 것으로서, 접착제의 두께가 땜납 범프의 높이보다 더 작은 경우의 도이다.
첨부 도면에 제시된 본 발명의 대표적인 실시예들을 이하 상세히 설명한다. 첨부 도면에 있어서 동일한 참조 번호는 동일하거나 유사한 부분을 나타낸다.
본 발명은 IC 칩에 언더필용 접착제 수지를 도포하는 다른 수단들을 제공한다. 이 경우에, 언더필 수지는 IC 칩이 인쇄 회로판(PCB)과 같은 상호 접속 기판에 접착되기 전에, 바람직하게는 웨이퍼 레벨로, IC 칩의 범프 형성 측면에 도포된다. 상기 수지는 박막 재료를 적층하는 기술에 의해 또는 액체를 코팅하는 기술에 의해 도포될 수 있다. 숨겨진 표면을 덮기 위해 스며드는 기술을 이용하는 종래의 언더필 방법과는 달리, 본 발명은 IC 칩의 노출된 표면 전체에 수지가 직접 코팅되게 할 수 있다. 따라서, 전형적으로 종래의 언더필과 관련된 잔류 공기의 문제나 불완전한 충전 문제는 제거된다. 본 발명의 방법을 이용하면 언더필 수지 덮기 및 두께는 균일성을 보장하도록 제어될 수 있다. 하부 스며듬 공정이 제거되기 때문에, 비경화 수지의 유동학적 요건(rheological requirement)은 완화된다. 이로써, 경화 후의 더 나은 기계적 특성을 얻기 위해 다른 화학 물질 및 더 높은 충전재 장입을 사용할 수 있게 된다.
칩을 접착제 수지로 코팅한 후에, 또는 코팅 공정 그 자체에 있는 동안에, 접착제 수지의 일부는 땜납 범프의 상부를 노출시키도록 제거된다. 접착제 제거는 (일부의 땜납을 포함해서) 물질을 강하게 제거하는 삭마제(abrasives)에 의해 물리적으로 제거하는 방법, 접착제를 변위시킴으로써 물리적으로 제거하는 방법, 플라즈마 처리와 같은 간접적인 물리적 제거 방법, 또는 낮은(또는 미세한) 삭마 품질을 가진 표면들이 용매와 결합하여 땜납 볼에서 벗겨진 접착제를 세척하는, 제거를 위한 물리적 및 화학적 약품을 조합하는 방법과 물리적인 제거 방법을 혼합한 방법 등의 몇가지 방법에 의해 달성될 수 있다. 예를 들어, 기계적인 처리는 범프의 상부로부터 미리 도포된 접착제를 제거하기 위해 사용될 수 있다. 대표적인 기계적 처리는 삭마 재료를 이용하여 접착제를 문지르는 것, 나이프 모서리로 접착제를 벗겨내는 것, 또는 접착제를 눌러서 얇게 하고 궁극적으로는 파괴되게 하거나 또는 다른 방법으로서 접착제 재료를 범프의 상부로부터 변위시키는 것 등이 있다.
전술한 접착제 제거 단계는 리플로우 단계 이전에 땜납 범프와 상호 접속 기판 사이의 금속 대 금속 접촉을 양호하게 하기 위해 범프의 상부 표면들이 적어도 부분적으로는 노출되어야 하기 때문에 중요하다. 접착제 제거 및 범프 노출 단계는 또한 초기의 리플로우 단계 중에 형성되었던 산화막을 범프로부터 제거하는 기능도 한다. 어떤 경우에는, 범프 노출 동작이 완료된 후에, 접착제 및 노출된 범프를 보호하기 위하여 박막 또는 다른 유형의 보호용 커버를 웨이퍼/칩에 도포하는 것이 바람직할 수 있다.
범프의 첨두부가 노출된 후에, 칩을 형성하는 웨이퍼는 복수개의 별개의 칩들로 절단된다. 웨이퍼를 절단한(및 보호막이 있으면 이 보호막을 제거한) 후에, 선택된 IC 칩을 정렬하고 가열 및 압축에 의해 상호 접속 기판에 미리 부착할 수 있다. 통상적으로, 칩 배치 단계 이전에는 비 유동성 언더필 재료의 소량만이 PC 판상에 투여된다. 이 추가적인 재료는 접착선(bond line)의 완전한 충전을 제공하고 또한 칩이 리플로우 오븐에 도달할 때까지 칩을 제위치에 유지하기 위해 임시적으로 부착하는 작용을 한다. 이러한 선부착 단계 중에, 칩의 땜납 범프들은 IC와 상호 접속 기판 사이의 양호한 금속 대 금속 접촉을 보장하고 기판에 대해 접착제가 양호하게 젖어들게 하기 위해 약간 변형된다. 범프의 변형은 IC가 기판으로부터 떨어지는 것을 조절하고 접착제가 접촉부로 위치되어 기판 표면을 충분히 젖게 함으로써 칩 아래의 공간을 완전하게 채울 수 있게 한다. 또한, 범프의 붕괴는 땜납 범프상의 표면 산화물을 파괴시켜 새로운 땜납이 노출되도록 개방하며, 이것은 그 다음에 기판 패드에 묻어서 양호한 야금술 접착을 형성한다.
수지로 코팅된 IC 칩이 상호 접속 기판에 접착될 때, 미리 도포된 접착제는 칩과 기판 사이의 기계적 접착을 형성 및 유지하여 땜납 접합부에서의 수축을 크게 감소시킨다. 응용 분야에 따라서, 땜납 접합부는 용제없이 형성될 수 있고 여전히 신뢰할만한 상호 접속을 형성한다. 이 경우에, 접착제는 리플로우 단계 이전에 용제 페이스트 대신 IC를 기판에 부착하는 작용을 한다. 땜납 리플로우 처리는 언더필 충전 수지를 부분적으로 또는 완전히 경화시키도록 또한 작용할 수 있으며, 이것에 의해 추가적인 사후 경화의 필요성을 제거할 수 있게 된다.
도 1a 내지 도 1c는 본 발명의 원리에 따라서 회로 기판에 전기적 접속되는 IC 칩을 제조하는 예시적인 방법을 도시한 것이다. 도 1a는 패시베이션 표면(22)을 갖고 그 위에 땜납 범프와 같은 복수의 도전성 범프(24)가 배치된 IC 칩(20) 또는 웨이퍼를 도시한다. 범프(24)들은 여러가지 공지의 도전성 재료로 만들어질 수 있다. 대표적인 재료로는 용해가능한 고체 금속, 금, 도전성 슬러리, 도전성 중합체, 무전해 니켈 및 무전해 금이 있다.
범프(24)는 바람직하게는 칩(20)의 입/출력 패드상에 증착되며, 칩(20)의 패시베이션 표면(22)으로부터 외부로 돌출한다. 칩(20)의 범프 형성 측면은 접착제 막 또는 접착제 용액과 같은 접착제 재료(26)의 층으로 덮여진다. 접착제는 여러가지 공지 기술에 의해 칩의 범프 형성 측면에 증착 또는 도포될 수 있다. 예를 들어, 접착제는 핫 멜트(hot melt)로서 코팅될 수도 있고, 용액으로 코팅될 수도 있으며, 적층 공정에서 막으로서 접착될 수도 있다.
접착제 재료(26)는 범프(24) 주위의 공간을 채워서 조립 전의 취급시에 범프(24)를 보호한다. 도 1a에 도시된 바와 같이, 접착제 재료(26)는 범프(24)의 높이보다 낮은 두께를 갖는다. 그 결과, 접착제 재료(26)의 노출된 표면은 범프(24)에 대응하는 복수의 접착제 돌기(28)를 갖는다. 돌기(28)는 범프(24)를 덮고, 범프(24)들 사이에 위치된 대략 평탄한 1차(primary) 접착제 표면(30)으로부터 외부로 돌출한다. 만일 접착제가 액체로서 도포되면, 그 액체는 접착제 막을 형성하도록 b-스테이지 경화되거나 건조되는 것이 좋다.
기판과의 더 나은 전기 접속을 보장하기 위하여, 범프(24)를 덮고 있는 접착제 돌기(28)를 적어도 부분적으로 제거하는 것이 좋다. 도 1b에 도시된 바와 같이, 범프(24)의 상부에 위치된 접착제 재료를 제거하여 패키징 기판과의 더 나은 전기 접속을 위해 도전성 범프(24)를 노출시키도록 삭마(abrasion) 공정이 사용된다. 삭마 공정에 있어서, 사포(sandpaper), 마이크로 삭마제, 스카치 브라이트(Scotch Bright)의 상표명으로 미국 미네소타주 세인트 폴에 소재하는 3M사가 판매하는 삭마 패드, 직물, 스크래핑 블레이드, 또는 코팅 나이프와 같은 삭마 재료(32)를 범프(24)를 덮고 있는 접착제 돌기(28)와 접촉시켜 범프(24)가 전기 전도를 위해 노출되게 한다. 돌기들이 칩(20) 상에서 평균적인 접착제 높이 위로 돌출하기 때문에, 상기 돌기들은 대부분의 삭마 또는 커팅을 받는 압력 촛점으로 된다. 도 1c는 삭마에 의해 범프들이 노출된 후의 칩(20)을 도시한 것이다. 범프들이 일단 노출되면, 접착제(26) 및 노출된 범프(24)를 보호하기 위해 박막, 테이프 또는 다른 유형의 보호용 커버가 칩(20)에 도포될 수 있다.
도전성 범프(24)를 노출시키기 위하여 각종의 기술들이 사용될 수 있다. 접착제가 액체로서 코팅되면, 코팅 공정 중에 범프로부터 접착제를 제거하기 위하여 스크래퍼 또는 나이프 모서리를 이용할 수 있다. 예를 들어, 나이프는 접착제를 펼치는 데에도 사용할 수 있고, 동시에 범프(24) 위로부터 접착제의 일부를 제거하는 데에도 사용할 수 있다. 이와 달리, 범프(24)는 액체 접착제가 경화된 후에 삭마에 의해 노출될 수도 있다. 또한, 접착제는 박막으로서 도포될 수도 있고, 이 경우 그 박막의 일부는 삭마 공정에 의해 제거된다.
도 1c에 도시된 바와 같이, 각각의 범프(24)는 접착제 층(26)을 완전하게 통과하여 연장한다. 이 방법에 있어서, 각각의 삭마된 범프(24)의 높이는 접착제 층(26)의 적어도 일부의 두께와 대략 같거나 또는 더 높다. 또한, 범프(24)의 노출된 영역(36)은 1차 접착제 표면(30)에 대하여 약간 상승되어 있다.
도 2a 및 도 2b는 준비된 칩(20)을 패키징 회로와 같은 회로 기판(34)에 전기적으로 접속하는 방법을 도시하고 있다. 칩(20)을 회로 기판(34)에 접속하기 위하여, 범프(24)의 노출된 영역(36)은 회로 기판(34)의 회로 패드(38)와 정렬된다. 다음에, 칩(20)은 범프(24)와 회로 패드(38) 사이에 전기적 접촉을 형성하고 접착제(26)가 젖어서(wet) 범프(24) 및 회로 기판(34) 주위를 채울 수 있을 정도의 충분한 힘으로 회로 기판(34)에 대하여 눌러진다.
범프(24)는 접착 공정 중에 변형되는 것이 바람직하다. 범프(24)를 변형시킴으로써, 칩(20)과 기판(34) 사이의 거리가 단축되고, 접착제(26)가 완전히 젖어서 포획된 공기를 배출시킴과 동시에 기판 회로 지형(topography)을 완전하게 봉입할 수 있다. 접착제(26)는 접착 공정 중에 또는 나중에 별도의 소결 처리(bake cure)에서 경화될 수 있다. 접착제(26)는 경화된 후에 IC 칩(20)과 기판(34) 사이에 기계적 접착을 제공하고, 땜납 접합부에서의 응력을 재분산시키며, 범프(24)들을 봉입하여 이들을 외부로부터 보호한다.
본 발명의 전술한 태양을 설명하는 대표적인 예에 있어서는 플립칩 기술로 제조된 IC 칩이 사용되었다. 직경이 4 밀(mil)인 땜납 범프가 칩의 주변에 위치되었다. 상표명 Pyralux LF로 듀퐁사에서 제조한 접착제가 범프들을 오버코팅하기 위해 사용되었다. 특히, 두께가 3 밀인 접착제 층이 고온판 위에서 100℃로 가열된 칩에 상기 접착제를 누름으로써 범프가 형성된 칩 표면상에 위치되었다. 도 3a는 접착제로 코팅된 후의 칩의 현미경 사진이다. 높이가 4 밀인 범프는 접착제의 두께보다 더 높았고, 따라서 범프들은 칩 표면상의 1차 접착제 표면위로 실질적으로 돌출하였다. 범프의 상부로부터 접착제를 제거하여 범프를 노출시키기 위해 3M 사에서 제조한 임페리얼 래핑막(Imperial Lapping Film) 마이크로 삭마제가 사용되었다. 도 3b는 범프가 삭마에 의해 노출된 후의 칩의 현미경 사진이다. 삭마된 부분을 검사한 결과 처리된 부분상에서 삭마된 도전성 재료의 형적(evidence)은 발견되지 않았다. 삭마된 접착제 및 범프 재료는 명백하게 삭마제 필름에 실려서 제거되었다.
도 4a 내지 도 4c는 본 발명의 원리에 따라서 회로 기판에 접속하기 위한 IC 칩을 제조하는 다른 방법을 도시한 것이다. 도 4a 내지 도 4c에 도시된 방법은 도 1a 내지 도 1c에 도시된 방법과 유사한 태양을 갖는다. 예를 들어, 도 4a에 도시된 IC 칩(120)은 그 칩(120)의 패시베이션 표면(122)상에 배치된 복수개의 도전성 범프(124)를 포함한다. 칩(120)의 범프 형성 측면은 범프(124)의 높이와 동일하거나 또는 더 큰 두께를 갖는 접착제 재료(126)의 층으로 덮여있다. 접착제 재료(126)는 범프(124)들을 덮고 있으며, 패시베이션 표면(122)과 대략 평행한 노출된 1차 표면(130)을 갖는다.
도 4b에 도시된 바와 같이, 커팅 또는 삭마 공정은 범프(124)의 상부에 있는 접착제 재료를 제거하여 도전성 범프(124)를 노출시켜서 패키징 기판과의 전기적 접속을 양호하게 하기 위해 사용된다. 삭마 공정에 있어서, 삭마 재료(132)는 범프(124)들이 전기 전도를 위해 노출되도록 접착제(126)의 1차 표면(130) 전체를 연마하기 위해 사용된다. 도 4c는 범프들이 삭마에 의해 노출된 후의 칩(120)을 도시하고 있다. 범프들이 노출되면, 접착제(126) 및 노출된 범프(124)들을 보호하기 위해 박막, 테이프, 또는 다른 유형의 보호용 커버가 칩(120)에 도포될 수 있다.
도 4c에 도시된 바와 같이, 각각의 범프(124)는 접착제 층(126)의 두께를 완전하게 통과하여 연장한다. 이 방법에 있어서, 각각의 삭마된 범프(124)의 높이는 접착제 층(126)의 적어도 일부의 두께와 대략 같다. 또한, 범프(124)의 노출된 영역(136)은 1차 접착제 표면(130)에 대하여 실질적으로 동일 평면으로 되어 있다. 칩(120)은 도 2a 및 도 2b와 관련하여 전술한 것과 실질적으로 동일한 방법으로 회로 기판에 접속될 수 있다.
도 5a는 도 4a의 칩(120)과 동일한 방법으로 범프들이 접착제로 코팅된 예시적인 칩의 현미경 사진이다. 또한, 도 5b는 도전성 범프들을 노출시키도록 접착제의 일부가 삭마된 후에 도 5a의 칩의 현미경 사진이다.
전술한 실시예들에 있어서, 만일 접착제 코팅이 접착 중에 저 유동성 특성을 갖는다면, 연마되지 않은 범프들은 접착 패드와 접촉되도록 접착제를 통하여 밀어 넣어지지 못할 수도 있다. 도 6a는 듀퐁사에서 제조한 비유동성 접착제인 Pyralux를 이용하여 FR4 기판에 접착된 삭마되지 않은 칩의 단면 사진을 도시하고 있다. 이 단면 사진은 접착제가 두꺼워서 범프들을 덮고 있기 때문에 범프들이 기판과 접촉하지 못하는 상태를 보여주고 있다. 도 6b는 Pyralux를 이용하여 FR4 기판에 접착된 세련(polish)되거나 삭마된 칩의 단면 화상을 도시하고 있다. 도 6a의 칩과는 대조적으로, 도 6b의 단면 사진은 세련 공정을 사용하여 범프의 상부로부터 여분의 접착제를 제거하였기 때문에 범프들이 기판에 접촉되어 있는 상태를 보여주고 있다.
접착제 코팅이 상당한 수준으로 유동하면, 범프들은 접착 중에 접착제를 통하여 어느 정도 밀어 넣어질 것이다. 그러나, 접착제(126)는 범프 아래에 포획되어 양호한 야금술적 접착 형성을 방해할 수 있다. 따라서, 유동성이 높은 접착제를 사용하는 경우에도 여전히 접착제를 삭마하는 것이 바람직하다.
도 7a 및 도 7b는 z 축 도전성 테이프를 제조하는 방법과 관련된 본 발명의 다른 태양을 도시한 것이다. 이 방법은 도전성 입자(210)의 배열을 제공하는 단계를 포함한다. 상기 입자들의 대표적인 크기 분포는 20∼75 ㎛이다. 상기 방법은 도 7a에 도시된 접착제(214)의 층으로 입자(210)들을 코팅하는 단계를 또한 포함한다. 접착제(214)는 각종 기술을 이용하여 입자(210)에 도포될 수 있다. 예를 들어, 접착제는 핫 멜트로서 코팅될 수 있고, 용액으로부터 코팅될 수 있으며, 박막으로서 입자(210) 위에 눌러질 수 있고, 또는 적층 공정에서 박막으로서 접착될 수 있다. 또한, 입자들은 접착제 현탁액 내에서 혼합되고, 이 현탁액을 펼쳐서 복수의 코팅된 입자들이 내장된 접착제 층 또는 박막을 형성하는 것도 가능하다.
접착제(214)는 입자(210)의 크기보다 작은 1차 두께 t를 갖는다. 그 결과, 접착제(214)는 입자(210)에 대응하는 복수의 상부 혹(hump) 또는 돌기(218)를 갖는 상부 표면(216)을 갖는다. 접착제(214)는 또한, 입자(210)에 대응하는 복수의 하부 혹 또는 돌기(219)를 갖는 하부 표면(216)을 갖는다. 물론, 본 발명의 다른 실시예에 있어서, 접착제는 입자의 크기와 같거나 더 큰 1차 두께를 가질 수 있다. 그러한 실시예에서는 접착제가 실질적으로 평탄한 상부 및 하부 표면을 규정하는 것이 좋다.
접착제(214)가 입자(210)에 도포된 후에, 상부 돌기(218)의 적어도 일부는 입자(210)의 상부 접촉 영역(220)을 노출시키도록 제거된다. 유사하게,하부 돌기(219)의 적어도 일부는 입자(210)의 하부 접촉 영역(224)을 노출시키도록 제거된다. 입자(210)들은 삭마 재료를 이용하여 접착제(214)의 상부(216) 및 하부(217) 표면을 버니싱(burnishing) 또는 연마(polishing)와 같은 기술에 의해 노출될 수 있다.
본 발명의 특정 실시예에 있어서, 입자(210)는 접착제를 입자(210)에 도포하는 동안 릴리즈 라이너(도시 생략) 상에 초기에 지지될 수 있다. 이러한 실시예에 있어서, 입자(210)들이 접착제(214)로 덮어지고 상부 접촉 영역(220)이 삭마 등의 기술에 의해 노출된 후에, 라이너는 접착제(214)의 배면 또는 하부측(217)으로부터 제거되어 접착제의 하부측(217)을 처리 가능하게 한다.
도 7b는 상부 및 하부 접촉 영역(220, 224)이 노출된 후의 접착제(214)를 도시하고 있다. 도 7b에서 설명하는 제품은 z 축 전기 접속을 제공하기에 적합한 도전성 테이프(226)의 띠를 포함한다. 테이프(226)의 입자(210)들은 접착제(214)의 두께와 실질적으로 같거나 더 큰 크기를 갖는다. 그 결과, 각각의 입자(210)는 접착제(214)의 두께를 완전히 관통하여 연장한다. 테이프(226)가 실제로 전기 접속을 제공하도록 사용될 때까지, 노출된 상부 및 하부 접촉 영역(220, 224)을 보호하기 위해 보호막 또는 커버를 사용할 수 있다.
도 8a 및 도 8b는 도전성 테이프(226)를 이용하여 제1 전기 부품(228)과 제2 전기 부품(230) 사이에 z 축 접속을 제공하는 방법을 도시하고 있다. 도 8a에 도시된 바와 같이, 도전성 테이프(226)는 전기 부품(228, 230)의 도전성 패드(232) 사이에 위치된다. 다음에, 도 8b에 도시된 바와 같이, 테이프(226)는 입자(210)와 회로 패드(232) 사이에 전기적 접촉을 발생하기에 충분한 힘으로 전기 부품(228, 230)들 사이에서 눌러진다. 테이프(226)를 누르는 동안에, 테이프(226)는 접착제(214)가 연화되어 입자(210)들 주위를 채우고, 전기 부품(228, 230) 사이에서 접착을 형성하도록 또한 가열된다. 접착제는 접착 공정 중에 또는 나중에 별도의 소결 공정에서 경화될 수 있다.
도 9a 내지 도 9d는 본 발명의 원리에 따라 집적 회로 칩을 제조하는 예시적인 방법을 도시한다. 도 9a는 패시베이션 표면(322) 위에 복수의 도전성 범프(324)가 배치된 웨이퍼(320)를 도시하고 있다. 보호용 배면막(328)을 가진 접착제 막(326)은 불활성 표면(322)에 인접하여 위치된다.
도 9b는 접착제 막(326)이 웨이퍼(320)의 패시베이션 표면(322)에 눌러진 상태를 도시한다. 접착제 막(326)이 웨이퍼(320)에 눌러질 때, 접착제(326)는 범프(324)들을 덮고 범프(324)들 주위의 공간을 채우도록 변형된다. 또한, 접착제 막(326)은 웨이퍼(320)의 패시베이션 표면(322)과 접착된다.
다음에, 도 9c에 도시된 바와 같이, 접착제로 미리 코팅된 웨이퍼(320)는 별개의 집적 회로(330)로 절단 또는 분할된다. 마지막으로, 도 9d에 도시된 바와 같이, 배면막 층(328)이 집적 회로(330)에서 제거되어 접착제 층(326)이 노출된다. 배면막(328)을 제거함으로써 집적 회로는 기판에 접속할 준비가 된다.
전술한 설명에 있어서, 노출된 접촉 영역을 형성하기 위해 범프들로부터 접착제의 일부를 제거하는 단계는 적극적인 삭마를 이용한 기계적 처리, 나이프 모서리로 접착제를 벗겨내는 처리, 또는 접착제가 얇게 되어 궁극적으로 파괴되게 하거나 또는 그 외의 방법으로 범프의 상부로부터 접착제 재료를 제거하는 처리로서 설명하였다. 그러나, 도 1c, 도 2a, 도 2b, 도 3b, 도 4c 및 도 5b에서 도시한 바와 같이, 땜납 범프의 표면으로부터 접착제를 제거하기 위해 상기 유형의 방법을 사용하면 땜납 재료의 일부가 또한 제거된다. 전술한 바와 같이 땜납 범프의 첨두부로부터 봉입 재료를 제거하기 위해 삭마 재료를 사용하는 것은 이러한 유형의 제거 방법이 범프의 첨두부로부터 봉입재와 함께 일부 땜납을 제거하여 범프의 평탄면이 본질적으로 접착제 표면과 동일한 높이로 되는 평탄화 범프 모양을 형성한다는 것을 보여준다.
범프로부터 땜납을 제거하는 것은 몇가지 이유 때문에 바람직하지 않다. 그 이유로는 범프와 범프 사이 및 칩과 칩 사이의 땜납 부피의 제어가 곤란하다는 것이 있고, 이것은 IC의 신뢰도를 저하시킬 수 있다. 또한, 땜납 부스러기가 봉입재 표면상에 분산되어 오염 문제를 일으킬 수 있다. 마지막으로, 땜납 범프의 표면이 구형으로 되지 않음으로써, 인쇄 회로 기판에 대한 IC 칩의 자동화된 정렬 및 배치가 복잡하게 될 수 있다. 그러므로, 땜납 범프로부터 어떠한 땜납도 제거하지 않고, 즉, 땜납 범프의 첨두부를 평탄하게 하지 않고 땜납 범프의 표면으로부터 봉입재를 제거하는 것이 바람직하다. 다시 말해서, 땜납 범프는 그들 본래의 둥근 모습을 유지하는 것이 좋다.
언더필 재료는 삭마 동작보다는 닦아내는 동작(wiping action)에 의해 땜납의 첨두부로부터 제거될 수 있다는 것을 알았다. 즉, 직조 또는 비직조 직물 또는 개방 셀 기포(open cell foam)와 같은 비교적 연한 재료를 사용할 수 있다. 와이핑 패드는, 그 사용 전에, 봉입재를 연화시키기 위한 소량의 적당한 용매로 적셔진다. 이와 달리, 와이핑 패드 대신에 단단한 마이크로-구조화 표면을 이용할 수도 있다. 단단한 마이크로-구조화 표면을 사용하는 경우에는 마이크로-구조화 표면의 사용 전에 그 하부 지점에 적당량의 용매가 도포된다. 이러한 유형의 부드럽고 용매를 이용한 닦아내기 동작을 사용함으로써, 범프의 크기 및 형상을 크게 변경시키지 않고 범프로부터 언더필 봉입재를 제거할 수 있게 된다. 용매를 이용하여 땜납 범프들을 연마하거나 닦아내는 동작의 예는 이하에서 설명한다.
용매를 이용한 연마의 예
이하에 설명하는 각 예의 경우에는 에폭시 기반의 언더필 봉입재가 사용되었다. 모든 경우에 있어서, 봉입재는 가요성 막 구성을 제공하도록 형성되었다. 모든 재료들은 구형상의 비결정 실리카 파우더를 중량비로 일액형 접착제 고체(one part adhesive solids)에 대해 이액형 충전재(two part filler)의 레벨로 장입하였다. 실리카 파우더는 공칭적으로 직경이 2∼10 미크론인 크기를 갖는 것이었다. 이하에서 설명하는 모든 예에서 접착제 고체는 주로 비작용성인 열가소성 성분과 에폭시를 혼합하여 주로 만들었다. 에폭시:열가소성 성분의 비율은 7:3 내지 8:2의 범위로 하였다. 모든 경우에 있어서, 접착제에 대한 용매로서는 아세톤을 사용하였다. 사용되는 특수한 접착제 언더필재용으로 적당하기만 하다면 다른 적합한 용매를 사용하는 것도 가능하다.
예 1 :(비교예, 건식 삭마)
대략 2 x 2 인치의 크기를 갖고 9 x 9 범프 형성 칩의 어레이를 포함하는 실리콘 피스를 사용하였다. 땜납 범프는 직경이 약 100 미크론이고 공융 63-37 Sn-Pb 합금으로 구성되었다. 각 칩은 주변 어레이에서 68개의 범프가 형성되어 있다. 칩들은 열 적층 공정을 이용하여, 초기 두께가 100 미크론보다 약간 더 큰 비경화 일액형 에폭시 기반 접착제로 미리 봉입되었다.
미리 봉입된 웨이퍼 섹션은 그 범프 형성 측면이 알루미늄 퍽에 부착되었고, 그 다음에 상기 알루미늄 퍽의 표면이 미국 오하이오주 웨스트레이크에 소재하는 Struers, Inc.에서 제조한 스트루어스 야금술 세련기(Struers Metallurgical polishing machine)를 향하도록 배치하였다. 직경이 8인치인 턴테이블에는 단일편의 1200 그릿 에모리 페이퍼(Emory paper)를 설치하였다. 웨이퍼 섹션은 5N의 전체 힘으로 에모리 페이퍼와 접촉하도록 배치하였다. 턴테이블과 웨이퍼 섹션은 윤활제를 적용하지 않고 35초 동안 150 rpm으로 독립적으로 회전시켰다.
건식 삭마 동작 후에 접착제 표면은 매우 부드럽게 되었다. 전체는 아니지만 많은 땜납 범프들이 노출되었다. 접착제의 두께 윤곽이 도 10에 도시한 바와 같이 왕관 모양으로 벗겨졌다. 도 11의 사진은 범프의 바람직하지 않은 평탄화와, 접착제 층에 포획된 땜납 부스러기 및 잔류 삭마 매질로부터 유발된 오염 형적을 나타내고 있다.
예 2 :(비교예, 플라즈마 에칭)
단일 칩을 비경화 일액형 에폭시 기반 접착제 막과 함께 적층하였다. 칩은 직경이 약 100 미크론인 땜납 범프들을 포함하고 있었다. 접착제는 60℃의 온도에서 손으로 눌러서 적층하였다. 범프 위치들은 눈으로 식별이 가능하였지만 노출되지는 않았다. 13.5 MHz로 동작하고 네트워크 용량에 맞는 500W의 최대 전력을 발생하는 RF형 시스템인, 플라즈마 사이언스사로부터의 Model PS0524 유닛으로 플라즈마 에칭을 시도하였다. 산소 플라즈마를 사용하였다. 칩은 하늘색을 띠는 플라즈마 필드의 중간에 위치시켰다. 완전한 전력의 60% 범위에서 최대 전력을 사용하였고, 칩은 약 15분 동안 노출시켰다. 그 후 접착제 표면을 SEM으로 시험하였다. 표면의 외관은 접착제 매트릭스의 에칭이 조금만 실시되었지만, 실리카 충전재 입자 자체는 에칭이 전혀 없거나 또는 최소의 에칭만이 이루어졌다. 범프들은 면밀하게 시험하여 본 결과, 그 대부분이 실리카 충전재로 덮여 있었고 에칭에 노출된 후에 약간의 접착제 잔류물이 남아 있었다.
예 3 :(본 발명, 와이핑 재료의 효과)
대략 0.8 x 0.8 인치의 크기를 갖고 각각 4 x 4 칩의 어레이를 포함하는 실리콘 피스를 사용하였다. 각각의 칩은 직경이 약 100 미크론인 88개의 공융 SnPb 범프들을 포함하였다. 각 칩 어레이는 미리 절단하지 않았다. 각 칩 어레이는 두께가 약 100 미크론인 비경화 일액형 에폭시 기반 접착제 막으로 가열 적층 공정을 이용하여 미리 봉입되었다.
각각의 칩 어레이에 대하여, 아래의 표 1에 목록된 폴리싱 패드 재료 계열 중의 하나를 이용하여 범프로부터 봉입재의 세정을 시도하였다. 폴리싱 패드 재료는 미국 오하이오주 웨스트레이크에 소재하는 Struers, Inc., 미국 캘리포니아주 랑코 도밍고에 소재하는 Allied High Tech Products, Inc. 및 미국 뉴저지주 어퍼 새들 리버에 소재하는 The Texwipe Company LLC로부터 입수 가능하다.
각각의 실험을 위하여, 폴리싱 패드는 그 사용 직전에 소량의 아세톤으로 약간 적셨다. 폴리싱 패드의 상부에 어떤 남아있는 액체가 없도록 주의를 기울였다. 각각의 패드는 스트루어스 야금술 세련기의 턴테이블과 일치하도록 직경이 8인치 크기인 것을 사용하였다. 처리 대상의 칩 어레이의 범프 형성 측면을 83g의 무게로 알루미늄 퍽 위에 배치하고, 그 퍽을 범프 형성 표면이 폴리싱 패드를 향하게 하여 세련기 내에 위치시켰다. 퍽의 무게는 테스트 피스에 인가된 x 축 힘뿐이었다. 턴테이블과 테스트 피스를 표시된 시간 동안 150rpm으로 독립적으로 회전시켰다.
각 샘플에 대하여 접착제 제거의 균일성, 패드에 의해 남겨진 잔류물의 양 및 제거된 접착제의 양을 평가하였다. 접착제 제거의 균일성 및 남겨진 잔류물의 양은 질적으로 평가하였다. 잔류물이 많고 균일성이 나쁜 샘플의 대표적인 사진은 도 12에 나타내었고, 잔류물이 최소이고 균일성이 양호한 샘플의 사진은 도 13에 나타내었다. 모든 결과는 표 1에 나타내었다. 예 3H와 3I는 이들이 최소량의 잔류물을 생성하면서 최상의 균일성을 나타내기 때문에 이 세트 중에서 가장 바람직한 방법으로 식별되었다.
용매를 이용한 연마, 패드 스크리닝 테스트 결과
패드 종류 패드 식별명 연마 시간 (초) 최종 접착제 두께(mm) 패드로부터의 잔류물 양 접착제 표면의 균일성
A 펠트 Allied "Billiard" 25 75 과잉 양호
B 펠트 Allied "Blue Felt" 28 75 최소 양호
C 복합물 Allied "XT" 28 5 과잉 불량
D 페이퍼 Clean Room, Blue, Class 100 과잉 불량
E 기포 Allied "Chem-Pol" 25 75 중간 양호
F 기포 Struers "POCTA" 28 75 중간 불량
G 기포 Struers "POCOA" 28 62 중간 불량
H 직물 Texwipe "TX309" 28 75 최소 양호
I 복합물 Struers "MD Plan" 25 75 최소 양호
예 4 :(본 발명, 접착제 두께의 효과)
예 3H와 3I로부터의 바람직한 패드 재료는 필요한 연마 시간 및 결과적인 두께 균일성에 대한 접착제 두께의 효과 및 웨이퍼에 도포된 봉입재 물질의 표면 외관을 평가하기 위해 사용되었다. 접착제 두께 및 결과적인 필요한 연마 시간을 변경하는 것 외에, 모든 다른 세부는 예 3에서 설명한 것과 같다. 연마가 완료된 후에, 접착제 두께 측정은 각각의 테스트 샘플상의 16개의 칩 각각에 대하여 행하였다. 또한, 표면 매끄러움 및 범프 표면의 상태에 대하여 질적인 판정을 행하였다. 그 결과는 아래의 표 2에 요약하였다. 예 4H에 있어서, 연마 처리는 MD-Plan 만으로 완성할 수 없었는데, 그 이유는 판이 그 하부 지점에 수용될 수 있는 접착제 체적에 비하여 너무 많은 접착제 체적이 나타났기 때문이다. 이 예에서, Texwipe 직물을 사용하는 제2 연마 단계는 범프의 노출을 완료하기 위해 사용되었다.
용매를 이용한 연마, 접착제 두께 효과
패드 ID 초기 접착제 두께(미크론) 소요 연마 시간(초) 최종 접착제 두꼐(미크론) 최종 두께의 표준편차(미크론) 연마 후의 표면 상태 연마 후의 범프 첨두부 상태
A Texwipe "TX309" 90 3 61 9.9 매끄러움 매끄러움, 구형상
B Texwipe "TX309" 100 3 80 6.4 매끄러움 매끄러움, 구형상
C Texwipe "TX309" 116 5 80 6.8 매끄러움 매끄러움, 구형상
D Texwipe "TX309" 125 8 71 11 매끄러움 매끄러움, 구형상
E Struers "MD Plan" 90 10 87.5 2.3 불균일함 약간 평탄함
F Struers "MD Plan" 100 5 87.5 1.2 불균일함 약간 평탄함
G Struers "MD Plan" 116 5 87.5 2.8 매끄러움 약간 평탄함
H Struers "MD Plan" 125 >20 76 6.7 약간 평탄함
예 5 :(본 발명, 웨이퍼 레벨로 연마)
대략 웨이퍼 레벨로 용매를 이용한 연마를 실시하는 능력을 얻기 위해 Texwipe "TX309" 패드 재료를 사용하였다. 이 예에서는 크기가 대략 1.8 x 1.8 인치인 9 x 9 칩 어레이를 사용하였다. 이것은 사용된 야금술 세련기에 성공적으로 배치될 수 있는 최대 웨이퍼 세그멘트이었다. 칩의 종류는 예 3과 예 4에서 사용된 것과 동일하였다. 2개의 상이한 비경화 일액형 에폭시 기반 접착제 막을 예 5A 및 예 5B에 대하여 테스트하였다. 접착제 막 두께는 약 100 미크론이었다. 용매로서는 다시 한번 아세톤을 사용하였다. 용매 이용 연마가 완료되었을 때, 표면 윤곽은 결과적인 접착제 두께에 대한 불균일 정도를 나타내기 위하여 다이얼 인디케이터 판독으로부터 발생되었다. 그 결과를 도 14a 및 도 14b에 도시하였다. 이들 예에서, 연마 후의 언더필 층의 평균 두께는 약 80 미크론이었고, 범프의 높이는 약 100 미크론이었다. 두께 측정치의 표준 편차는 예 5A와 예 5B에 대하여 각각 15 mm와 11 mm로 나타났다.
도 15a∼도 15c 및 도 16a∼도 16c에 도시된 바와 같이, 전술한 예에서 설명한 용매 이용 연마 기술을 이용하여 제조된 집적 회로 칩(420)은 접착제 언더필재 제거 공정에서 크게 바뀌거나 변형되지 않은 땜납 범프(424)들을 갖는다. 처리된 IC 칩(420)은 패시베이션 표면(422)을 구비하고, 그 위에 도전성 범프(424)들이 배치되었다. 패시베이션 표면(422)과 범프(424)들은 접착제 재료(426)에 의해 덮여졌다.
도 15a∼도 15c에 있어서, 도전성 범프(424)들을 구비한 IC 칩(420)은 두께가 범프(424)의 높이와 같거나 더 큰 접착제 층(426)으로 덮여졌다. 접착제 재료(426)는 범프(424)들을 덮고, 패시베이션 표면(422)과 실질적으로 평행한 노출된 1차 표면(430)을 갖는다. 도 15b에 도시된 바와 같이, 폴리싱 패드(432)는 접착제(426)를 연화시키기 위한 적당한 용매에 의해 적셔진다. 그 다음에, 연화된 접착제는 범프(424)의 둥근 윤곽이 노출될 때까지 폴리싱 패드(432)로 닦아내거나 연마하여 제거된다. 범프(424)들이 노출된 후에, 이 범프들은 예를 들면 도 2a 및 도 2b에서 도시한 바와 같이, 삭마 언더필재 제거 기술에 대하여 전술한 것과 동일한 방법으로 인쇄 회로 기판에 접착될 수 있다.
도 16a∼도 16c에 있어서, 접착제 재료(426)는 그 두께가 범프(424)의 높이보다 작다. 그 결과, 접착제(426)의 노출된 표면은 범프(424)와 대응하는 복수의 접착제 돌기(428)들을 갖는다. 돌기(428)들은 범프(424)들을 덮고 범프(424)들 사이에 위치한 실질적인 1차 접착제 표면(430)으로부터 외부로 돌출한다. 폴리싱 패드(432)는 아세톤 또는 접착제(426)를 연화시킬 수 있는 다른 용매와 같은 적당한 용매(434)로 적셔진다. 용매(434)는 도 16c에 도시된 바와 같이 폴리싱 패드(432)가 범프(424)의 둥근 윤곽을 해치지 않고 접착제(426)를 제거할 수 있도록 접착제(426)를 연화시킨다. 전술한 바와 같이, 범프(424)들이 노출되면, 접착제(426) 및 노출된 범프(424)들을 보호하기 위하여 박막, 테이프 또는 다른 보호용 커버를 칩(420)에 도포할 수 있다.
도 15a∼도 15c 및 도 16a∼도 16c에 도시된 바와 같이, 폴리싱 패드(432)를 용매(434)와 함께 사용하면 범프(424)의 노출 영역(436)을 본래의 둥근 형상으로 유지할 수 있다. 범프의 둥근 윤곽을 유지하는 것은, 접착 공정 중에 범프(424)의 변형이 더 쉬워지기 때문에 접착 공정에 있어서 부가적인 이익을 제공한다. 전술한 바와 같이, 범프(424)들을 변형시킴으로써 IC 칩(420)과 기판 사이의 거리가 단축되고, 접착제가 충분히 젖어서 기판 회로 지형을 완전하게 봉입할 수 있게 된다. 변형 공정 중에, 땜납 범프(424)의 표면은 부서져서 기판에의 접속을 위한 비산화된 깨끗한 땜납을 노출시키고, 이것에 의해 IC 칩과 기판간의 접착이 더 양호하게 된다.
위의 설명으로부터 알 수 있는 바와 같이, 여기에서 설명하는 용매 이용 연마 기술은 기타의 접착제 봉입물 제거 기술보다도 현저한 장점을 제공한다. 용매 이용 연마 기술은 땜납 범프들이 회로 기판에 접속되기 전에 변형되지 않은 채로 유지될 수 있기 때문에 땜납 범프들의 균일성을 더 높게 하고 땜납 범프들에 의해 형성된 상호 접속의 신뢰도를 더 높인다.
웨이퍼에 접착제를 도포하기 위해 다른 기술을 사용하는 것도 예상할 수 있다. 예를 들면, 접착제는 핫 멜트로서 코팅될 수도 있고 용액으로부터 코팅될 수도 있다. 부가적으로, 전술한 방법은 범프들로부터 접착제의 일부를 제거하여 앞에서 설명한 바와 같이 노출된 접촉 영역을 발생하는 단계를 또한 포함할 수 있다.
지금까지의 설명과 관련하여, 본 발명의 범위로부터 일탈함이 없이, 사용되는 구성 재료 및 부품의 형상, 크기 및 구성 등 세부 사항은 여러가지로 변경할 수 있다는 것을 이해하여야 한다. 이 명세서에서 설명한 실시예들은 단순히 예시적인 것으로만 생각하여야 하고, 본 발명의 진정한 범위 및 정신은 이하의 청구범위에 기재한 바와 같이 넓은 의미로 해석되어야 한다.

Claims (23)

  1. 복수의 도전성 범프를 갖는 범프 형성 측면을 포함하는 집적 회로 칩을 회로 기판에 접속하는 방법에 있어서,
    집적 회로 칩의 상기 범프 형성 측면에 접착제를 직접 도포하는 단계와;
    상기 도전성 범프의 접촉 영역을 노출시키도록 상기 접착제의 일부를 제거하는 단계와;
    상기 범프가 상기 집적 회로 칩과 상기 회로 기판 사이에서 전기적 접속을 제공하고 상기 접착제가 상기 집적 회로 칩과 상기 회로 기판 사이에서 접착을 형성하도록, 상기 집적 회로 칩의 상기 범프 형성 측면을 상기 회로 기판에 배치시키는 단계를 포함하며,
    상기 접착제의 일부는 용매로 상기 접착제를 연화시킴으로써, 그리고 상기 도전성 범프로부터 상기 연화된 접착제를 닦아냄으로써 제거되는 것을 특징으로 하는 집적 회로 칩을 회로 기판에 접속하는 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 집적 회로 칩을 제조하는 방법에 있어서,
    복수의 도전성 범프를 갖는 범프 형성 측면을 포함하는 웨이퍼를 제공하는 단계와;
    상기 도전성 범프가 접착제로 오버코팅되도록 상기 웨이퍼의 상기 범프 형성 측면에 접착제를 도포하는 단계와;
    접착제가 도포되어 있는 웨이퍼를 개개의 집적 회로 칩으로 절단하는 단계를 포함하며,
    상기 접착제를 도포하는 상기 단계 이후와 상기 웨이퍼를 절단하는 상기 단계 이전에,
    용매로 상기 접착제를 연화시키는 단계와;
    상기 도전성 범프의 접촉 영역을 노출시키기 위하여 상기 오버코팅된 도전성 범프의 첨두부로부터 상기 연화된 접착제를 닦아내는 단계를 더 실행하는 것을 특징으로 하는 집적 회로 칩의 제조 방법.
  9. 제8항에 있어서, 상기 오버코팅된 도전성 범프의 첨두부로부터 상기 연화된 접착제를 닦아내는 상기 단계 이후에, 상기 도전성 범프의 노출된 접촉 영역은 둥근 윤곽을 갖는 것인 방법.
  10. 제8항에 있어서, 상기 접착제는, 핫 멜트로서 상기 접착제를 코팅하는 것, 용액으로부터 상기 접착제를 코팅하는 것, 적층 공정에서 박막으로서 상기 접착제를 접착하는 것, 및 박막으로서의 상기 접착제를 상기 웨이퍼의 상기 범프 형성 측면 또는 상기 집적 회로 칩 상에 누르는 것의 그룹으로부터 선택된 기술에 의해 도포되는 것인 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제8항에 있어서, 상기 접착제의 상기 오버코팅 부분을 제거한 후에, 상기 도전성 범프의 상기 노출된 접촉 영역과 상기 접착제의 1차(primary) 노출된 표면 사이에 높이 차이가 존재하는 것인 방법.
  15. 제8항에 있어서, 상기 접착제의 상기 오버코팅 부분을 제거한 후에, 및 상기 웨이퍼를 절단하기 전에, 상기 접착제와 상기 노출된 접촉 영역 위에 보호용 커버가 배치되는 것인 방법.
  16. 집적 회로 칩에 있어서,
    복수의 도전성 범프가 위에 배치된 패시베이션(passivation) 표면을 가진 범프 형성 측면과;
    상기 집적 회로 칩의 상기 범프 형성 측면을 덮는 접착제 층을 포함하고, 상기 접착제는 상기 패시베이션 표면과 실질적으로 평행한 1차 표면을 구비하고, 상기 도전성 범프는 상기 접착제에 의해 덮이지 않은 노출된 접촉 영역을 구비하며,
    상기 도전성 범프의 상기 노출된 접촉 영역은 둥근 윤곽을 갖는 것인 집적 회로 칩.
  17. 제16항에 있어서, 상기 접착제의 상기 1차 표면은 연마되는(polished) 것인 집적 회로 칩.
  18. 삭제
  19. 제16항 또는 제17항에 있어서, 상기 도전성 범프의 일부는, 상기 도전성 범프의 상기 둥근 윤곽과 상기 접착제의 상기 1차 표면 사이에 높이 차이가 존재하도록, 상기 접착제의 상기 1차 표면으로부터 외측으로 돌출하는 것인 집적 회로 칩.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020037005262A 2000-10-17 2001-01-25 플립칩 접착을 위한 선-언더필드된 땜납 범프형 웨이퍼의 용매를 이용한 연마 KR100801945B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/690,600 US7170185B1 (en) 1997-12-08 2000-10-17 Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding
US09/690,600 2000-10-17
PCT/US2001/002385 WO2002033750A1 (en) 2000-10-17 2001-01-25 Solvent assisted burnishing of pre-underfilled solder-bumped wafers for flipchip bonding

Publications (2)

Publication Number Publication Date
KR20030060913A KR20030060913A (ko) 2003-07-16
KR100801945B1 true KR100801945B1 (ko) 2008-02-12

Family

ID=24773130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037005262A KR100801945B1 (ko) 2000-10-17 2001-01-25 플립칩 접착을 위한 선-언더필드된 땜납 범프형 웨이퍼의 용매를 이용한 연마

Country Status (5)

Country Link
EP (1) EP1327264A1 (ko)
JP (1) JP5090610B2 (ko)
KR (1) KR100801945B1 (ko)
CN (1) CN1270375C (ko)
WO (1) WO2002033750A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092310A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 封止樹脂付突起電極付ｉｃチップとその製造方法
JP2003092311A (ja) * 2001-09-17 2003-03-28 Nagase & Co Ltd 突起電極付ｉｃチップの実装方法
US20050129977A1 (en) 2003-12-12 2005-06-16 General Electric Company Method and apparatus for forming patterned coated films
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2006140432A (ja) * 2004-10-15 2006-06-01 Nippon Steel Corp ウェハレベルパッケージの製造方法
DE102005046280B4 (de) 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
DE102006009478A1 (de) * 2006-02-27 2007-08-30 Infineon Technologies Ag Verfahren und Substrat zum Flip-Chip-Bonden und Halbleiterbauelement
JP4789190B2 (ja) * 2006-03-29 2011-10-12 新日鐵化学株式会社 バンプを備えた半導体装置の製造方法
US7867793B2 (en) * 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
JP5152157B2 (ja) * 2009-11-16 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012039045A (ja) * 2010-08-11 2012-02-23 Nec Embedded Products Ltd パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法
JP5662855B2 (ja) * 2011-03-25 2015-02-04 株式会社日立製作所 プリント基板の製造装置および製造方法
WO2016154191A1 (en) * 2015-03-24 2016-09-29 Chen Zhijin Two-part urethane adhesive
US10163847B2 (en) * 2017-03-03 2018-12-25 Tdk Corporation Method for producing semiconductor package
JP7382708B2 (ja) * 2018-06-29 2023-11-17 リンテック株式会社 実装方法
US11404600B2 (en) 2019-06-11 2022-08-02 Meta Platforms Technologies, Llc Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
US11575069B2 (en) 2019-06-11 2023-02-07 Meta Platforms Technologies, Llc Employing deformable contacts and pre-applied underfill for bonding LED devices via lasers
CN115938963B (zh) * 2023-03-13 2023-05-23 深圳市光为光通信科技有限公司 一种基于硅基光电子集成芯片的光电共封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992018600A1 (en) * 1991-04-10 1992-10-29 Minnesota Mining And Manufacturing Company Low voc cleaning compositions and methods
WO1999030362A1 (en) * 1997-12-08 1999-06-17 Minnesota Mining And Manufacturing Company Method and apparatuses for making z-axis electrical connections
EP0969058A2 (en) * 1998-07-02 2000-01-05 National Starch and Chemical Investment Holding Corporation Method of making encapsulated electronic component with reworkable package encapsulants

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108210A (ja) * 1989-09-21 1991-05-08 Hitachi Chem Co Ltd 異方導電性樹脂フィルム成形物の製造方法
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH09330992A (ja) * 1996-06-10 1997-12-22 Ricoh Co Ltd 半導体装置実装体とその製造方法
JP3137322B2 (ja) * 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JPH10242211A (ja) * 1996-12-24 1998-09-11 Nitto Denko Corp 半導体装置の製法
JP3326382B2 (ja) * 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法
JP2000040711A (ja) * 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2000077472A (ja) * 1998-09-01 2000-03-14 Hitachi Chem Co Ltd 半導体装置
JP4249827B2 (ja) * 1998-12-04 2009-04-08 株式会社ディスコ 半導体ウェーハの製造方法
JP4598905B2 (ja) * 1999-01-29 2010-12-15 フリースケール セミコンダクター インコーポレイテッド 半導体素子の製造方法
JP3413120B2 (ja) * 1999-02-23 2003-06-03 ローム株式会社 チップ・オン・チップ構造の半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992018600A1 (en) * 1991-04-10 1992-10-29 Minnesota Mining And Manufacturing Company Low voc cleaning compositions and methods
WO1999030362A1 (en) * 1997-12-08 1999-06-17 Minnesota Mining And Manufacturing Company Method and apparatuses for making z-axis electrical connections
EP0969058A2 (en) * 1998-07-02 2000-01-05 National Starch and Chemical Investment Holding Corporation Method of making encapsulated electronic component with reworkable package encapsulants

Also Published As

Publication number Publication date
CN1270375C (zh) 2006-08-16
JP2004512684A (ja) 2004-04-22
EP1327264A1 (en) 2003-07-16
KR20030060913A (ko) 2003-07-16
WO2002033750A1 (en) 2002-04-25
JP5090610B2 (ja) 2012-12-05
CN1470068A (zh) 2004-01-21

Similar Documents

Publication Publication Date Title
US7170185B1 (en) Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding
KR100801945B1 (ko) 플립칩 접착을 위한 선-언더필드된 땜납 범프형 웨이퍼의 용매를 이용한 연마
JP4609617B2 (ja) 半導体装置の実装方法及び実装構造体
KR101131366B1 (ko) 반도체 디바이스의 제조 방법 및 접착 필름
US6060373A (en) Method for manufacturing a flip chip semiconductor device
JP3507349B2 (ja) 弾性重合体を含む半導体集積回路素子の製造方法
US8541291B2 (en) Thermo-compression bonded electrical interconnect structure and method
JP4983181B2 (ja) 半導体装置の製造方法
US20070102827A1 (en) Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
US9202714B2 (en) Methods for forming semiconductor device packages
JPH07231011A (ja) 導電性接着剤による直接チップ付着
JP2020161848A (ja) 半導体装置及びその製造方法
JP2004072116A (ja) 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ
JP3450236B2 (ja) 半導体装置及びその製造方法
CN1645597B (zh) 半导体器件及其制造方法
KR20070012237A (ko) 언더필이 코팅된 반도체 상의 솔더 범프를 노출시키는 방법
JPH11274241A (ja) 半導体装置の製造方法
JP4337358B2 (ja) 積層用中間配線部材、配線板及びそれらの製造方法
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
JP4288912B2 (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP2006156794A (ja) 半導体装置の接合方法及び接合構造
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP7472484B2 (ja) 複合配線基板及び複合配線基板の製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2001185577A (ja) 電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee