JPH07231011A - 導電性接着剤による直接チップ付着 - Google Patents

導電性接着剤による直接チップ付着

Info

Publication number
JPH07231011A
JPH07231011A JP6324501A JP32450194A JPH07231011A JP H07231011 A JPH07231011 A JP H07231011A JP 6324501 A JP6324501 A JP 6324501A JP 32450194 A JP32450194 A JP 32450194A JP H07231011 A JPH07231011 A JP H07231011A
Authority
JP
Japan
Prior art keywords
adhesive
substrate
chip
conductive
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6324501A
Other languages
English (en)
Other versions
JP2596721B2 (ja
Inventor
Richard B Booth
リチャード・ビィ・ブース
Michael A Gaynes
マイケル・エイ・ガイネス
Robert M Murco
ロバート・エム・マルコ
Viswanadham Puligandla
ビスワナダム・パリガンデラ
Judith M Roldan
ジュデス・エム・ロルダン
Ravi Saraf
ラビ・サラフ
Jerzy M Zalesinski
ジャージィ・エム・ザレシンスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07231011A publication Critical patent/JPH07231011A/ja
Application granted granted Critical
Publication of JP2596721B2 publication Critical patent/JP2596721B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

(57)【要約】 【目的】 熱可塑性で等方性の導電性接着剤を使用し、
フリップ・チップを基板に取付けるプロセスを提供する
こと。 【構成】 直接チップ付着（ＤＣＡ）によるカード・ア
センブリのための単純なプロセスにおいて、導電性接着
剤を使用する。絶縁性の熱可塑性層及び導電性の熱可塑
性突起を有する中間ウエハ製品を生成する。ウエハを切
断してチップを形成した後、チップが熱と圧力により、
導電性の熱可塑性突起に適合する導電性パッドを有する
チップ・キャリアに取付けられる。リワークの際、チッ
プは熱により容易に除去され、置換される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に電子回路の製造に
関し、特に、リワーク（rework）可能な導電性接着剤を
使用する直接チップ取付け（ＤＣＡ：Direct Chip Atta
chment）によるカード・アセンブリのためのモジュール
構造及び単純なプロセスに関する。
【０００２】
【従来の技術】直接チップ取付け（ＤＣＡ）として、カ
ード・アセンブリ取付けプロセスが存在する。特定の転
写印刷（decalcomania）が、チップ・パッド・フットプ
リントに対応するめっきされたはんだパターンにより製
造される。これらの転写印刷はチップ・キャリアの目的
のフットプリント上に正確に位置決めされ、続いてリフ
ロー炉内ではんだがキャリア・サイトに付着される。次
にはんだ付けパッドが同一平面を形成するように機械的
に平面化され、最後にチップが配置され、リフローされ
る。
【０００３】はんだ合金はコンポーネントをキャリアに
相互接続するために広く使用されている。はんだ合金の
好ましくない特性として、高温結合、クリーニング／残
留物、疲労寿命及び鉛（Ｐｂ）の環境区分が含まれる。
【０００４】Mooreらによる米国特許第５１２０６７８
号は、ポリマ・フィルム（polymer film）により強化さ
れる相互接続により、集積回路コンポーネントを基板に
はんだでアセンブリする方法を開示する。この方法はボ
ール・グリッド・アレイを熱硬化性接着剤によりカプセ
ル化するが、熱硬化材料はリワーク可能でない。
【０００５】はんだＤＣＡの代替として導電性接着剤に
よる接着がある。幾つかの導電性接着剤を用い、おのお
のの中心から０．００８インチ（０．２ｍｍ）の間隔に
０．００４インチ（０．１ｍｍ）のパターンをスクリー
ン印刷することが可能である。
【０００６】Estesによる米国特許第５０７４９４７号
及びGrubeによる米国特許第５０８６５５８号は、導電
性ポリマ材料を用い、フリップ・チップ（flip chip）
を基板に取付ける技術を開示する。上記全ての特許が本
発明において参照される。
【０００７】
【発明が解決しようとする課題】本発明の目的は、熱可
塑性で等方性の導電性接着剤を使用し、フリップ・チッ
プを基板に取付けるプロセスを提供することである。
【０００８】本発明の別の目的は、現状の接着剤応用技
術により、導電性接着剤を用いるＤＣＡ接着用のウエハ
を作成する方法を提供することである。
【０００９】
【課題を解決するための手段】本発明の好適な実施例に
よれば、熱可塑性接着剤がウエハのパッド・サイドに付
着される、２パス・スクリーン・プロセスが提供され
る。この２パス・プロセスは２つの方法のいずれかによ
り達成され、第１の方法では、１パス目に導電性の熱可
塑性接着剤がチップ・ボンド・パッドに付着され、２パ
ス目では、絶縁性の熱可塑性接着剤が同一ウエハ表面の
非導電性領域に付着される。第２の方法では、主にパス
の順序が異なるだけである。
【００１０】本発明の第２の好適な実施例では、基板へ
の接続に備え、個々のチップが熱可塑性接着剤が粘着状
態になる温度に加熱される。配置と接続が１工程で達成
され、チップ上の電気パッドと基板とが、導電性接着剤
により相互接続される。
【００１１】アセンブリ・プロセスは配置、結合及びカ
プセル化を１工程で達成し、リワーク可能である。この
プロセスは、ＤＣＡのために基板上にチップ・サイトを
用意する、通常、要求される多くの工程を必要としな
い。このプロセスではまた、はんだリフロー、２種のフ
ラックス添加、取付け後クリーニング、熱硬化性カプセ
ル剤の添加及び硬化の必要もない。
【００１２】
【実施例】図１を参照すると、基板１が示される。基板
は集積回路を有するウエハまたはチップ、或いはチップ
・キャリア・モジュールまたは回路基板／カードなどの
集積回路チップが付着される基板（セラミック、有機材
料または可撓性材料）などである。特定の実施例では、
本発明による第１の方法を実施する前に、ウエハは集積
回路が形成された複数のチップ・サイトを有する。各チ
ップ・サイトは薄い導電性の金属コンタクト８のマトリ
ックスを含む。本発明による処理の後、ウエハは個々の
チップに切断される。図２では、絶縁性の熱可塑性接着
剤２がコンタクト・パッド８が配置されている基板１の
表面に加えられる。絶縁性接着剤２が焼成または加熱さ
れた後、様々な方法により、各金属パッドにおいて、ホ
ール３が絶縁性接着剤層２内に形成される。こうした方
法には、以下のものが含まれる。 １．接着剤材料を基板１上にスピン・コーティングし、
乾燥し、次にパッド領域８内の材料をレーザ除去（lase
r Oblation）して、ホール３を形成する。 ２．ホール３が予めパンチング加工され、乾燥絶縁性接
着剤フィルムを、直接基板１に接着する（パンチングの
間に硬い裏材が必要となることがある）。 ３．チップ・ボンド・パッド８を除く基板表面上のあら
ゆる箇所に、絶縁性接着剤を配置するようにスクリーン
印刷し、次に乾燥する。
【００１３】次にホール３は導電性の熱可塑性接着剤に
よって充填され、次に導電性接着剤を乾燥するために、
８０℃乃至１５０℃程度（好適には約１２０℃）の温度
で焼成または加熱する。
【００１４】図４は第１の方法の流れ図を示す。第１の
工程３１では、基板を絶縁性接着剤で塗布し、硬化す
る。その後、工程３２で、ホールが絶縁層内に切り込ま
れる。最後に工程３３で、ホールが導電性接着剤で充填
され、導電性接着剤が乾燥される。
【００１５】図５乃至図７は本発明による第２の方法を
表す。図５は、処理前の導電性金属パッド８を有する基
板１の断面図を示す。図６では、導電性接着剤の突起
（bump）またはペグ（peg）４が基板１に付加される。
好適には、突起はマスク・スクリーニング（mask scree
ning）により付着される。導電性の熱可塑性材料が、接
合を支援するために、第１の基板が付着される別の基板
上の導電性金属パッド８のマトリックスに付加されても
よい。次に導電性の熱可塑性材料は乾燥される。絶縁性
接着剤２がウエハの導電性接着剤４の突起またはペグ間
に付着され、図７に示されるように基板の全表面を覆う
複合構造５を形成する。絶縁性接着剤ペーストを加える
前に、導電性の突起をＡｇなどの低融点金属でめっきし
（無電解めっき、電気めっきまたは蒸着による）、絶縁
性接着剤との相互作用（例えばペグの溶解）を阻止する
ようにしてもよい。この製品は絶縁性の熱可塑性材料を
乾燥するように焼成される。
【００１６】絶縁性接着剤を付着する以前に、基板上に
PSR-4000またはVACRELなどのはんだレジスト（プロコー
ト）層が設けられてもよい。またポリイミドまたは窒化
物などの不動態層（passivation layer）をチップ上に
設けてもよい。絶縁性接着剤は、チップをキャリア基板
に単一の接着剤層で確実に接合するために、これらのチ
ップ及びキャリア表面と相容性でなければならない。
【００１７】この第２の方法では、絶縁性接着剤は予め
パンチング済みのフィルムを接着するか、スクリーン印
刷によるか或いは流体状ペーストまたはエマルジョンを
直接基板表面上に拡散すること（例えばスピン・コーテ
ィング）により付着されることができる。
【００１８】図８は第２の方法の流れ図を示す。最初の
ステップ８１では、導電性の熱可塑性接着剤のペグをウ
エハ上のチップ・パッド・サイトに追加する。次にステ
ップ８２で、絶縁性接着剤層をペグの周辺に設ける。
【００１９】図９は、上記第１または第２の方法により
生成される最終製品の断面図を示す。図示のように、導
電性接着剤４は絶縁性接着剤２により取囲まれ、複合接
着剤構造５が基板の全表面を覆う。この段階において、
導電性接着剤が周囲の絶縁性接着剤のレベルよりも突き
出て、ホールが導電性接着剤の突起またはペグよりも大
きな直径を有するかもしれないが、導電性接着剤の量は
付着の際に、２つの接着剤が完全にチップと基板との間
の空間を充填するように、ホールとほぼ同じであるべき
である。図１０は、チップ６に切断される以前の複合熱
可塑性層５を有するウエハ１を表す。熱可塑性接着剤の
厚さは、基板（例えばＦＲ−４回路基板）のたわみ及び
金属パッドの高さを補償するように、また良好な隙間の
無い接着を形成するように、十分厚くなければならな
い。その厚さはセラミック及び可撓性の基板では１ミル
乃至５ミル（０．０２５ｍｍ乃至０．１２７ｍｍ）であ
り、チップをＦＲ−４などの有機基板に取付けるために
は３ミル乃至８ミル（０．０７６ｍｍ乃至０．２０３ｍ
ｍ）であることが望ましい。
【００２０】上述の説明から理解されるように、ウエハ
内のチップは、接着剤をウエハのパッド・サイトに付着
する２パス・スクリーン・プロセスでもって、導電性接
着剤を用いて形成される。工程の順序は制御されない。
最初のパスでは絶縁性接着剤または導電性接着剤のいず
れかが、チップ・ボンド・パッドに付着される。２番目
のスクリーニングでは、もう一方の、つまり、導電性ま
たは絶縁性の充填剤を含む同一または類似の接着剤ペー
ストが、同一基板表面に付着される。絶縁性接着剤への
絶縁性充填剤の追加は、熱膨張係数（ＣＴＥ）による必
要に応じて任意選択可能である。各スクリーニングの
後、溶剤は焼成または真空焼成工程において取除かれ
る。完成したウエハは次に切断される。
【００２１】絶縁性の熱可塑性接着剤は、次に述べるポ
リマ系の１つから好適には選択された、ドライで完全に
重合された絶縁性接着剤であり、好適にはセラミック粒
子、水晶、またはガラスなどの絶縁性の固体により充填
される。好適な絶縁性ポリマ系は、熱可塑性ポリマ、共
重合体（copolymer）、または混合体を含む。ポリマの
例には、ナイロン、ポリスルホン、ポリエステル、可撓
性且つ可溶性のポリイミド及びシロキサンが含まれる
が、これらに限るものではない。共重合体はランダム若
しくはセグメント化された、またはブロック共重合体を
含み、例えばエチレンと酢酸ビニルからなる（ＥＶ
Ａ）、シロキサンとアリルエーテル、ポリイソシアナー
トとポリエーテルまたはポリエステルのセグメントから
なるポリウレタンなどからなる。混合体は２つ以上のポ
リマまたは共重合体からなり、例えばポリエチレンとエ
チレン−アセタート共重合体、ＥＶＡとポリ塩化ビニル
（ＰＶＣ）、ポリエステルとＰＶＣなどがある。導電性
熱可塑ポリマ系は、完全に重合された、上述の熱可塑ポ
リマ系と、Ａｕ、Ａｇ、Ｐｄ或いはそれらの酸化されに
くい貴合金からなるかまたは被覆された、導電性の粒子
とから形成される。付着用ペーストを形成するために、
完全に重合された熱可塑ポリマ系及び充填剤が溶剤で希
釈されるか、液体と混合されエマルジョンを形成する。
付着後、材料が高温に加熱され、乾燥するまで（粘着性
を失うまで）溶剤または液体は蒸発される。チップを基
板に接合するために、接着剤は粘着状態になるまで、転
移温度よりも十分高く加熱される。絶縁性及び導電性接
着剤材料は、好適には、取付け処理の間に相容性となる
ように選択される。熱可塑性材料は、それぞれが互いの
特性に悪影響を及ぼさないように、化学的に相容性でな
ければならず、それらが強度を得るよう、硬く接着され
ることが望ましい。また両熱可塑性材料の特性が、応力
を最小化するようにほぼ同じ熱膨張係数を示し、更に乾
燥温度範囲と接着温度範囲とがオーバラップするよう
に、ほぼ同じであることが望ましい。
【００２２】図１１は、チップ・キャリア上に配置され
るチップを形成する方法の流れ図であり、ウエハ状態か
ら始まる。図示のように、ウエハが参照番号１１１で示
される方法Ｉか参照番号１１２で示される方法ＩＩのい
ずれかにより用意される。前者では、絶縁性の熱可塑性
接着剤ペーストがウエハに加えられ、乾燥され（但し、
ウエハに直接接着されるパンチング済みのドライ・フィ
ルム接着剤として加える以外）、次に導電性の熱可塑性
接着剤ペーストが、絶縁性接着剤内に形成されたホール
に加えられる。後者では、接着剤ペーストの導電性ペグ
がウエハに付加され、乾燥され、次に絶縁性の熱可塑性
ペーストが、導電性の熱可塑性ペグ間の間隙が充填する
ように加えられる。方法Ｉまたは方法ＩＩのいずれかに
続き、工程１１３でウエハはチップに切断される。チッ
プは工程１１４で型内に配置され、その型が工程１１５
でチップ・キャリアに対して押圧され、加熱される。工
程１１６で型が除去されると、チップがチップ・キャリ
ア上に付着して残る。このプロセスの任意選択可能な工
程では、導電性の熱可塑性接着剤をチップ・キャリア上
のパッドに追加し、型及びチップをチップ・キャリアに
対して押圧する以前に、任意選択の接着剤を乾燥させ
る。
【００２３】これまでに述べられていない別の製造方法
では、絶縁性接着剤をチップ・キャリアに付着し、導電
性接着剤の突起をチップに付着する。マッチング・ピー
スを適合させた後、熱と圧力が他の方法により加えられ
る。また導電性接着剤と絶縁性接着剤の両方が、方法Ｉ
又は方法ＩＩによりチップ・キャリアに付着され、その
ような処理を施されたチップ・キャリアにチップを、熱
と圧力を加えて付着してもよい。更に絶縁性接着剤と導
電性接着剤がチップ・キャリアに付着され、更に導電性
接着剤がチップ上の金属コンタクト・パッドに付着され
てもよい。
【００２４】図１２は、チップを図１３に表されるチッ
プ・キャリアに付加する時に使用される型１０を示す。
チップ・キャリア１２は、チップ・キャリアに付着され
るチップ６内の導電性接着剤の突起４に適合する導電性
パッドを有する。チップ６は型上のくぼみ１３内に配置
される。型１０は次にチップ・キャリア１２に対して押
圧され、加熱される。型が除去されるとチップがチップ
・キャリアに付着して残る。図１４は、アセンブリ後に
プリント・チップ・キャリアに付着した単一のチップを
示す。ここではチップ６がチップ・キャリア１２に付着
され、絶縁性の熱可塑性接着剤２の層が、導電性の熱可
塑性接着剤４の突起間の間隙を充填する。電気的に絶縁
性の熱可塑性接着剤は、対向する金属コンタクト対の間
を接着して接続する導電性接着剤のペグ周辺のチップ付
着サイトとチップとの間の空間を完全に充填する。
【００２５】このプロセスははんだの必要を除去するこ
とにより、キャリアに実装されるチップの大量生産を単
純化する。また熱可塑性接着剤はリワーク可能なので、
チップの置換えが可能になる。リワーク方法は図１５に
示される流れ図で表される。これは熱可塑性接着剤なの
で、リワークは比較的単純で安価である。チップ・キャ
リア内の単一のチップを置換するために、その単一のチ
ップに適合する型が工程１５１でチップ上に配置され
る。型は工程１５２において加熱され、次に除去され、
それと一緒にチップが取出される。残りの接着剤につい
ても、接着剤系に依存する既知の溶剤を用い、除去する
必要が生じることがある。次に新たなチップが単一のチ
ップ型内に配置され、プリント・チップ・キャリアの元
のアセンブリの場合と同様に、加熱されながら基板に対
して押圧され、基板に取付けられる。これは特に、チッ
プをキャリアへアセンブリする他の方法では見られない
本発明の有用な特徴である。他のチップ取付け技術で
は、チップ・キャリアの単一のチップが不良のとき、ほ
とんどの場合、全部が置換されなければならない。他の
場合では、不良チップを除去した後に、チップ・キャリ
ア上に残る熱硬化性のポリマを充填する関連プロセスが
存在する。本発明によるプロセスは、チップの置換を単
純で経済的に実施可能なプロセスにする。
【００２６】チップ・サイズ及びキャリア表面の平面性
によっては、キャリア・パッド上に導電性接着剤を同様
にスクリーニングして付与し、この接着剤を接続（熱接
着）以前に乾燥する工程が任意選択可能である。
【００２７】チップ・キャリアまたは回路基板へのチッ
プの接合に備え、個々のチップが、熱可塑性接着剤が柔
らかな粘着性状態となるように転移温度よりも十分に高
い温度に加熱される。キャリア・チップ・サイトの表面
も同様に加熱される。一般的に加熱温度は、１５０℃乃
至３００℃である。自動チップ実装ツールを用い、チッ
プを拾い、キャリアのチップ・サイト上に配置すること
も可能である。配置及び接着は１つの工程で実施され
る。接着は温度と圧力が維持されて完成する。実装ツー
ルは必要時間（例えば数秒）の期間、要求される接着負
荷（例えば３０ｐｓｉ以上）を加えるようにセットされ
る。チップ及びキャリアの電気パッドは、導電性接着剤
により相互接続される。絶縁性接着剤はチップをキャリ
ア表面に機械的に結合する。
【００２８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２９】（１）直接チップ取付け用の導電性相互接
続マトリックスを有する集積回路チップであって、上記
マトリックスが、上記チップの主表面上の薄い導電性金
属パッドのマトリックスと、乾燥熱可塑性接着剤層と、
を含み、上記乾燥熱可塑性接着剤層が、上記の各金属パ
ッド上に付着される導電性接着剤の突起と、上記導電性
の突起の周辺を充填し、上記突起周辺に単一の構造を形
成するように、上記突起間の上記チップ表面を覆い、且
つ該チップの表面からチップ付着用の露出表面まで広が
り、絶縁性接着剤と、を含む、集積回路チップ。 （２）上記絶縁性接着剤が絶縁性の熱可塑性材料と、上
記接着剤の熱膨張係数を制御するための固体の絶縁性充
填剤とを含む、上記（１）記載のＣ集積回路チップ。 （３）上記絶縁性充填剤がガラスまたはセラミック粒子
を含む、上記（２）記載の集積回路チップ。 （４）上記導電性接着剤が導電性充填剤の追加により改
質された熱可塑性材料を含む、上記（１）記載の集積回
路チップ。 （５）上記導電性充填剤がＡｕ、Ａｇ、Ｐｄまたはそれ
らの酸化されにくい貴合金からなるか、または被覆され
た導電性粒子を含む、上記（４）記載の集積回路チッ
プ。 （６）上記導電性接着剤及び上記絶縁性接着剤が、類似
の特性及び化学的相容性を有するように選択される、上
記（１）記載の集積回路チップ。 （７）上記接着剤の少なくとも一方がポリマ、共重合体
またはそれらの混合体を含む、上記（１）記載の集積回
路チップ。 （８）上記接着剤がナイロン、ポリスルホン、ポリエス
テル、可撓性且つ可溶性のポリイミド、或いはシロキサ
ンからなるグループから選択されるポリマを含む、上記
（７）記載の集積回路チップ。 （９）上記接着剤がランダム若しくはセグメント化され
た、またはブロック共重合体であり、エチレンと酢酸ビ
ニル、シロキサンとアリルエーテル、ポリイソシアナー
トとポリエーテル若しくはポリエステルのセグメントか
らなるポリウレタンからなるグループから選択される、
上記（７）記載の集積回路チップ。 （１０）上記接着剤が、ポリエチレンとエチレン−アセ
タート共重合体、エチレンと酢酸ビニルとの共重合体と
ポリ塩化ビニル、ポリエステルとポリ塩化ビニルを含
む、２つ以上のポリマまたは共重合体を有する混合体を
含む、上記（７）記載の集積回路チップ。 （１１）上記チップ表面が薄いポリイミドの不動態層を
含む、上記（１）記載の集積回路チップ。 （１２）集積回路チップを形成する方法であって、絶縁
性の熱可塑性接着剤ペーストを、基板の主表面上の導電
性金属パッドのマトリックスに接続される集積回路を有
する該基板の表面上を覆って付着する工程と、上記絶縁
性の熱可塑性材料を乾燥する工程と、上記金属パッド上
において、上記絶縁性の熱可塑性材料層内にホールを形
成する工程と、上記ホールを導電性の熱可塑性接着剤ペ
ーストにより充填する工程と、上記導電性の熱可塑性材
料を乾燥して、乾燥複合接着剤層を形成する工程と、を
含む方法。 （１３）上記絶縁性接着剤を付着する上記工程が、上記
基板表面に該接着剤のペーストをスピン・コーティング
し、乾燥することにより実施され、上記絶縁性の熱可塑
性材料層内にホールを形成する上記工程が、レーザ除去
により実施される、上記（１２）記載の方法。 （１４）上記絶縁性接着剤を付着する上記工程が、上記
絶縁性接着剤層が、予め乾燥され、ホールがパンチング
されたものであり、熱と圧力により上記チップ表面に直
接接着されることにより実施される、上記（１２）記載
の方法。 （１５）上記絶縁性接着剤層がチップ・ボンド・パッド
以外のあらゆる箇所に接着剤を配置するために、該接着
剤のエマルジョンのクリーニングにより付着され、それ
により上記接着剤付着工程と、上記ホール形成工程とを
同時に実施する、上記（１２）記載の方法。 （１６）上記基板が複数のチップ・サイトを有する集積
回路ウエハであり、両方の上記熱可塑性接着剤を乾燥し
た後、ウエハを複数のチップに分割する工程を含む、上
記（１２）記載の方法。 （１７）上記乾燥工程が少なくとも約８０℃の温度に加
熱する工程を含む、上記（１２）記載の方法。 （１８）上記基板を約１５０℃乃至３００℃の温度に加
熱し、上記接着剤を上記基板に接着する工程を含む、上
記（１２）記載の方法。 （１９）上記ホールに対してマスク・スクリーニングに
より導電性接着剤ペーストを充填する、上記（１２）記
載の方法。 （２０）集積回路チップを形成する方法であって、基板
の主表面上の導電性金属パッドのマトリックスに接続さ
れる集積回路を有する上記基板を提供する工程と、上記
金属パッド上に導電性の熱可塑性接着剤ペーストの突起
を付着する工程と、上記導電性接着剤を乾燥する工程
と、絶縁性の熱可塑性接着剤を上記付着された上記導電
性接着剤間の上記基板表面を覆って付着する工程と、上
記絶縁性接着剤を硬化し、乾燥複合接着剤層を形成する
工程と、を含む方法。 （２１）上記絶縁性接着剤を付着する上記工程が、該接
着剤のペーストのエマルジョンのスクリーニングにより
実施される、上記（２０）記載の方法。 （２２）上記絶縁性接着剤を付着する上記工程が、上記
絶縁性接着剤をフィルムとして形成することにより実施
され、該フィルムが予め乾燥され、パンチングされたも
ので、熱と圧力により上記チップ表面に直接接着され
る、上記（２０）記載の方法。 （２３）上記絶縁性接着剤を付着する上記工程が、上記
導電性の熱可塑性材料の上記突起間の空間に該絶縁性接
着剤のペーストを流し込むことにより実施される、上記
（２０）記載の方法。 （２４）上記絶縁性接着剤のペーストを付着する以前
に、上記導電性接着剤の突起を低融点導電性金属の超薄
膜でめっきする工程を含む、上記（２０）記載の方法。 （２５）上記基板は、集積回路が形成された複数のチッ
プ・サイトを有する半導体ウエハであり、上記複合接着
剤層の形成の後に、上記ウエハを複数の個々のチップに
分割する工程を含む、上記（２０）記載の方法。 （２６）相互接続アセンブリを形成する方法であって、
集積回路チップのパッド・サイト上に熱可塑性接着剤の
複合コーティングを有する該チップを形成する工程であ
って、上記複合コーティングが上記各パッド上に導電性
接着剤を付着する工程と、付着された上記導電性接着剤
の周辺の空間に絶縁性接着剤を充填する工程と、を含
む、上記チップ形成工程と、上記集積回路チップを、該
集積回路チップのパッド・サイトに対応するパッド・サ
イトを有する基板に対して、それぞれのパッド対が対向
位置となるように配置する工程と、熱と圧力を印加する
ことにより、上記チップを上記基板に接着して接合し、
上記対向するパッド対それぞれの上記パッド間の上記導
電性接着剤を接着して接合し、上記集積回路チップとキ
ャリアとの対応する上記パッド・サイト間の電気的接続
を形成する工程と、を含む方法。 （２７）チップ・サイトにおいて上記基板をリワークす
る工程を含み、該リワーク工程が、上記基板のチップ・
サイトに付着されたチップを、上記熱可塑性接着剤の複
合コーティングを軟化させるのに十分な温度に再加熱す
る工程と、上記チップを上記基板から引離すための力を
加える工程と、上記集積回路チップの１つをそれぞれの
パッド対が対向位置に来るように、上記基板に対して配
置する工程と、熱と圧力を印加し、上記チップを上記基
板に接着して接合し、上記対向するパッド対の上記パッ
ド間の上記導電性接着剤を接着して接合する工程と、を
含む、上記（２６）記載の方法。 （２８）上記チップを上記基板から引離した後に、溶剤
を用いて上記チップ・サイト上に残る上記熱可塑性接着
剤を除去する工程を更に含む、上記（２７）記載の方
法。 （２９）第２の基板の主表面上の導電性金属コンタクト
の鏡像マトリックスに直接接続される導電性相互接続マ
トリックスを主表面上に有する第１の相互接続基板であ
って、上記第１の相互接続基板の上記主表面上の薄い導
電性の金属パッドのマトリックスと、重合された熱可塑
性接着剤の乾燥複合単一層であって、上記パッド及び上
記金属コンタクトに接着して、信頼性のある電気的相互
接続を形成する、上記の各金属パッド上の導電性接着剤
のペグと、両方の上記主表面に接着した際に、上記基板
間及び上記ペグ周辺の空間を充填する、上記導電性接着
剤ペグの周辺の十分に厚い絶縁性接着剤と、を含む、上
記乾燥複合単一層と、を含む、相互接続基板。 （３０）薄い導電性の金属相互接続パッドの少なくとも
１つのマトリックスを主表面上に有する基板と、上記基
板マトリックスの鏡像に等しく、上記基板マトリックス
と対向する金属パッドの対向対を定義する、薄い導電性
の金属相互接続パッドのマトリックスを主表面上に有す
る少なくとも１つの集積回路チップと、上記金属パッド
のそれぞれの対向対間を接続し、該対向対の両金属パッ
ドに直接接着されて電気的相互接続を形成する、導電性
の乾燥熱可塑性接着剤の単一層と、上記基板表面と上記
チップ表面との両方に直接接着され、上記導電性接着剤
の周辺に広がって、上記チップと上記基板との間の空間
を充填し、電気的相互接続をカプセル化する、隙間の無
い絶縁性の乾燥熱可塑性接着剤の単一層と、を含む、相
互接続構造。 （３１）接続用の基板を提供する方法であって、導電性
金属パッドのマトリックスを主表面上に有する第１の基
板を提供する工程と、導電性の熱可塑性接着剤ペースト
を上記金属パッド上に付着する工程と、絶縁性の熱可塑
性接着剤を上記基板表面上の上記金属パッド周辺に付着
する工程と、上記ペーストを乾燥する工程と、を含む、
方法。 （３２）上記絶縁性接着剤を上記基板上にペーストとし
て付着する上記工程の次に、上記絶縁性接着剤を乾燥す
る工程を追加し、その後上記導電性接着剤を上記パッド
上に付着する上記工程を実施する、上記（３１）記載の
方法。 （３３）上記第１の基板上の上記パッドの鏡像に等しい
導電性金属パッドを表面上に有する第２の基板を提供す
る工程と、上記基板を上記パッドのそれぞれのマトリッ
クスが対向位置に来るように位置決めする工程と、上記
基板を圧力と、少なくとも１５０℃の熱により接着する
工程と、を含む、上記（３１）記載の方法。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
熱可塑性で等方性の導電性接着剤を使用することによ
り、フリップ・チップを基板に容易に取付けるプロセス
が提供された。また、更にコンタクト・パッド以外の領
域を絶縁性接着剤で充填することで、チップ接続の機械
的強度が増強された。
【図面の簡単な説明】
【図１】本発明の第１の方法により、絶縁性及び導電性
の熱可塑性材料を基板に加えるプロセスにおいて、用意
された金属パッドを有する基板の断面図である。
【図２】本発明の第１の方法により、絶縁性及び導電性
の熱可塑性材料を基板に加えるプロセスにおいて、絶縁
性接着剤が付着された基板の断面図である。
【図３】本発明の第１の方法により、絶縁性及び導電性
の熱可塑性材料を基板に加えるプロセスにおいて、付着
された絶縁性接着剤内にホールを設けた基板の断面図で
ある。
【図４】本発明の第１の方法の処理工程を示す流れ図で
ある。
【図５】本発明の第２の方法により、絶縁性及び導電性
の熱可塑性材料を基板に加えるプロセスにおいて、用意
された金属パッドを有する基板の断面図である。
【図６】本発明の第２の方法により、絶縁性及び導電性
の熱可塑性材料を基板に加えるプロセスにおいて、導電
性接着剤の突起が付着された基板の断面図である。
【図７】本発明の第２の方法により、絶縁性及び導電性
の熱可塑性材料を基板に加えるプロセスにおいて、更に
絶縁性接着剤が付着された基板の断面図である。
【図８】本発明の第２の方法の処理工程を示す流れ図で
ある。
【図９】絶縁性及び導電性の熱可塑性接着剤材料により
完成された基板の断面図である。
【図１０】チップに切断される前の熱可塑性接着剤層を
有するウエハを示す図である。
【図１１】２つの方法のいずれかによりチップを生成
し、それらをチップ・キャリアに接合するプロセスを示
す流れ図である。
【図１２】チップ・キャリア上にチップをアセンブリす
るための型の平面図である。
【図１３】チップ・キャリアの平面図である。
【図１４】チップ・キャリアに付着されたチップの断面
図である。
【図１５】チップ及びチップ・キャリアのリワーク方法
を示す流れ図である。
【符号の説明】
１ 基板 ２ 絶縁性の熱可塑性接着剤 ３ ホール ４ 導電性の熱可塑性接着剤 ５ 複合熱可塑性層 ６ チップ ８ コンタクト・パッド １０ 型 １２ チップ・キャリア １３ くぼみ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・エイ・ガイネス アメリカ合衆国13850、ニューヨーク州ベ スタル、ホースショア・レーン 340 (72)発明者 ロバート・エム・マルコ アメリカ合衆国13903、ニューヨーク州ビ ンガムトン、イースト・ハンプトン・ロー ド 163 (72)発明者 ビスワナダム・パリガンデラ アメリカ合衆国78728、テキサス州オース ティン、サレンダー・アベニュー 2147 (72)発明者 ジュデス・エム・ロルダン アメリカ合衆国10562、ニューヨーク州オ シニング、ウィロー・ストリート 15 (72)発明者 ラビ・サラフ アメリカ合衆国10510、ニューヨーク州ブ リアークリフ・マナー、ノース・ステー ト・ロード 333 (72)発明者 ジャージィ・エム・ザレシンスキー アメリカ合衆国05452−2636、バーモント 州エセックス・ジャンクション、チェルシ ー・ロード 21

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】直接チップ取付け用の導電性相互接続マト
    リックスを有する集積回路チップであって、上記マトリ
    ックスが、 上記チップの主表面上の薄い導電性金属パッドのマトリ
    ックスと、 乾燥熱可塑性接着剤層と、 を含み、上記乾燥熱可塑性接着剤層が、 上記の各金属パッド上に付着される導電性接着剤の突起
    と、 上記導電性の突起の周辺を充填し、上記突起周辺に単一
    の構造を形成するように、上記突起間の上記チップ表面
    を覆い、且つ該チップの表面からチップ付着用の露出表
    面まで広がり、絶縁性接着剤と、 を含む、集積回路チップ。
  2. 【請求項２】上記絶縁性接着剤が絶縁性の熱可塑性材料
    と、上記接着剤の熱膨張係数を制御するための固体の絶
    縁性充填剤とを含む、請求項１記載の集積回路チップ。
  3. 【請求項３】上記絶縁性充填剤がガラスまたはセラミッ
    ク粒子を含む、請求項２記載の集積回路チップ。
  4. 【請求項４】上記導電性接着剤が導電性充填剤の追加に
    より改質された熱可塑性材料を含む、請求項１記載の集
    積回路チップ。
  5. 【請求項５】上記導電性充填剤がＡｕ、Ａｇ、Ｐｄまた
    はそれらの酸化されにくい貴合金からなるか、または被
    覆された導電性粒子を含む、請求項４記載の集積回路チ
    ップ。
  6. 【請求項６】上記導電性接着剤及び上記絶縁性接着剤
    が、類似の特性及び化学的相容性を有するように選択さ
    れる、請求項１記載の集積回路チップ。
  7. 【請求項７】上記接着剤の少なくとも一方がポリマ、共
    重合体またはそれらの混合体を含む、請求項１記載の集
    積回路チップ。
  8. 【請求項８】上記接着剤がナイロン、ポリスルホン、ポ
    リエステル、可撓性且つ可溶性のポリイミド、或いはシ
    ロキサンからなるグループから選択されるポリマを含
    む、請求項７記載の集積回路チップ。
  9. 【請求項９】上記接着剤がランダム若しくはセグメント
    化された、またはブロック共重合体であり、エチレンと
    酢酸ビニル、シロキサンとアリルエーテル、ポリイソシ
    アナートとポリエーテル若しくはポリエステルのセグメ
    ントからなるポリウレタンからなるグループから選択さ
    れる、請求項７記載の集積回路チップ。
  10. 【請求項１０】上記接着剤が、ポリエチレンとエチレン
    −アセタート共重合体、エチレンと酢酸ビニルとの共重
    合体とポリ塩化ビニル、ポリエステルとポリ塩化ビニル
    を含む、２つ以上のポリマまたは共重合体を有する混合
    体を含む、請求項７記載の集積回路チップ。
  11. 【請求項１１】上記チップ表面が薄いポリイミドの不動
    態層を含む、請求項１記載の集積回路チップ。
  12. 【請求項１２】集積回路チップを形成する方法であっ
    て、 絶縁性の熱可塑性接着剤ペーストを、基板の主表面上の
    導電性金属パッドのマトリックスに接続される集積回路
    を有する該基板の表面上を覆って付着する工程と、 上記絶縁性の熱可塑性材料を乾燥する工程と、 上記金属パッド上において、上記絶縁性の熱可塑性材料
    層内にホールを形成する工程と、 上記ホールを導電性の熱可塑性接着剤ペーストにより充
    填する工程と、 上記導電性の熱可塑性材料を乾燥して、乾燥複合接着剤
    層を形成する工程と、 を含む方法。
  13. 【請求項１３】上記絶縁性接着剤を付着する上記工程
    が、上記基板表面に該接着剤のペーストをスピン・コー
    ティングし、乾燥することにより実施され、上記絶縁性
    の熱可塑性材料層内にホールを形成する上記工程が、レ
    ーザ除去により実施される、請求項１２記載の方法。
  14. 【請求項１４】上記絶縁性接着剤を付着する上記工程
    が、上記絶縁性接着剤層が、予め乾燥され、ホールがパ
    ンチングされたものであり、熱と圧力により上記チップ
    表面に直接接着されることにより実施される、請求項１
    ２記載の方法。
  15. 【請求項１５】上記絶縁性接着剤層がチップ・ボンド・
    パッド以外のあらゆる箇所に接着剤を配置するために、
    該接着剤のエマルジョンのスクリーニングにより付着さ
    れ、それにより上記接着剤付着工程と、上記ホール形成
    工程とを同時に実施する、請求項１２記載の方法。
  16. 【請求項１６】上記基板が複数のチップ・サイトを有す
    る集積回路ウエハであり、両方の上記熱可塑性接着剤を
    乾燥した後、ウエハを複数のチップに分割する工程を含
    む、請求項１２記載の方法。
  17. 【請求項１７】上記乾燥工程が少なくとも約８０℃の温
    度に加熱する工程を含む、請求項１２記載の方法。
  18. 【請求項１８】上記基板を約１５０℃乃至３００℃の温
    度に加熱し、上記接着剤を上記基板に接着する工程を含
    む、請求項１２記載の方法。
  19. 【請求項１９】上記ホールに対してマスク・スクリーニ
    ングにより導電性接着剤ペーストを充填する、請求項１
    ２記載の方法。
  20. 【請求項２０】集積回路チップを形成する方法であっ
    て、 基板の主表面上の導電性金属パッドのマトリックスに接
    続される集積回路を有する上記基板を提供する工程と、 上記金属パッド上に導電性の熱可塑性接着剤ペーストの
    突起を付着する工程と、 上記導電性接着剤を乾燥する工程と、 絶縁性の熱可塑性接着剤を上記付着された上記導電性接
    着剤間の上記基板表面を覆って付着する工程と、 上記絶縁性接着剤を硬化し、乾燥複合接着剤層を形成す
    る工程と、 を含む方法。
  21. 【請求項２１】上記絶縁性接着剤を付着する上記工程
    が、該接着剤のペーストのエマルジョンのスクリーニン
    グにより実施される、請求項２０記載の方法。
  22. 【請求項２２】上記絶縁性接着剤を付着する上記工程
    が、上記絶縁性接着剤をフィルムとして形成することに
    より実施され、該フィルムが予め乾燥され、パンチング
    されたもので、熱と圧力により上記チップ表面に直接接
    着される、請求項２０記載の方法。
  23. 【請求項２３】上記絶縁性接着剤を付着する上記工程
    が、上記導電性の熱可塑性材料の上記突起間の空間に該
    絶縁性接着剤のペーストを流し込むことにより実施され
    る、請求項２０記載の方法。
  24. 【請求項２４】上記絶縁性接着剤のペーストを付着する
    以前に、上記導電性接着剤の突起を低融点導電性金属の
    超薄膜でめっきする工程を含む、請求項２０記載の方
    法。
  25. 【請求項２５】上記基板は、集積回路が形成された複数
    のチップ・サイトを有する半導体ウエハであり、上記複
    合接着剤層の形成の後に、上記ウエハを複数の個々のチ
    ップに分割する工程を含む、請求項２０記載の方法。
  26. 【請求項２６】相互接続アセンブリを形成する方法であ
    って、 集積回路チップのパッド・サイト上に熱可塑性接着剤の
    複合コーティングを有する該チップを形成する工程であ
    って、 上記複合コーティングが上記各パッド上に導電性接着剤
    を付着する工程と、 付着された上記導電性接着剤の周辺の空間に絶縁性接着
    剤を充填する工程と、 を含む、上記チップ形成工程と、 上記集積回路チップを、該集積回路チップのパッド・サ
    イトに対応するパッド・サイトを有する基板に対して、
    それぞれのパッド対が対向位置となるように配置する工
    程と、 熱と圧力を印加することにより、上記チップを上記基板
    に接着して接合し、上記対向するパッド対それぞれの上
    記パッド間の上記導電性接着剤を接着して接合し、上記
    集積回路チップとキャリアとの対応する上記パッド・サ
    イト間の電気的接続を形成する工程と、 を含む方法。
  27. 【請求項２７】チップ・サイトにおいて上記基板をリワ
    ークする工程を含み、該リワーク工程が、 上記基板のチップ・サイトに付着されたチップを、上記
    熱可塑性接着剤の複合コーティングを軟化させるのに十
    分な温度に再加熱する工程と、 上記チップを上記基板から引離すための力を加える工程
    と、 上記集積回路チップの１つをそれぞれのパッド対が対向
    位置に来るように、上記基板に対して配置する工程と、 熱と圧力を印加し、上記チップを上記基板に接着して接
    合し、上記対向するパッド対の上記パッド間の上記導電
    性接着剤を接着して接合する工程と、 を含む、請求項２６記載の方法。
  28. 【請求項２８】上記チップを上記基板から引離した後
    に、溶剤を用いて上記チップ・サイト上に残る上記熱可
    塑性接着剤を除去する工程を更に含む、請求項２７記載
    の方法。
  29. 【請求項２９】第２のの基板の主表面上の導電性金属コ
    ンタクトの鏡像マトリックスに直接接続される導電性相
    互接続マトリックスを主表面上に有する第１の相互接続
    基板であって、 上記第１の相互接続基板の上記主表面上の薄い導電性の
    金属パッドのマトリックスと、 重合された熱可塑性接着剤の乾燥複合単一層であって、 上記パッド及び上記金属コンタクトに接着して、信頼性
    のある電気的相互接続を形成する、上記の各金属パッド
    上の導電性接着剤のペグと、 両方の上記主表面に接着した際に、上記基板間及び上記
    ペグ周辺の空間を充填する、上記導電性接着剤ペグの周
    辺の十分に厚い絶縁性接着剤と、 を含む、上記乾燥複合単一層と、 を含む、相互接続基板。
  30. 【請求項３０】薄い導電性の金属相互接続パッドの少な
    くとも１つのマトリックスを主表面上に有する基板と、 上記基板マトリックスの鏡像に等しく、上記基板マトリ
    ックスと対向する金属パッドの対向対を定義する、薄い
    導電性の金属相互接続パッドのマトリックスを主表面上
    に有する少なくとも１つの集積回路チップと、 上記金属パッドのそれぞれの対向対間を接続し、該対向
    対の両金属パッドに直接接着されて電気的相互接続を形
    成する、導電性の乾燥熱可塑性接着剤の単一層と、 上記基板表面と上記チップ表面との両方に直接接着さ
    れ、上記導電性接着剤の周辺に広がって、上記チップと
    上記基板との間の空間を充填し、電気的相互接続をカプ
    セル化する、隙間の無い絶縁性の乾燥熱可塑性接着剤の
    単一層と、 を含む、相互接続構造。
  31. 【請求項３１】接続用の基板を提供する方法であって、 導電性金属パッドのマトリックスを主表面上に有する第
    １の基板を提供する工程と、 導電性の熱可塑性接着剤ペーストを上記金属パッド上に
    付着する工程と、 絶縁性の熱可塑性接着剤を上記基板表面上の上記金属パ
    ッド周辺に付着する工程と、 上記ペーストを乾燥する工程と、 を含む、方法。
  32. 【請求項３２】上記絶縁性接着剤を上記基板上にペース
    トとして付着する上記工程の次に、上記絶縁性接着剤を
    乾燥する工程を追加し、その後上記導電性接着剤を上記
    パッド上に付着する上記工程を実施する、請求項３１記
    載の方法。
  33. 【請求項３３】上記第１の基板上の上記パッドの鏡像に
    等しい導電性金属パッドを表面上に有する第２の基板を
    提供する工程と、 上記基板を上記パッドのそれぞれのマトリックスが対向
    位置に来るように位置決めする工程と、 上記基板を圧力と、少なくとも１５０℃の熱により接着
    する工程と、 を含む、請求項３１記載の方法。
JP6324501A 1994-02-02 1994-12-27 Ｄｃａ用集積回路チップ製造方法 Expired - Fee Related JP2596721B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/190,507 US5543585A (en) 1994-02-02 1994-02-02 Direct chip attachment (DCA) with electrically conductive adhesives
US190507 1994-02-02

Publications (2)

Publication Number Publication Date
JPH07231011A true JPH07231011A (ja) 1995-08-29
JP2596721B2 JP2596721B2 (ja) 1997-04-02

Family

ID=22701630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6324501A Expired - Fee Related JP2596721B2 (ja) 1994-02-02 1994-12-27 Ｄｃａ用集積回路チップ製造方法

Country Status (2)

Country Link
US (2) US5543585A (ja)
JP (1) JP2596721B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法
US6872635B2 (en) 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
JP2005526374A (ja) * 2001-08-03 2005-09-02 シュラムバーガー システムズ 電気装置と接触パッドを装備した面との電子および機械接続を可能にする方法
JP2006184864A (ja) * 2004-12-03 2006-07-13 Hitachi Cable Ltd ポリマ光導波路の製造方法及びポリマ光導波路

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JPH0964244A (ja) * 1995-08-17 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
US5611884A (en) * 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
US6192581B1 (en) 1996-04-30 2001-02-27 Matsushita Electric Industrial Co., Ltd. Method of making printed circuit board
US5924622A (en) * 1996-07-17 1999-07-20 International Business Machines Corp. Method and apparatus for soldering ball grid array modules to substrates
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US6113216A (en) * 1996-08-09 2000-09-05 Hewlett-Packard Company Wide array thermal ink-jet print head
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
US5948922A (en) * 1997-02-20 1999-09-07 Cornell Research Foundation, Inc. Compounds with substituted cyclic hydrocarbon moieties linked by secondary or tertiary oxycarbonyl containing moiety providing reworkable cured thermosets
US5887343A (en) * 1997-05-16 1999-03-30 Harris Corporation Direct chip attachment method
US6734368B1 (en) * 1997-07-09 2004-05-11 International Business Machines Corporation Metal backed printed circuit board assemblies
US6367150B1 (en) * 1997-09-05 2002-04-09 Northrop Grumman Corporation Solder flux compatible with flip-chip underfill material
US6300686B1 (en) 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US20070102827A1 (en) * 1997-12-08 2007-05-10 3M Innovative Properties Company Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
JP3625646B2 (ja) 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
US6288559B1 (en) 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
US6323062B1 (en) 1998-04-27 2001-11-27 Alpha Metals, Inc. Wafer coating method for flip chips
US6265776B1 (en) * 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6008070A (en) 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
US6114181A (en) * 1998-08-05 2000-09-05 International Business Machines Corporation Pre burn-in thermal bump card attach simulation to enhance reliability
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
JP2000114204A (ja) 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
US6168972B1 (en) 1998-12-22 2001-01-02 Fujitsu Limited Flip chip pre-assembly underfill process
US6218629B1 (en) * 1999-01-20 2001-04-17 International Business Machines Corporation Module with metal-ion matrix induced dendrites for interconnection
US6190940B1 (en) * 1999-01-21 2001-02-20 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US20010018800A1 (en) * 1999-09-17 2001-09-06 George Tzanavaras Method for forming interconnects
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6475555B2 (en) 1999-10-29 2002-11-05 International Business Machines Corporation Process for screening features on an electronic substrate with a low viscosity paste
US6727197B1 (en) 1999-11-18 2004-04-27 Foster-Miller, Inc. Wearable transmission device
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
FR2803435A1 (fr) * 1999-12-30 2001-07-06 Schlumberger Systems & Service Procede de montage en flip-chip de circuits integres sur des circuits electriques
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
EP1223612A4 (en) * 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
US6333104B1 (en) 2000-05-30 2001-12-25 International Business Machines Corporation Conductive polymer interconnection configurations
US6680436B2 (en) 2000-07-12 2004-01-20 Seagate Technology Llc Reflow encapsulant
ATE494763T1 (de) * 2000-10-16 2011-01-15 Foster Miller Inc Verfahren zur herstellung eines gewebeartikels mit elektronischer beschaltung und gewebeartikel
US20040092186A1 (en) * 2000-11-17 2004-05-13 Patricia Wilson-Nguyen Textile electronic connection system
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
US6504111B2 (en) * 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
TW502422B (en) * 2001-06-07 2002-09-11 Ultra Tera Corp Method for encapsulating thin flip-chip-type semiconductor device
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6651319B2 (en) 2001-09-07 2003-11-25 Visteon Global Technologies, Inc. Compliant standoff for low pressure sensing device
FR2842943B1 (fr) * 2002-07-24 2005-07-01 Commissariat Energie Atomique Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
CA2405368C (en) * 2002-09-26 2011-06-21 Crosslink Technology Inc. Method of adhering a material to another material and product produced by the method
US6786391B2 (en) * 2002-10-16 2004-09-07 Kac Holdings, Inc. Method of controlling solder deposition utilizing two fluxes and preform
US7166491B2 (en) * 2003-06-11 2007-01-23 Fry's Metals, Inc. Thermoplastic fluxing underfill composition and method
US7559902B2 (en) * 2003-08-22 2009-07-14 Foster-Miller, Inc. Physiological monitoring garment
KR100506035B1 (ko) * 2003-08-22 2005-08-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
DE10342980B3 (de) * 2003-09-17 2005-01-05 Disco Hi-Tec Europe Gmbh Verfahren zur Bildung von Chip-Stapeln
US20050212105A1 (en) * 2004-03-23 2005-09-29 Walk Michael J Integrated circuit die and substrate coupling
US7247683B2 (en) * 2004-08-05 2007-07-24 Fry's Metals, Inc. Low voiding no flow fluxing underfill for electronic devices
US20070299325A1 (en) * 2004-08-20 2007-12-27 Brian Farrell Physiological status monitoring system
JP2006128567A (ja) * 2004-11-01 2006-05-18 Three M Innovative Properties Co 半導体パッケージのプリント配線板への接続方法
KR100601762B1 (ko) * 2004-11-09 2006-07-19 삼성전자주식회사 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법
US20060134387A1 (en) * 2004-12-20 2006-06-22 William Gottermeier Multilayer article formed by adhesive ablation
TWI280618B (en) * 2005-06-08 2007-05-01 Advanced Semiconductor Eng Method for machining a wafer
US20070051774A1 (en) * 2005-09-06 2007-03-08 Stipp John N Method of controlling solder deposition on heat spreader used for semiconductor package
CN101495266B (zh) * 2006-05-31 2011-09-28 东恺互联系统公司 焊料支承件及沿着支承件的侧边缘保持焊料块的方法
JP4967467B2 (ja) * 2006-06-12 2012-07-04 富士通株式会社 フレキシブル配線基板接着方法および配線基板
US20080011289A1 (en) * 2006-07-14 2008-01-17 National Science And Technology Development Agency Photovoltaic thermal (PVT) collector
US7829380B2 (en) * 2006-10-31 2010-11-09 Qimonda Ag Solder pillar bumping and a method of making the same
US7973417B2 (en) * 2008-04-18 2011-07-05 Qimonda Ag Integrated circuit and method of fabricating the same
US10251273B2 (en) 2008-09-08 2019-04-02 Intel Corporation Mainboard assembly including a package overlying a die directly attached to the mainboard
US9211085B2 (en) 2010-05-03 2015-12-15 Foster-Miller, Inc. Respiration sensing system
US9028404B2 (en) 2010-07-28 2015-05-12 Foster-Miller, Inc. Physiological status monitoring system
US8585606B2 (en) 2010-09-23 2013-11-19 QinetiQ North America, Inc. Physiological status monitoring system
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN116504646B (zh) * 2023-06-21 2023-12-15 青岛泰睿思微电子有限公司 多芯片排列封装结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226161A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 半導体チップの接続方法
JPH03209840A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0442550A (ja) * 1990-06-08 1992-02-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JPH04234139A (ja) * 1990-09-13 1992-08-21 Internatl Business Mach Corp <Ibm> 半導体チップの基板への直接取付け法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4113981A (en) * 1974-08-14 1978-09-12 Kabushiki Kaisha Seikosha Electrically conductive adhesive connecting arrays of conductors
US4050756A (en) * 1975-12-22 1977-09-27 International Telephone And Telegraph Corporation Conductive elastomer connector and method of making same
US4012832A (en) * 1976-03-12 1977-03-22 Sperry Rand Corporation Method for non-destructive removal of semiconductor devices
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4423435A (en) * 1980-10-27 1983-12-27 Texas Instruments Incorporated Assembly of an electronic device on an insulative substrate
US4437109A (en) * 1980-11-07 1984-03-13 General Electric Company Silicon-on-sapphire body with conductive paths therethrough
DE3343362A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte
US4603374A (en) * 1984-07-03 1986-07-29 Motorola, Inc. Packaging module for a semiconductor wafer
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4889980A (en) * 1985-07-10 1989-12-26 Casio Computer Co., Ltd. Electronic memory card and method of manufacturing same
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
US4720740A (en) * 1985-11-26 1988-01-19 Clements James R Electronic device including uniaxial conductive adhesive and method of making same
JPS62169434A (ja) * 1986-01-22 1987-07-25 Sharp Corp Ｌｓｉ搭載方式
US4694572A (en) * 1986-06-13 1987-09-22 Tektronix, Inc. Printed polymer circuit board method
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
KR910004797B1 (ko) * 1987-04-08 1991-07-13 가시오 게이상기 가부시기가이샤 소형 전자기기 및 그 제조방법
FR2618254B1 (fr) * 1987-07-16 1990-01-05 Thomson Semiconducteurs Procede et structure de prise de contact sur des plots de circuit integre.
JPH0797602B2 (ja) * 1988-05-06 1995-10-18 日本電気株式会社 半導体集積回路装置
JPH0291360U (ja) * 1988-12-29 1990-07-19
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5061657A (en) * 1990-07-18 1991-10-29 The United States Of America As Represented By The Secretary Of The Navy Method of making integrated circuit to package electrical connections after encapsulation with an organic polymer
JP2833180B2 (ja) * 1990-09-03 1998-12-09 セイコーエプソン株式会社 半導体装置
US5192835A (en) * 1990-10-09 1993-03-09 Eastman Kodak Company Bonding of solid state device to terminal board
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5072874A (en) * 1991-01-31 1991-12-17 Microelectronics And Computer Technology Corporation Method and apparatus for using desoldering material
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
KR100245257B1 (ko) * 1993-01-13 2000-02-15 윤종용 웨이퍼 수준의 반도체 패키지의 제조방법
US5583747A (en) * 1993-11-01 1996-12-10 Baird; John H. Thermoplastic interconnect for electronic device and method for making

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226161A (ja) * 1988-03-07 1989-09-08 Matsushita Electric Ind Co Ltd 半導体チップの接続方法
JPH03209840A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0442550A (ja) * 1990-06-08 1992-02-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JPH04234139A (ja) * 1990-09-13 1992-08-21 Internatl Business Mach Corp <Ibm> 半導体チップの基板への直接取付け法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法
US6872635B2 (en) 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
US7195687B2 (en) 2001-04-11 2007-03-27 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
JP2005526374A (ja) * 2001-08-03 2005-09-02 シュラムバーガー システムズ 電気装置と接触パッドを装備した面との電子および機械接続を可能にする方法
JP2006184864A (ja) * 2004-12-03 2006-07-13 Hitachi Cable Ltd ポリマ光導波路の製造方法及びポリマ光導波路

Also Published As

Publication number Publication date
US5747101A (en) 1998-05-05
JP2596721B2 (ja) 1997-04-02
US5543585A (en) 1996-08-06

Similar Documents

Publication Publication Date Title
JP2596721B2 (ja) Ｄｃａ用集積回路チップ製造方法
US6548909B2 (en) Method of interconnecting electronic components using a plurality of conductive studs
US7112467B2 (en) Structure and method for temporarily holding integrated circuit chips in accurate alignment
US5024372A (en) Method of making high density solder bumps and a substrate socket for high density solder bumps
US5744758A (en) Multilayer circuit board and process of production thereof
US6331679B1 (en) Multi-layer circuit board using anisotropic electro-conductive adhesive layer
US5633535A (en) Spacing control in electronic device assemblies
US6063647A (en) Method for making circuit elements for a z-axis interconnect
US5203075A (en) Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5086558A (en) Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5261155A (en) Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JP4809761B2 (ja) エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
US20010013653A1 (en) Array of electrodes reliable, durable and economical and process for fabrication thereof
JPH1070362A (ja) 基板を結合する方法および構造
JP2002170921A (ja) 半導体装置およびその製造方法
US6058021A (en) Structure of mounting a semiconductor element onto a substrate
EP0403631B1 (en) Method of making high density solder bumps and a substrate socket for high density solder bumps
US6498052B2 (en) Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit
JP4151136B2 (ja) 基板および半導体装置とその製造方法
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
Saraf Direct chip attachment (DCA) with electrically conductive adhesives
JP3168998B2 (ja) 素子実装方法及び半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees