FR2803435A1 - Procede de montage en flip-chip de circuits integres sur des circuits electriques - Google Patents

Procede de montage en flip-chip de circuits integres sur des circuits electriques Download PDF

Info

Publication number
FR2803435A1
FR2803435A1 FR9916738A FR9916738A FR2803435A1 FR 2803435 A1 FR2803435 A1 FR 2803435A1 FR 9916738 A FR9916738 A FR 9916738A FR 9916738 A FR9916738 A FR 9916738A FR 2803435 A1 FR2803435 A1 FR 2803435A1
Authority
FR
France
Prior art keywords
resin
integrated circuits
pads
integrated circuit
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9916738A
Other languages
English (en)
Inventor
Sophie Girard
Etienne Catte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axalto SA
Original Assignee
Schlumberger Systemes SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Systemes SA filed Critical Schlumberger Systemes SA
Priority to FR9916738A priority Critical patent/FR2803435A1/fr
Publication of FR2803435A1 publication Critical patent/FR2803435A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

L'invention concerne un procédé de montage de circuits intégrés (1) sur des circuits électriques (3) qui sont portés par des substrats (4) et possèdent des plages (5) de raccordement aux circuits intégrés. Il comprend les étapes de : - recouvrir d'une couche de résine réactivable (8) une face active de circuits intégrés (1) ayant des bornes (2) débouchant sur la face active,et pour chaque circuit intégré (1),- réactiver la résine,- appliquer le circuit intégré (1) du côté de la résine (8) contre le circuit électrique (3) et le substrat (4) pour fixer le circuit intégré au substrat en disposant des bornes (2) du circuit intégré (1) à l'aplomb des plages de raccordement (5) du circuit électrique.

Description

La présente invention concerne un procédé de montage en flip-chip de circuits integrés sur des circuits électriques. Ce procédé est par exemple utilisable pour la fabrication de cartes<B>à</B> circuit integré et notamment des cartes sans contact.
Dans de telles cartes, circuit électrique comprend des plages de raccordement et forme une antenne s'étendant sur un substrat constitué par une feuille de corps de carte. Le circuit intégré<B>à</B> raccorder<B>à</B> ce circuit électrique possède des bornes sur lesquelles ont été réalisés des plots de raccordement aux plages du circuit électrique. Pour un montage en ip-chip, le circuit intégré est posé sur le circuit électrique de manière que les plots soient en contact avec plages du circuit électrique et est fixé au substrat- par dépôt autour du circuit intégré d'une résine de scellement qui pénètre sous le circuit intégré par capillarité. La résine est ensuite chauffée pour déclencher sa polymérisation et assurer une fixation du circuit intégré par collage. Or, le dépôt de la résine et la pénétration de celle-ci sous le circuit intégré sont relativement longs, ce qui nuit<B>à</B> la productivité du procédé de montage circuit intégré sur le circuit électrique.
'Un but de l'invention est proposer un procédé de montage permettant d'accélérer la cadence de production tout en réalisant une bonne fixation circuit intégré sur le substrat.
En vue de la réalisation ce but, on prévoit, selon l'invention, un procédé de montage de circuits intégrés sur des circuits électriques qui sont portés par des substrats et possèdent des plages de raccordement aux circuits intégrés, le procédé comprenant les étapes de<B>:</B> <B>-</B> recouvrir d'une couche de résine réactivable une face active de circuits intégrés ayant des bornes débouchant sur la face active, et pour chaque circuit intégré, <B>-</B> réactiver la résine, <B>-</B> appliquer le circuit intégré du côté de la résine contre le circuit électrique et le substrat pour fixer le circuit intégré au substrat en disposant les bornes circuit intégré<B>à</B> l'aplomb des plages de raccordement du circuit électrique.
Ainsi, l'enduction des circuits intégrés avec une résine réactivable est réalisée préalablement au montage proprement dit de sorte que le temps d'intervention lors de la mise en place sur le substrat est considérablement réduit. En outre la reactivation de la résine est superficielle de sorte que le temps de prise la résine après application sur substrat est très court.
Selon une version avantageuse de invention le recouvrement de la face active des circuits intégrés est réalise alors que ceux-ci sont sous forme d'une galette comportant une série de circuits intégrés. Ainsi en une seule opération on recouvre plusieurs milliers de circuits intégrés avec la résine de scellement.
D'autres caractéristiques et avantages de l'invention ressortiront<B>à</B> la lecture de la description qui suit de modes de mise en oeuvre particuliers non limitatifs de l'invention.
Il sera fait référence aux dessins annexés, parmi lesquels<B>:</B> <B>-</B> la figure<B>1</B> est une vue en coupe d'une galette circuits intégrés obtenue dans le cadre d'un premier mode de mise en oeuvre du procédé conforme<B>à</B> l'invention, <B>-</B> la figue 2 est une vue en coupe illustrant la fixation a un substrat d'un circuit intégré issu de la galette de la figure<B>1,</B> <B>-</B> la figure<B>3</B> est une vue en coupe lune galette de circuits intégrés dans le cadre d'un deuxième mode de mise en oeuvre du procédé conforme<B>à</B> l'invention.
En référence aux figures, le procédé conforme<B>à</B> l'invention concerne le montage de circuits intégrés<B>1</B> ayant une face active<B>7</B> revêtue d'une couche de passivation isolante 12<B>à</B> travers laquelle débouchent des bornes 2. Les circuits intégrés<B>1</B> doivent être montés sur des circuits électriques<B>3</B> qui sont portés par des substrats 4 et possèdent des plages<B>5</B> de raccordement aux bornes 2 des circuits intégrés<B>1.</B>
Les circuits intégrés<B>1</B> sont fabriqués sous forme d'une galette de circuits intégrés généralement désignée en<B>6</B> (couramment dénommée wafer) comportant plusieurs milliers de circuits intégrés<B>1.</B>
En référence plus particulièrement aux figures <B>1</B> et 2 et conformément au premier mode de mise en oeuvre procédé selon l'invention, la face active<B>7</B> des circuits intégrés<B>1</B> est recouverte d'une couche de résine reactivable <B>8.</B> Dans ce mode de réalisation, la résine<B>8</B> contient des particules électroconductrices la rendent anisotropique électriquement et est réactivable <B>à</B> chaud. La résine<B>8</B> est de préférence transparente de contraste opposé aux bornes 2 afin de permettre un repérage optique des bornes 2 des circuits intégrés<B>.</B>
La résine<B>8</B> peut être déposée selon une méthode dite<B>à</B> la tournette consistant<B>à</B> mettre la galette<B>6</B> en rotation et<B>à</B> verser la résine<B>8</B> au centre de celle-ci de manière que la résine<B>8</B> s'étale sur la face supérieure de galette<B>6</B> sous l'effet de la force centrifuge.
La résine<B>8</B> est ensuite éliminée entre les circuits intégrés afin de découvrir des chemins de sciage <B>13</B> qui seront empruntés par l'outil de découpe lors de l'individualisation des circuits intégrés comme cela sera explicité plus loin. Cette élimination par exemple réalisée de manière classique en insolant la résine<B>8</B> avec des rayons ultraviolets au travers masque qui recouvre les chemins de sciage puis en effectuant une attaque de celle-ci par un solvant qui actif que sur les parties non insolées de la résine.
La résine<B>8</B> peut également être déposée sur la galette<B>6</B> de circuits intégrés<B>1</B> par sérigraphie en utilisant un écran de telle manière que chemins de sciage ne soient pas recouverts par la résine<B>8.</B>
La résine utilisée est non thixotropique pour un dépôt<B>à</B> la tournette et thyxotropique pour un dépôt par sérigraphie. Dans tous les cas, resine a une tension de surface lui permettant de bien mouiller la face supérieure de la galette<B>6</B> et déposée en quantité suffisante pour permettre un recouvrement complet de celle-ci.
Il est ensuite procédé de manière classique<B>à</B> la decoupe de la galette pour individualiser circuits intégrés. Les chemins de sciage<B>13</B> n'étant pas recouverts de resine, l'encrassement de l'outil de decoupe par la résine est évité.
Pour chaque circuit intégré<B>1</B> individualisé, des zones<B>11</B> de la résine<B>8</B> situées<B>à</B> l'aplomb des bornes 2 circuit intégré<B>1</B> sont rendues localement conductrices par compression<B>à</B> chaud de celle-ci selon une direction normale<B>à</B> celles-ci. En variante, les zones <B>11</B> sont rendues conductrices préalablement<B>à</B> la découpe de galette<B>6.</B>
Lors du montage proprement dit le circuit integré <B>1</B> est appliqué du côté de la résine<B>8</B> contre le circuit électrique<B>3</B> et le substrat 4 en disposant les zones<B>11</B> de la résine<B>8</B> rendues conductrices contre les plages de raccordement<B>5</B> du circuit électrique<B>3,</B> assurant ainsi<B>à</B> la fois la fixation du circuit intégré<B>1</B> et son raccordement au circuit électrique<B>3.</B> Le circuit intégré est maintenu appliqué par un poinçon chauffant ou un rouleau chauffant qui provoque une réactivation de la résine<B>8.</B> On remarquera que la résine recouvre<B>déjà</B> le circuit intégré, de sorte que la fixation du circuit intégré est rapide et le temps de chauffage est limité. Le substrat ne risque donc pas d'être dégradé par le chauffage même si le matériau le constituant est sensible <B>à</B> la température. On peut de plus réaliser le chauffage immédiatement avant d'appliquer le circuit intégré<B>1</B> contre le substrat 4 de manière que le substrat 4 n'est pratiquement pas soumis<B>à</B> une élévation de température.
Pour renforcer fixation du circuit intégré, une barrière annulaire isolante<B>9</B> est de préférence déposée sur le substrat 4 le circuit électrique<B>3</B> par sérigraphie ou tampographie d'un vernis diélectrique préalablement<B>à</B> la fixation du circuit intégré<B>1.</B> La barrière annulaire isolante<B>9</B> s'étend en saillie du substrat 4 et du circuit électrique<B>3</B> autour des plages<B>5</B> du circuit électrique<B>3.</B> Ainsi, lors de l'application du circuit intégré<B>1</B> contre circuit électrique<B>3</B> et le substrat 4, la barrière annulaire isolante<B>9</B> contient la résine qui flue vers l'exterieur du circuit intégré<B>1</B> et force celle-ci<B>à</B> remonter le long des câtés du circuit intégré<B>1.</B> Le circuit intégré<B>1</B> est alors encastré dans la résine<B>8.</B>
Selon un deuxième mode de mise en oeuvre et en référence<B>à</B> la figure<B>3,</B> plots<B>10</B> sont formés sur les bornes 2 des circuits intégrés<B>1</B> préalablement au revêtement par la résine<B>.</B> Les plots<B>10</B> peuvent être réalisés par sérigraphie. Le produit utilisé pour la réalisation des plots<B>10</B> alors un polymère chargé<B>à</B> <B>1 1</B> argent ou une pâte<B>à</B> braser<B>...</B> Les plots peuvent également être réalisés par un procédé électrochimique de croissance. De préférence, la résine<B>8</B> et plots<B>10</B> sont de contrastes opposés de manière<B>à</B> permettre un reperage optique de ces derniers.
La résine<B>8</B> utilisée dans ce mode mise en oeuvre est électriquement isolante et est déposée<B>à</B> la tournette sur la face supérieure de la galette<B>.</B>
La résine<B>8</B> est ensuite éliminée<B>à</B> l'aplomb des plots<B>10</B> et des chemins de sciage de la manière expliquée précédemment afin de mettre ceux-ci<B>à</B> nu. Lorsque l'épaisseur de la couche de résine est légèrement inferieure <B>à</B> la hauteur des plots ou lorsque la résine<B>8</B> se trouvant<B>à</B> la surface des plots<B>10</B> est suffisamment ramollie lors de la réactivation pour être chassée par fluage lors de l'application ultérieure des circuits integrés <B>1</B> sur les circuits électriques<B>3,</B> il n'est pas nécessaire de prévoir d'éliminer la résine<B>à</B> l'aplomb des plots.
Les circuits intégrés<B>1</B> sont alors individualisés par la découpe de la galette et, pour chaque circuit intégré<B>1</B> individualisé, la résine<B>8</B> est réactivée et le circuit intégré<B>1</B> est applique contre le substrat et le circuit électrique en disposant plots <B>10</B> contre les plages de raccordement circuit électrique<B>3.</B> La réactivation de la résine<B>8</B> est realisée par un chauffage simultané<B>à</B> l'application du circuit intégré<B>1</B> contre le circuit électrique<B>3</B> et le substrat 4, ce qui provoque également un ramollissement des plots <B>10.</B>
Bien entendu, l'invention n'est pas limitée aux modes de mise en oeuvre décrits et on peut<B>y</B> apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications. En particulier bien que dans le deuxieme mode de réalisation il ait été prévu de réaliser les plots<B>10</B> avant de déposer la résine<B>8,</B> on peut dans un premier temps déposer la résine<B>8</B> isolante sur la face supérieure de galette<B>6</B> de circuits intégrés<B>1.</B> Ce depÔt est réalisé<B>à</B> la tournette ou par sérigraphie.
Dans un deuxième temps, les bornes 2 des circuits intégrés<B>1</B> étant découvertes (soit par élimination de la résine pour un dépôt<B>à</B> la tournette, soit parce qu'elles ont été laissées<B>à</B> nu lors du dépôt pour un dépôt par sérigraphie), les plots sont réalisés sur les bornes 2 de la façon décrite précedemment.
Bien que l'invention ait été illustrée en relation avec un circuit intégré directement decoupe a partir d'une galette de silicium, on peut prévoir de renforcer la face inactive du circuit intégré, c'est-à- dire la face opposée<B>à</B> celle comprenant les bornes 2, avec une pastille de renfort collée sur cette face inactive. Dans ce cas on prévoit de préférence que la résine de scellement<B>8</B> vienne en contact avec le bord de la pastille de renfort pour réaliser un encastrement de celle-ci, ou même recouvre au moins partiellement la pastille de renfort afin de réaliser une encapsulation de celle-ci.

Claims (1)

  1. <U>REVENDICATIONS</U> <B>1.</B> Procédé de montage de circuits intégrés<B>(1)</B> des circuits électriques<B>(3)</B> qui sont portés par des substrats (4) et possèdent des plages<B>(5)</B> de raccordement circuits intégrés, caractérisé en ce qu'il comprend les etapes de <B>:</B> _ recouvrir d'une couche de résine réactivable une face active<B>(7)</B> de circuits intégrés<B>(1)</B> ayant des bornes (2) débouchant sur la face active, et pour chaque circuit intégré<B>(1),</B> <B>-</B> réactiver la résine, <B>-</B> appliquer le circuit intégré<B>(1)</B> du cÔte de la resine <B>(8)</B> contre le circuit électrique<B>(3)</B> et le substrat pour fixer le circuit intégré au substrat en disposant bornes (2) du circuit intégré<B>(1) à</B> l'aplomb des plages raccordement<B>(5)</B> du circuit électrique. 2. Procédé selon la revendication<B>1,</B> caractérisé en ce que le recouvrement par une couche de résine<B>8)</B> est effectué alors que les circuits intégrés<B>(1)</B> sont associés sous forme d'une galette<B>(6)</B> et en ce que la galette<B>(6)</B> est découpée après recouvrement pour individualiser les circuits intégrés<B>(1).</B> <B>3.</B> Procédé selon la revendication<B>1</B> ou la revendication 2, caractérisé en ce que la résine<B>)</B> est anisotropique et est rendue électriquement conductrice<B>à</B> l'aplomb des bornes (2) par compression locale selon une direction normale aux bornes. 4. Procédé selon la revendication<B>1</B> la revendication 2, caractérisé en ce que la résine est isolante. <B>5.</B> Procédé selon la revendicat 4, caractérisé en ce que des plots<B>(10)</B> sont réalisés sur les bornes (2) des circuits intégrés<B>(1)</B> préalablement au recouvrement par la résine<B>(8)</B> et en ce que, après le recouvrement, la résine<B>(8)</B> est éliminée<B>à</B> l'aplomb des plots. <B>6.</B> Procédé selon la revendication 4, caractérisé en ce que, après le recouvrement par la résine<B>(8),</B> celle- ci est éliminée<B>à</B> l'aplomb des bornes (2) des circuits intégres <B>(1)</B> et en ce que des plots<B>(10)</B> sont réalisés sur les bornes (2) ainsi découvertes. <B>7.</B> Procédé selon la revendication 4, caractérisé en ce que la résine<B>(8)</B> est déposée par sérigraphie de manière<B>à</B> laisser les bornes (2) des circuits intégrés<B>(1)</B> <B>à</B> découvert et en ce que des plots<B>(10)</B> sont réalisés sur les bornes (2). <B>8.</B> Procédé selon la revendication 2 caractérisé en ce préalablement<B>à</B> la découpe, la resine <B>(8)</B> est localement éliminée<B>à</B> l'aplomb de chemins de sciage s'étendant entre les circuits intégrés<B>(1)</B> la galette <B>(6).</B> Procédé selon la revendication caractérisé en ce que la résine<B>(8)</B> est déposée par serigraphie de manière<B>à</B> laisser<B>à</B> découvert des chemins de sciage s'étendant entre les circuits intégrés<B>(1)</B> la galette <B>(6).</B> <B>10.</B> Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'une barrière annulaire isolante<B>(9)</B> s'étendant en saillie du circuit électrique<B>(3)</B> autour des plages de raccordement <B>(5)</B> est réalisée sur le substrat (4) préalablement<B>à</B> la fixation du circuit intégré<B>(1).</B>
FR9916738A 1999-12-30 1999-12-30 Procede de montage en flip-chip de circuits integres sur des circuits electriques Pending FR2803435A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9916738A FR2803435A1 (fr) 1999-12-30 1999-12-30 Procede de montage en flip-chip de circuits integres sur des circuits electriques

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9916738A FR2803435A1 (fr) 1999-12-30 1999-12-30 Procede de montage en flip-chip de circuits integres sur des circuits electriques

Publications (1)

Publication Number Publication Date
FR2803435A1 true FR2803435A1 (fr) 2001-07-06

Family

ID=9554048

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9916738A Pending FR2803435A1 (fr) 1999-12-30 1999-12-30 Procede de montage en flip-chip de circuits integres sur des circuits electriques

Country Status (1)

Country Link
FR (1) FR2803435A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
JPH03209840A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5298279A (en) * 1991-11-14 1994-03-29 Sharp Kabushiki Kaisha Method for connecting terminals of heat seal film substrate
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
DE19821916A1 (de) * 1997-08-28 1999-03-11 Mitsubishi Electric Corp Gehäusekonstruktion einer Halbleitereinrichtung
WO1999030362A1 (fr) * 1997-12-08 1999-06-17 Minnesota Mining And Manufacturing Company Procedes et appareils servant a faire des connexions electriques dans l'axe z

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
JPH03209840A (ja) * 1990-01-12 1991-09-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5298279A (en) * 1991-11-14 1994-03-29 Sharp Kabushiki Kaisha Method for connecting terminals of heat seal film substrate
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
DE19821916A1 (de) * 1997-08-28 1999-03-11 Mitsubishi Electric Corp Gehäusekonstruktion einer Halbleitereinrichtung
WO1999030362A1 (fr) * 1997-12-08 1999-06-17 Minnesota Mining And Manufacturing Company Procedes et appareils servant a faire des connexions electriques dans l'axe z

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 015, no. 482 (E - 1142) 6 December 1991 (1991-12-06) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat

Similar Documents

Publication Publication Date Title
EP0207853B1 (fr) Procédé de montage d&#39;un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
EP1788514B1 (fr) Micromodule électronique et procédé de fabrication
EP0297991B1 (fr) Procédé de fabrication d&#39;une carte à microcircuits électroniques
EP1019870B1 (fr) Procede pour la fabrication d&#39;un dispositif electronique a puce et a antenne et dispositif obtenu par le procede
FR2769389A1 (fr) Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d&#39;une telle carte
EP0647357A1 (fr) Procede d&#39;encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procede et application a l&#39;interconnexion de pastilles en trois dimensions
EP1076882B1 (fr) Carte a circuit integre comportant un bornier d&#39;interface et procede de fabrication d&#39;une telle carte
EP1168240B1 (fr) Connexion par dépôt de substance visqueuse épousant le relief
FR2788375A1 (fr) Procede de protection de puce de circuit integre
FR3095285A1 (fr) Module de capteur biométrique pour carte à puce et procédé de fabrication d’un tel module
EP0207852A1 (fr) Procédé de montage d&#39;un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
EP0299894B1 (fr) Procédé et structure de prise de contact sur des plots de circuit intégré
EP0321327B1 (fr) Procédé de mise en place d&#39;un composant électronique et de ses connexions électriques sur un support
EP0321326B1 (fr) Procédé de mise en place sur un support, d&#39;un composant électronique, muni de ses contacts
EP0954021B1 (fr) Procédé de réalisation d&#39;un composant électronique
FR2803435A1 (fr) Procede de montage en flip-chip de circuits integres sur des circuits electriques
EP0323295B1 (fr) Procédé pour fixer sur un support un composant électronique et ses contacts
CA1310175C (fr) Procede pour la realisation d&#39;un ensemble de motifs electriquement conducteurs sur une surface isolante de forme complexe
EP1242971B1 (fr) Element de carte a circuit integre monte en flip-chip
FR2828570A1 (fr) Procede de fabrication de cartes a puce sans contact et/ou mixte
FR2670930A1 (fr) Procede de realisation du module electronique d&#39;un objet portatif tel qu&#39;une carte a microcircuits, module et cartes obtenus par la mise en óoeuvre du procede.
EP0969410B1 (fr) Carte à microcircuit incluant une antenne
WO2000057467A1 (fr) Procede de fabrication de puces de circuits integres
FR2694139A1 (fr) Substrat d&#39;interconnexion pour composants électroniques et son procédé de fabrication.
FR2806189A1 (fr) Circuit integre renforce et procede de renforcement de circuits integres